JPS58172733A - デ−タ取得システムと、記録及び読取装置からなるアセンブリとの間のデ−タ伝送を制御するコンピユ−タに関連した装置 - Google Patents
デ−タ取得システムと、記録及び読取装置からなるアセンブリとの間のデ−タ伝送を制御するコンピユ−タに関連した装置Info
- Publication number
- JPS58172733A JPS58172733A JP58045243A JP4524383A JPS58172733A JP S58172733 A JPS58172733 A JP S58172733A JP 58045243 A JP58045243 A JP 58045243A JP 4524383 A JP4524383 A JP 4524383A JP S58172733 A JPS58172733 A JP S58172733A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- assembly
- data
- counter
- storage element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Train Traffic Observation, Control, And Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ取得システムと、記録及び読取装置から
なるアセンブリとの間のデータ伝送を制御するコンピュ
ータに関連した装置に関する。
なるアセンブリとの間のデータ伝送を制御するコンピュ
ータに関連した装置に関する。
更に詳細には本発明は、データ取得システム、記録及び
読取装置（例えば高速型ユニット）、及び場合によって
は記録データの操作手段（例えばプロセラシブ装置）及
び／又はコンピュータメモリの間の情報の直接的な伝送
を制御するコンピュータに関連する装置に関する。
読取装置（例えば高速型ユニット）、及び場合によって
は記録データの操作手段（例えばプロセラシブ装置）及
び／又はコンピュータメモリの間の情報の直接的な伝送
を制御するコンピュータに関連する装置に関する。
以下の記載により明確となるが、データ記録及び読取装
置と他の装置との間のデータの伝送は、それ自体のメモ
リが記憶−リレーメンバーとして使用されるコンピュー
タによって一般的に行われる。これら伝送の制御は、一
般にＡＤＨ（メモリに直接にアクセスする）と称される
特定の結合手段によって行われている。このＡＤＨはコ
ンピュータのコントロールユニットによって送られる指
令を受けるとそのデータ伝送に必要な一連の操作を命令
する。
置と他の装置との間のデータの伝送は、それ自体のメモ
リが記憶−リレーメンバーとして使用されるコンピュー
タによって一般的に行われる。これら伝送の制御は、一
般にＡＤＨ（メモリに直接にアクセスする）と称される
特定の結合手段によって行われている。このＡＤＨはコ
ンピュータのコントロールユニットによって送られる指
令を受けるとそのデータ伝送に必要な一連の操作を命令
する。
このような構成ではコンピュータのメモリは伝送される
データでいっばいになり、その中央ユニットはメモリを
中間記憶媒体として使いながら信号の交換を制御し、こ
のためコンピュータの処理能力が制限され、中央ユニッ
トとそのメモリとの間の交信の可能性が減少する。
データでいっばいになり、その中央ユニットはメモリを
中間記憶媒体として使いながら信号の交換を制御し、こ
のためコンピュータの処理能力が制限され、中央ユニッ
トとそのメモリとの間の交信の可能性が減少する。
本発明は上記従来技術の欠点を解決することを目的とす
る。
る。
本発明に従う装置はデータ伝送操作を制御するコンピュ
ータによってコントロールされる結合手段を含む。
ータによってコントロールされる結合手段を含む。
本発明の装置は、データ取得システムをコントロール信
号に従って選択的にロジックゲートのアセンブリ中のい
ずれかのゲートに接続するロジックゲートのアセンブリ
を備え、結合手段はコンピュータからの少なくとも一連
の特定信号を記憶するエレメントを備え、この記憶エレ
メントはその信号ヲロジソクゲートアセンブリの二１ン
トロール人力に印加するよう構成さ遍ている。
号に従って選択的にロジックゲートのアセンブリ中のい
ずれかのゲートに接続するロジックゲートのアセンブリ
を備え、結合手段はコンピュータからの少なくとも一連
の特定信号を記憶するエレメントを備え、この記憶エレ
メントはその信号ヲロジソクゲートアセンブリの二１ン
トロール人力に印加するよう構成さ遍ている。
本発明に従う装置では、制御用コンピュータに内臓され
るリレーメモリを使用することなく、データ取得システ
ムと、記録及び読取装置と、例えばデータ処理又は記憶
手段との間のデータの直接の伝送が可能であり、″制御
コンピュータはデータの伝送の命令又は制御又は前もっ
て記憶されているデータの提供にのみ使用されるにすぎ
ない。
るリレーメモリを使用することなく、データ取得システ
ムと、記録及び読取装置と、例えばデータ処理又は記憶
手段との間のデータの直接の伝送が可能であり、″制御
コンピュータはデータの伝送の命令又は制御又は前もっ
て記憶されているデータの提供にのみ使用されるにすぎ
ない。
本発明の他の特徴及び効果は添付の図面を参照する本発
明の詳細な説明より明らかとなろう。
明の詳細な説明より明らかとなろう。
尚、これらの実施例は単なる本発明の例示であって、本
発明を同等制限するものではない。
発明を同等制限するものではない。
第１図に示す公知技術の装置はテープユニットＢの如き
記録システムと特定計算オペレータ０の如き使用装置と
の間のデータの伝送を制御するものである。この装置は
、メモリＭに関連する中央処理ユニットＵＣ２結合シス
テムＳＣからなるコンピュータによってモニターされる
。この結合システムＳＣは例えば少なくとも１つのエレ
メントＡＤＭ ｔを備え、エレメント＾ＤＭ １は中央
ユニ・ノドからの命令を受けると記録テープＢからの情
報をコンピュータの中央メモリＭの一部に伝送する操作
の全部を命令する又は複数の一連の伝送のシーケンスを
自動的に行うように構成されている。一般に記録用磁気
テープからシーケンスで読取られる情報流縫速度は伝送
データに割当てられる中央メモリＭの部分の内容と比較
して高速なので、中央メモリの部分は２つのバッファメ
モリエレメントＭＴ＋、ＭＴ２から構成される。第１エ
レメントＭＴｔはいっばいのときは、中央ユニットυＣ
は警告し、データ伝送を第２バッファエレメントＭＴ２
に行うよう命令する。同時に、中央ユニットυＣは第２
エレメントＡＤＭｚに伝送命令を送り、゛″バンフアメ
モ９ＭＴｔ内容を記録ディスクＤに伝送させ、かくして
メモリＭｈを中央ユニットＵＣによって命令される他の
伝送にも利用可能とする。情報伝送が終了した、ときは
、中央ユニットはバッファメモリＭｈ 、ＭＴ２又はデ
ィスクに記憶されたデータを特定オペレータＯに伝送す
るよう命令する。
記録システムと特定計算オペレータ０の如き使用装置と
の間のデータの伝送を制御するものである。この装置は
、メモリＭに関連する中央処理ユニットＵＣ２結合シス
テムＳＣからなるコンピュータによってモニターされる
。この結合システムＳＣは例えば少なくとも１つのエレ
メントＡＤＭ ｔを備え、エレメント＾ＤＭ １は中央
ユニ・ノドからの命令を受けると記録テープＢからの情
報をコンピュータの中央メモリＭの一部に伝送する操作
の全部を命令する又は複数の一連の伝送のシーケンスを
自動的に行うように構成されている。一般に記録用磁気
テープからシーケンスで読取られる情報流縫速度は伝送
データに割当てられる中央メモリＭの部分の内容と比較
して高速なので、中央メモリの部分は２つのバッファメ
モリエレメントＭＴ＋、ＭＴ２から構成される。第１エ
レメントＭＴｔはいっばいのときは、中央ユニットυＣ
は警告し、データ伝送を第２バッファエレメントＭＴ２
に行うよう命令する。同時に、中央ユニットυＣは第２
エレメントＡＤＭｚに伝送命令を送り、゛″バンフアメ
モ９ＭＴｔ内容を記録ディスクＤに伝送させ、かくして
メモリＭｈを中央ユニットＵＣによって命令される他の
伝送にも利用可能とする。情報伝送が終了した、ときは
、中央ユニットはバッファメモリＭｈ 、ＭＴ２又はデ
ィスクに記憶されたデータを特定オペレータＯに伝送す
るよう命令する。
コンピュータの中央ユニソｌ−［ＩＣは伝送操作中に多
数回動作し、すなわち、伝送を開始させ、バッファメモ
リＭｈ 、ＭＴ２を交換し、エレメント＾ＤＭ１及び場
合によっては他のエレメント八〇Ｍ ２を制御する等々
を行う。従って、中央ユニットの能力は低下する。更に
、結合ニレメン）ＡＤＭｚ及び８０Ｍ ２は、テープユ
ニットの読取速度が速く、それが再構成するデータシー
ケンスが長いため、一般にコンピュータメモリに優先ア
クセスを有する。コンピュータの処理能力は中央ユニッ
トＵＣとメモリＭとの間のデータ交換の速度に依存する
が、更に、メモリＭがテープユニットから他のデータ利
用オペレータにデータを伝送するのに利用されるため、
コンピュータの能力は゛制限される。更に、コンピュー
タメモリをリレーとして利用するため、テープユニット
と外部オペレータとの間の伝送はより低速となる。
数回動作し、すなわち、伝送を開始させ、バッファメモ
リＭｈ 、ＭＴ２を交換し、エレメント＾ＤＭ１及び場
合によっては他のエレメント八〇Ｍ ２を制御する等々
を行う。従って、中央ユニットの能力は低下する。更に
、結合ニレメン）ＡＤＭｚ及び８０Ｍ ２は、テープユ
ニットの読取速度が速く、それが再構成するデータシー
ケンスが長いため、一般にコンピュータメモリに優先ア
クセスを有する。コンピュータの処理能力は中央ユニッ
トＵＣとメモリＭとの間のデータ交換の速度に依存する
が、更に、メモリＭがテープユニットから他のデータ利
用オペレータにデータを伝送するのに利用されるため、
コンピュータの能力は゛制限される。更に、コンピュー
タメモリをリレーとして利用するため、テープユニット
と外部オペレータとの間の伝送はより低速となる。
第２図を参照すると、本発明に従う装置はマルチプレク
サｌからなるスイッチメンバーを備える。
サｌからなるスイッチメンバーを備える。
マルチプレクサｌは各々６個の入力の第１群（ｅｌ、ｅ
ｚｌ、、、ｅａ）及び第２群（６’ １．１３’ ｘｌ
、、、ｅ’ｓ）に分配された１６の入力と、６個の出力
Ｓ＋ 、Ｓ２、Ｓ＄、、、Ｓｓを有する。このマルチプ
レクサは、命令を受けると６個の出力Ｓ１．３２、Ｓｓ
、、、Ｓｓをそれぞれ第１群の人力ｅ１、ｅ２１．、、
ｅｓ又は第２群の入力ｆ３”１、ｅ”２１、、ｅ＋ ６
のいずれかに接続する。１２個の入力ｅ１．６２、−、
．６Ｇ、ｅ’ Ｓ、ｅ ２、−−０ｅ”６はそれぞれ
記憶化エレメントの１２（−の出力に接続される。記憶
化エレメントは、例えば、１２ビツトｂ １、ｂ ’
１％ ｂ ２％ ｂ ’ ２ ・・・・ｂ６ｓｂ’
ａを有するスイッチレジスタ２から構成される。マルチ
プレクサｌの６個の出力Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓｓ
、Ｓｓは６１固のＡＮＤゲートの第１コントしＩ−小入
力に接続される。６個のＡＮＤゲートＰ１、Ｐ２、Ｐ３
、Ｐ４、Ｐ５、Ｐ６は２個の入力をそれぞれ有し、ロジ
ックゲートアセンブリ１２を形成する。
ｚｌ、、、ｅａ）及び第２群（６’ １．１３’ ｘｌ
、、、ｅ’ｓ）に分配された１６の入力と、６個の出力
Ｓ＋ 、Ｓ２、Ｓ＄、、、Ｓｓを有する。このマルチプ
レクサは、命令を受けると６個の出力Ｓ１．３２、Ｓｓ
、、、Ｓｓをそれぞれ第１群の人力ｅ１、ｅ２１．、、
ｅｓ又は第２群の入力ｆ３”１、ｅ”２１、、ｅ＋ ６
のいずれかに接続する。１２個の入力ｅ１．６２、−、
．６Ｇ、ｅ’ Ｓ、ｅ ２、−−０ｅ”６はそれぞれ
記憶化エレメントの１２（−の出力に接続される。記憶
化エレメントは、例えば、１２ビツトｂ １、ｂ ’
１％ ｂ ２％ ｂ ’ ２ ・・・・ｂ６ｓｂ’
ａを有するスイッチレジスタ２から構成される。マルチ
プレクサｌの６個の出力Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓｓ
、Ｓｓは６１固のＡＮＤゲートの第１コントしＩ−小入
力に接続される。６個のＡＮＤゲートＰ１、Ｐ２、Ｐ３
、Ｐ４、Ｐ５、Ｐ６は２個の入力をそれぞれ有し、ロジ
ックゲートアセンブリ１２を形成する。
本発明の装置は更に記憶化手段Ｍ及び中央ユニットυＣ
からなるコンピュータ３を備える。コンピュータ３はマ
イクロコンピュータであるのが好ましい。ゲー）Ｐ＋の
第２人力とゲートＰ２の出力はマイクロコンピュータの
記憶化手段Ｍに接続されている。ゲートＰｇの第２人力
はＦＩＦＯ（ファースト−イン−ファースト−アウト）
型の記憶化エレメント４の出力に接続し、該エレメント
４の入力はデータ取得装置１ｆ１３と接続している。
からなるコンピュータ３を備える。コンピュータ３はマ
イクロコンピュータであるのが好ましい。ゲー）Ｐ＋の
第２人力とゲートＰ２の出力はマイクロコンピュータの
記憶化手段Ｍに接続されている。ゲートＰｇの第２人力
はＦＩＦＯ（ファースト−イン−ファースト−アウト）
型の記憶化エレメント４の出力に接続し、該エレメント
４の入力はデータ取得装置１ｆ１３と接続している。
ゲートＰ４の出力はＦＩＦＯ型の記憶化エレメント５の
入力と接続し、その出力は、例えばデータ処理システム
から構成される処理手段６と接続している。ゲートＰＩ
Ｓの第２人力はＦＩＦＯ型の記憶化エレメント７の出力
と接続し、エレメント７の入力はレコーダーリーダー８
の出力と接続している。
入力と接続し、その出力は、例えばデータ処理システム
から構成される処理手段６と接続している。ゲートＰＩ
Ｓの第２人力はＦＩＦＯ型の記憶化エレメント７の出力
と接続し、エレメント７の入力はレコーダーリーダー８
の出力と接続している。
レコーダーリーダー８は高速テープリール（例えば２〜
３ｍ／秒のリール速度でレコーディング能力が数千ビッ
ト／ｃＩＩのもの）が好ましい。
３ｍ／秒のリール速度でレコーディング能力が数千ビッ
ト／ｃＩＩのもの）が好ましい。
ゲー）Ｐａの出力はＦＩＦＯ型の記憶化エレメント９の
入力と接続し、エレメント９の出方はデータレコーダ８
の人力と接続している。ゲートＰ１、Ｐａ、Ｐａの出力
と、ゲートＰ ２、Ｐ ４、Ｐａの第２人力は相互連結
している。
入力と接続し、エレメント９の出方はデータレコーダ８
の人力と接続している。ゲートＰ１、Ｐａ、Ｐａの出力
と、ゲートＰ ２、Ｐ ４、Ｐａの第２人力は相互連結
している。
本発明の装置は更にダウンカウンタとして作動する２つ
のカウンタｃ１及びＣ２を備えている。
のカウンタｃ１及びＣ２を備えている。
カウンタＣ１１ｃ２の印加入力はマイクロコンピュータ
３の中央ユニット［ＩＣと接続している。カウンタＣ１
のダウンカウント入力ｌ！Ｄｔは同期化エレメントｌＯ
の出力と接続している。カウンタｃ２のダウンカウント
入力ＥＤ２はＡＮＤゲー）Ｐ７の出力と接続し、ケート
Ｐ７のコントロール人力はカウンタＣ１の“キャリイ”
出力Ｒ１と接続し、他力の入力は同期化エレメント１ｏ
の第２出方と接続している。カウンタｃ１の出力Ｒ１は
更にコント１．１−ルメンハ１１の第１入力ｄｌとも接
続し、コントロールメンバ１１のｉ ２．Ａ、（Ｊ ｄ
２ バー’イクロコンピュータ３の中央ユニットＵｃ
の出力と接続している。コントロールメンバ１１の出力
はマルチプレクサｌのコントロール人力ｇと接続してい
る。記憶化エレメント２、マルチプレクサ１１カウンタ
Ｃｔｓｃ２同Ｍ化エレメントｌＯ、コントロールメンバ
１１及びゲー）Ｐ？で構成されるアセンブリは結合手段
を形成する。 ｐＩｐｏ型の記憶化エレメントはその記
憶位置が全で占有されていないときは信号を発生するよ
うに構成されている。記憶化エレメント４．５．７．９
の出力ａｌ、ａ２、ａ３、ａ４の各々は、発生信号が使
用可能なとき、同期化エレメント１０の４個の入力と接
続している。レジスタ２の印加入力はマイクロコンピュ
ータ３の中央ユニットＵＣの出力と接続し、その入力は
カウンタＣ２の“キャリイ”出力Ｒ２と接続している。
３の中央ユニット［ＩＣと接続している。カウンタＣ１
のダウンカウント入力ｌ！Ｄｔは同期化エレメントｌＯ
の出力と接続している。カウンタｃ２のダウンカウント
入力ＥＤ２はＡＮＤゲー）Ｐ７の出力と接続し、ケート
Ｐ７のコントロール人力はカウンタＣ１の“キャリイ”
出力Ｒ１と接続し、他力の入力は同期化エレメント１ｏ
の第２出方と接続している。カウンタｃ１の出力Ｒ１は
更にコント１．１−ルメンハ１１の第１入力ｄｌとも接
続し、コントロールメンバ１１のｉ ２．Ａ、（Ｊ ｄ
２ バー’イクロコンピュータ３の中央ユニットＵｃ
の出力と接続している。コントロールメンバ１１の出力
はマルチプレクサｌのコントロール人力ｇと接続してい
る。記憶化エレメント２、マルチプレクサ１１カウンタ
Ｃｔｓｃ２同Ｍ化エレメントｌＯ、コントロールメンバ
１１及びゲー）Ｐ？で構成されるアセンブリは結合手段
を形成する。 ｐＩｐｏ型の記憶化エレメントはその記
憶位置が全で占有されていないときは信号を発生するよ
うに構成されている。記憶化エレメント４．５．７．９
の出力ａｌ、ａ２、ａ３、ａ４の各々は、発生信号が使
用可能なとき、同期化エレメント１０の４個の入力と接
続している。レジスタ２の印加入力はマイクロコンピュ
ータ３の中央ユニットＵＣの出力と接続し、その入力は
カウンタＣ２の“キャリイ”出力Ｒ２と接続している。
本発明の装置の動作を次ト説明する。
マルチプレクサｌが第１位置のとき、例えば入力０１〜
ｅ６をそれぞれ出力５１〜Ｓ６に接続しているとすると
、マイクロコンピュータ３の中央ユニットＵＣは、１２
ピントのディジタル語を選択した伝送タイプに従ってス
イッチングレジスタ２に印加する。例えばテープレコー
ダ８がら処理装置６にデータを伝送する必要のあるとき
、ビットｂｅ及びｂ４はロジック値１を有し、スイッチ
ングレジスタの他のディジタル語の他のビットはロジッ
ク値が０であり、従って、ＡＮＤゲートＰ４及び１）５
が開となり、他のゲートＰ１′〜Ｐｇ及びＰａが閉とな
る。
ｅ６をそれぞれ出力５１〜Ｓ６に接続しているとすると
、マイクロコンピュータ３の中央ユニットＵＣは、１２
ピントのディジタル語を選択した伝送タイプに従ってス
イッチングレジスタ２に印加する。例えばテープレコー
ダ８がら処理装置６にデータを伝送する必要のあるとき
、ビットｂｅ及びｂ４はロジック値１を有し、スイッチ
ングレジスタの他のディジタル語の他のビットはロジッ
ク値が０であり、従って、ＡＮＤゲートＰ４及び１）５
が開となり、他のゲートＰ１′〜Ｐｇ及びＰａが閉とな
る。
より複雑な一連の操作のときに、例えばマイクロコンピ
ュータ３の記憶化手段Ｍがらテープレコーダ８に一定数
にの語をシリーズで伝送する必要のあるときには、マイ
クロコンピュータ３の中央ユニットＵＣがこれらのデー
タ伝送を次のように行う。
ュータ３の記憶化手段Ｍがらテープレコーダ８に一定数
にの語をシリーズで伝送する必要のあるときには、マイ
クロコンピュータ３の中央ユニットＵＣがこれらのデー
タ伝送を次のように行う。
一−カウンタＣ１、Ｃ２にそれぞれ２つの数に、 Ｌを
入力する。
入力する。
→１えば一方でビットｂ１及びｂ６、及び他方でｂ”３
及びｂ’ｓを高ロジックレベルとし、他のヒントを低ロ
ジックレベルとし、その結果、第１段階でＡＮＤゲート
Ｐ１及びＰａを開とし、第２段階で−ｌマルチプレクサ
を切換えてゲートＰ３及びＰａを開とする。
及びｂ’ｓを高ロジックレベルとし、他のヒントを低ロ
ジックレベルとし、その結果、第１段階でＡＮＤゲート
Ｐ１及びＰａを開とし、第２段階で−ｌマルチプレクサ
を切換えてゲートＰ３及びＰａを開とする。
一有効化信号ｄ２を発生する。
一関連する記憶化手段Ｍに命令を与えてにワードのアド
レスを指定する。これらのにワードは次々と差し引かれ
、その伝送をコントロールする。
レスを指定する。これらのにワードは次々と差し引かれ
、その伝送をコントロールする。
第１段階でゲー）Ｐｌ及びＰａは開であり、Ｋワードが
記憶化エレメント９に、次いでテープレコーダ８に伝送
される。エレメント９の記憶位置が解除されると、エレ
メント９から発信される信号ａ４は同期化エレメント１
０によるダウンカウントパルスの発信を指令し、これに
よりカウンタＣ１を減数させる。連続したに個のパルス
によってカウンタＣ１がゼロにリセットされたとき、カ
ウンタＣ１はその出力Ｒ１で“キャリイ１信号を出力し
、これによってＡＮＤゲートＰ７の開を制御し、コント
ロールメンバ１１を付勢する。他方、コントロールメン
バ１１はマルチプレクサ１の入力ｇにコントロールパス
を入力し、かくして、出力ｓ１、Ｓ２１．、、Ｓ６と入
力” １、（１’ ２１．、。
記憶化エレメント９に、次いでテープレコーダ８に伝送
される。エレメント９の記憶位置が解除されると、エレ
メント９から発信される信号ａ４は同期化エレメント１
０によるダウンカウントパルスの発信を指令し、これに
よりカウンタＣ１を減数させる。連続したに個のパルス
によってカウンタＣ１がゼロにリセットされたとき、カ
ウンタＣ１はその出力Ｒ１で“キャリイ１信号を出力し
、これによってＡＮＤゲートＰ７の開を制御し、コント
ロールメンバ１１を付勢する。他方、コントロールメン
バ１１はマルチプレクサ１の入力ｇにコントロールパス
を入力し、かくして、出力ｓ１、Ｓ２１．、、Ｓ６と入
力” １、（１’ ２１．、。
ｅ’６との接続を行う。
第２段階ではビットｂ’ａ及びｂ１６が高ロジソクレヘ
ルエの状態にあり、ＡＮＤゲートＰ３及びＰ６は開で、
しり一ドの伝送が取得メンバ１３からテープレコーダ８
に連続的に行われる。この伝送速度は関連する記憶化ニ
レメンＩ−（ＦＩＦＯ） ４及び９の記憶位置の利用可
能性に依存する。
ルエの状態にあり、ＡＮＤゲートＰ３及びＰ６は開で、
しり一ドの伝送が取得メンバ１３からテープレコーダ８
に連続的に行われる。この伝送速度は関連する記憶化ニ
レメンＩ−（ＦＩＦＯ） ４及び９の記憶位置の利用可
能性に依存する。
同期化メンバｌＯは、カウンタＣ１の出力Ｒ１の“キャ
リイ”信号によって開に保持されているゲートＰ７を介
してカウンタＣ２のカウンティング人力ＨＤ２に加える
べきパルスを例えば信号ａ１及びａ４から発生させるよ
うに構成されている。カウンタＣ２は減数され、ゼロに
リセットされると出力Ｒ２で“キャリイ”信号をマイク
ロ−プロセッサ３の中央ユニットＩＩｃに発信して、所
要の一連の伝送を終える。
リイ”信号によって開に保持されているゲートＰ７を介
してカウンタＣ２のカウンティング人力ＨＤ２に加える
べきパルスを例えば信号ａ１及びａ４から発生させるよ
うに構成されている。カウンタＣ２は減数され、ゼロに
リセットされると出力Ｒ２で“キャリイ”信号をマイク
ロ−プロセッサ３の中央ユニットＩＩｃに発信して、所
要の一連の伝送を終える。
２種類の記憶化メンバからの第１及び第２のシリーズの
ワードをリンクし、これらを共通のメンバに伝送する上
述の操作は例えば地震データ記録システムに利用できる
。
ワードをリンクし、これらを共通のメンバに伝送する上
述の操作は例えば地震データ記録システムに利用できる
。
例えばＬディジタル語は、フランス特許第２，４７１
、０８８号に開示されている地震データ取得システ、ム
のメモリのデマルチプレクスされた地震信号を示すもの
である。Ｋディジタル語は、例えば、上記地震データの
デマルチプレクスされた信号の同定に必要なデータを示
し、該信号の°ラベル”ともなる。テープレコーダにデ
マルチプレクスされた信号を伝送するとき、信号のＬ語
を“ラベル”であるに語としてリンクしてデータブロッ
クを同定させる。
、０８８号に開示されている地震データ取得システ、ム
のメモリのデマルチプレクスされた地震信号を示すもの
である。Ｋディジタル語は、例えば、上記地震データの
デマルチプレクスされた信号の同定に必要なデータを示
し、該信号の°ラベル”ともなる。テープレコーダにデ
マルチプレクスされた信号を伝送するとき、信号のＬ語
を“ラベル”であるに語としてリンクしてデータブロッ
クを同定させる。
上述の実施例は単なる本発明の例示である。例えば、ス
イッチングレジスタ２並びにカウンタＣ１、Ｃ２を適当
にロー≠イングすることによって、記憶化メンバＨ１デ
ータ取得および処理メンバ６．１３及びテープレコーダ
８の間の伝送の可能な全ての組合わせを得ることが可能
である。
イッチングレジスタ２並びにカウンタＣ１、Ｃ２を適当
にロー≠イングすることによって、記憶化メンバＨ１デ
ータ取得および処理メンバ６．１３及びテープレコーダ
８の間の伝送の可能な全ての組合わせを得ることが可能
である。
本発明では、如何なる場合でもコンピュータの記憶化手
段をリレーとして使用せず、相違するデータ伝送の制御
で中央ユニットの役割は命令を開始することに制限され
、従ってコンピュータを他の仕事にも用いることができ
る。
段をリレーとして使用せず、相違するデータ伝送の制御
で中央ユニットの役割は命令を開始することに制限され
、従ってコンピュータを他の仕事にも用いることができ
る。
第１図は従来技術の装置であって、テープユニットとオ
ペレータ又は他の付属の記憶化メンバとの間のデータ伝
送の制御をする装置を示す。 第２図は本発明の１実施例に従う装置を示す。 （主な参照番号） υＣ：中央処理ユニット、 Ｍ：メモリ、 ０：特定の計算オペレータ、ＳＣ：結
合システム Ｂ：テープユニット、Ｄ：記録ディスク
、 ＣＩ、Ｃ２：カウンタ、Ｐ＋ 、Ｐ２、Ｐ３ 、Ｐ
４、Ｐ５、Ｐ６：ＡＮＤゲート、 １１．マルチプレクサ、 ２０．スイッチングレジスタ、 ３０．マイクロコンピュータ、 ４．５．７．９００．記憶化エレメント、６６．データ
処理システム、 ８０．データレコーダーリーダー、 １０、、、同期化エレメント、 １１、、、コントロールメンバ、 １２、、、ロジックゲートのアセンブリ、１３、、、デ
ータ取得システム、 出願人 アンスチチュ フランセ ドユ ベトロール コンパニイ ジェネラル ド ジェオフィシツク 代理人 弁理士 新居 正彦
ペレータ又は他の付属の記憶化メンバとの間のデータ伝
送の制御をする装置を示す。 第２図は本発明の１実施例に従う装置を示す。 （主な参照番号） υＣ：中央処理ユニット、 Ｍ：メモリ、 ０：特定の計算オペレータ、ＳＣ：結
合システム Ｂ：テープユニット、Ｄ：記録ディスク
、 ＣＩ、Ｃ２：カウンタ、Ｐ＋ 、Ｐ２、Ｐ３ 、Ｐ
４、Ｐ５、Ｐ６：ＡＮＤゲート、 １１．マルチプレクサ、 ２０．スイッチングレジスタ、 ３０．マイクロコンピュータ、 ４．５．７．９００．記憶化エレメント、６６．データ
処理システム、 ８０．データレコーダーリーダー、 １０、、、同期化エレメント、 １１、、、コントロールメンバ、 １２、、、ロジックゲートのアセンブリ、１３、、、デ
ータ取得システム、 出願人 アンスチチュ フランセ ドユ ベトロール コンパニイ ジェネラル ド ジェオフィシツク 代理人 弁理士 新居 正彦
Claims (7)
- （１）データ取得システム（１３）と、記録及び読取装
置（８）からなるアセンブリとの間のデータ伝送を制御
するコンピュータに関連した装置であって、データ伝送
を制御するコンピュータによって制御される結合手段を
含み、更に該取得システムを該アセンブリの記録及び読
取装置と選択的に接続するロジックゲートアセンブリ（
１２）を含み、該結合手段は該コンピュータ（３）から
の少なくとも一連の特定信号を記憶するエレメント（２
）を含み、該記憶エレメントは該特定信号をロジックゲ
ートアセンブリの制御入力に印加することを特徴とする
上記」ンピュータに関連した装置。 - （２）該結合手段は、該記憶ニレメン） １２）に接続
されたマリレチブレクサ（１）を含み、該マルチプレク
サは該コンピュータから該記憶エレメントに伝送され且
つ該データ取得装置と該装置アセンブリの別個の装置と
の間の傭数の伝送に各々関連する数組の別個の特定信号
を連結システムに印加することを特徴とする特許請求の
範囲第１項に記載の装置。 - （３）該結合手段は更に、第１カウンタＣ１と第２カウ
ンタＣ２を含み、これらのカウンタの印加入力（Ｌｌ、
Ｌ２）は該コンピュータに接続して２つの連続する伝送
の伝送されるべき別々のデータの数を記録し、該結合手
段は更に、該第２カウンタＣ２のダウン−カウント入力
ＨＤ２に同期エレメント（１０）を含んで、該マルチプ
レクサｉｌｌを制御して、該データ取得装置と該装置ア
センブリの他の装置との間の第２のデータ伝送を可能と
することを特徴とする特許請求の範囲第２項の装置。 - （４）該ロジックアセンブリは、有効化ロジックゲード
アＰ７を含み、該ゲー）Ｐ？の入力は該第１カウンタＣ
１の“キャリイ”出力Ｒ１に連続され、出力は該第２力
ろンタＣ２のダウン−カウント入力ＥＤ２に接続され、
該ロジックゲートアセンブリは更に該第１カウンタＣ１
の“キャリイゝ出力Ｒ１及び該コンピュータ（３）に接
続して該マルチプレクサを制御する信号を発信する制御
メンバー（１１）を含むことを特徴とする特許請求の範
囲第２項又は第３項の装置。 - （５）上記装置アセンブリは更に、コンピュータのデー
タ操作手段（６）及び記憶装置手段Ｈを含み、該ロジッ
クゲートアセンブリのゲート（ＰｌからＰａ）は、デー
タ取得アセンブリ （１３）と、該操作手段（６）と、
データ伝送を示し且つ該同期エレメント（１０）に送ら
れる信号を発信するよう構成された記憶エレメント（４
，５，７，９）を介して該記憶エレメントとに接続され
ていることを特徴とする特許請求の範囲第３項の装置。 一゛・ - （６）該記憶エレメント（２）は印加入力が該コンピュ
ータ（３）に接続しているレジスタからなる特許請求の
範囲第１項に記載の装置。 - （７）該コンピュータはマイクロコンピュータであり、
記録及び読取装置（８）は高速型ユニットである特許請
求の範囲第１項に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8204670A FR2523746B1 (fr) | 1982-03-17 | 1982-03-17 | Dispositif associe a un calculateur pour commander des transferts de donnees entre un systeme d'acquisition de donnees et un ensemble comportant un appareil d'enregistrement et de lecture |
| FR8204670 | 1982-03-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58172733A true JPS58172733A (ja) | 1983-10-11 |
| JPH0412497B2 JPH0412497B2 (ja) | 1992-03-04 |
Family
ID=9272166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58045243A Granted JPS58172733A (ja) | 1982-03-17 | 1983-03-17 | デ−タ取得システムと、記録及び読取装置からなるアセンブリとの間のデ−タ伝送を制御するコンピユ−タに関連した装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4669060A (ja) |
| JP (1) | JPS58172733A (ja) |
| CA (1) | CA1216679A (ja) |
| DE (1) | DE3309639A1 (ja) |
| FR (1) | FR2523746B1 (ja) |
| GB (1) | GB2117944B (ja) |
| IT (1) | IT1161647B (ja) |
| NL (1) | NL8300904A (ja) |
| NO (1) | NO168393C (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847750A (en) * | 1986-02-13 | 1989-07-11 | Intelligent Instrumentation, Inc. | Peripheral DMA controller for data acquisition system |
| JPH01126760A (ja) * | 1987-11-11 | 1989-05-18 | Toshiba Corp | 並列計算機システム |
| US5150313A (en) * | 1990-04-12 | 1992-09-22 | Regents Of The University Of California | Parallel pulse processing and data acquisition for high speed, low error flow cytometry |
| SE505963C2 (sv) * | 1993-02-25 | 1997-10-27 | Nitro Nobel Ab | Sätt för laddning av borrhål med sprängämne |
| US6809804B1 (en) | 2000-05-11 | 2004-10-26 | Becton, Dickinson And Company | System and method for providing improved event reading and data processing capabilities in a flow cytometer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558605A (en) * | 1978-06-30 | 1980-01-22 | Fujitsu Ltd | Data processing system |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE568797A (ja) * | 1958-03-01 | |||
| GB931772A (en) * | 1958-11-26 | 1963-07-17 | Ass Elect Ind | Improvements relating to electronic computer equipment |
| GB904334A (en) * | 1959-02-04 | 1962-08-29 | Int Computers & Tabulators Ltd | Improvements in or relating to data handling equipment |
| US3268870A (en) * | 1962-06-27 | 1966-08-23 | Control Data Corp | System and apparatus for automatic data collection |
| US3530438A (en) * | 1965-12-13 | 1970-09-22 | Sperry Rand Corp | Task control |
| CH479119A (de) * | 1967-08-04 | 1969-09-30 | Hasler Ag | Elektronische Datenverarbeitungsanlage |
| FR93930E (fr) * | 1967-11-16 | 1969-06-06 | Bull General Electric | Perfectionnements aux dispositifs permettant le transfert d'informations entre une unité centrale et des éléments périphériques |
| US3560934A (en) * | 1969-06-10 | 1971-02-02 | Ibm | Arrangement for effecting vector mode operation in multiprocessing systems |
| US3675209A (en) * | 1970-02-06 | 1972-07-04 | Burroughs Corp | Autonomous multiple-path input/output control system |
| US3810103A (en) * | 1972-04-03 | 1974-05-07 | Hawlett Packard Co | Data transfer control apparatus |
| FR2234604B1 (ja) * | 1973-06-22 | 1978-05-26 | Siemens Ag | |
| FR2254999A5 (ja) * | 1973-12-12 | 1975-07-11 | Honeywell Bull Soc Ind | |
| FR2261567B1 (ja) * | 1974-02-20 | 1977-09-23 | Honeywell Bull Soc Ind | |
| US4263650B1 (en) * | 1974-10-30 | 1994-11-29 | Motorola Inc | Digital data processing system with interface adaptor having programmable monitorable control register therein |
| US4006465A (en) * | 1975-05-14 | 1977-02-01 | International Business Machines Corporation | Apparatus for control and data transfer between a serial data transmission medium and a plurality of devices |
| US4276595A (en) * | 1978-06-30 | 1981-06-30 | International Business Machines Corporation | Microinstruction storage units employing partial address generators |
| DE2937903C2 (de) * | 1979-09-19 | 1982-10-28 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Übertragen von Daten |
| JPS5717049A (en) * | 1980-07-04 | 1982-01-28 | Hitachi Ltd | Direct memory access controlling circuit and data processing system |
| US4453215A (en) * | 1981-10-01 | 1984-06-05 | Stratus Computer, Inc. | Central processing apparatus for fault-tolerant computing |
-
1982
- 1982-03-17 FR FR8204670A patent/FR2523746B1/fr not_active Expired
-
1983
- 1983-03-11 NL NL8300904A patent/NL8300904A/nl not_active Application Discontinuation
- 1983-03-15 NO NO830899A patent/NO168393C/no unknown
- 1983-03-16 IT IT20093/83A patent/IT1161647B/it active
- 1983-03-17 GB GB08307359A patent/GB2117944B/en not_active Expired
- 1983-03-17 JP JP58045243A patent/JPS58172733A/ja active Granted
- 1983-03-17 CA CA000423785A patent/CA1216679A/fr not_active Expired
- 1983-03-17 DE DE19833309639 patent/DE3309639A1/de not_active Ceased
-
1986
- 1986-05-19 US US06/864,362 patent/US4669060A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558605A (en) * | 1978-06-30 | 1980-01-22 | Fujitsu Ltd | Data processing system |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1161647B (it) | 1987-03-18 |
| JPH0412497B2 (ja) | 1992-03-04 |
| GB2117944B (en) | 1985-07-17 |
| GB8307359D0 (en) | 1983-04-27 |
| FR2523746A1 (fr) | 1983-09-23 |
| NO830899L (no) | 1983-09-19 |
| GB2117944A (en) | 1983-10-19 |
| NO168393B (no) | 1991-11-04 |
| NL8300904A (nl) | 1983-10-17 |
| DE3309639A1 (de) | 1983-09-29 |
| FR2523746B1 (fr) | 1987-07-10 |
| US4669060A (en) | 1987-05-26 |
| IT8320093A0 (it) | 1983-03-16 |
| NO168393C (no) | 1992-02-12 |
| CA1216679A (fr) | 1987-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5802131A (en) | Multiport serial access self-queuing memory switch | |
| US4309755A (en) | Computer input/output arrangement for enabling a simultaneous read/write data transfer | |
| US4047157A (en) | Secondary storage facility for data processing | |
| US3573741A (en) | Control unit for input/output devices | |
| US7142543B2 (en) | High speed programmable counter | |
| US3704453A (en) | Catenated files | |
| US5127088A (en) | Disk control apparatus | |
| GB2064275A (en) | I/o control system | |
| JPS61500824A (ja) | 通信インタ−フェイス | |
| EP0416513B1 (en) | Fifo memory device | |
| JPS58172733A (ja) | デ−タ取得システムと、記録及び読取装置からなるアセンブリとの間のデ−タ伝送を制御するコンピユ−タに関連した装置 | |
| US3117307A (en) | Information storage apparatus | |
| US3311891A (en) | Recirculating memory device with gated inputs | |
| US3644901A (en) | Digital system for controlling signal transfers between registers and data buses | |
| US3351913A (en) | Memory system including means for selectively altering or not altering restored data | |
| US5179688A (en) | Queue system with uninterrupted transfer of data through intermediate locations to selected queue location | |
| US3286235A (en) | Information storage system | |
| JP2773561B2 (ja) | 読出し・書込み試験用データ変換回路とこれを用いたデータ転送方法 | |
| EP0321555A1 (en) | Fast-tag transfer improvement | |
| GB977317A (en) | Data processing system | |
| JPH0376557B2 (ja) | ||
| JPH054041Y2 (ja) | ||
| US6252815B1 (en) | First in first out memory circuit | |
| JPS58182188A (ja) | スタテイツクランダムアクセスメモリ | |
| JPS6136854A (ja) | メモリ切換装置 |