JPS58172065A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPS58172065A JPS58172065A JP5448282A JP5448282A JPS58172065A JP S58172065 A JPS58172065 A JP S58172065A JP 5448282 A JP5448282 A JP 5448282A JP 5448282 A JP5448282 A JP 5448282A JP S58172065 A JPS58172065 A JP S58172065A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- circuit
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電圧制御発振回路に関し、例えば液晶テレビ
ジョン受信器のマトリックス表示パネルを駆動するフェ
ーズドロックループを用いたパルス発生回路に用いて有
効である。
ジョン受信器のマトリックス表示パネルを駆動するフェ
ーズドロックループを用いたパルス発生回路に用いて有
効である。
映像中間周波増幅回路１２にて中間周波増幅が行なわれ
、映像検波回路１３に導入される。ここでは、映像検波
処理が行なわれ、その出力ビデ第１ｄ号は、映１象増幅
回ＩＮ！１４に導入される。
、映像検波回路１３に導入される。ここでは、映像検波
処理が行なわれ、その出力ビデ第１ｄ号は、映１象増幅
回ＩＮ！１４に導入される。
映像増幅回路１４にて分離され九音声中間周波信号は、
音声回路１５に導かれてＦＭ・検波され、音声信号とし
てスピーカ１６に供給される。さらに、ビデオ信号は、
映倫増幅回路１４においてｒ補正が行なわれ、液晶Ｙ）
９ツクス表示部２３のサンプルホールド回路２０に入力
される。
音声回路１５に導かれてＦＭ・検波され、音声信号とし
てスピーカ１６に供給される。さらに、ビデオ信号は、
映倫増幅回路１４においてｒ補正が行なわれ、液晶Ｙ）
９ツクス表示部２３のサンプルホールド回路２０に入力
される。
さらに、映倫増幅回路１４から分離導出基れ九同期信号
は、制御信号発生回路１７に導入される。この制御信号
発生回路１７は、液晶マトリックスパネル２２０ＸＹア
ドレスを指定する丸めに、シフトレジスタ１８．１９に
タロツクノ（ルス、スタートパルスを印加するものであ
る。
は、制御信号発生回路１７に導入される。この制御信号
発生回路１７は、液晶マトリックスパネル２２０ＸＹア
ドレスを指定する丸めに、シフトレジスタ１８．１９に
タロツクノ（ルス、スタートパルスを印加するものであ
る。
制御１１（１号発生回路１７は、ビデオ信号に同期した
パルスを発生する。
パルスを発生する。
シフトレジスタ１８．１９は、液晶！トリックスパネル
２２のＸＹアドレスを指定するものであるが、シフトレ
ジスタ１９の出力はｔングルホールド回路２０のサング
リンノ（ルスとして用いられている。サンプルホールド
回路２Ｇの出力は増幅回路２１を介して液晶！トリック
ス回路２２の水平走査データ入力端に加えられる。
２２のＸＹアドレスを指定するものであるが、シフトレ
ジスタ１９の出力はｔングルホールド回路２０のサング
リンノ（ルスとして用いられている。サンプルホールド
回路２Ｇの出力は増幅回路２１を介して液晶！トリック
ス回路２２の水平走査データ入力端に加えられる。
液晶マドＩＪツクスパネル２２は、水平・垂直の走査パ
ルスによってアドレ゛スが指定され、指定された液晶セ
ルの透過率が印加されたビデオ１６号のレベルに応じて
変化し階調全表現する。
ルスによってアドレ゛スが指定され、指定された液晶セ
ルの透過率が印加されたビデオ１６号のレベルに応じて
変化し階調全表現する。
制御信号発生回路１７からシフトレジスタ１８．１９に
加えられるスタートパルは、ビデオ信号に同期したパル
スである必要がある０つまり、電源電圧の変動や温度変
化に対して、各パルスのタイミングが変動すると水平振
幅、垂直振幅が変動することになる。
加えられるスタートパルは、ビデオ信号に同期したパル
スである必要がある０つまり、電源電圧の変動や温度変
化に対して、各パルスのタイミングが変動すると水平振
幅、垂直振幅が変動することになる。
第２図は、制御信号発生回路１７を更に詳して示す図で
ある。２５は−４（ｆ制御発振器、２６．２７は第１１
第２の分周器、２８は位相比較器、２９は低域フィルタ
である。水平走査クロックパルスＣＰｊｉの周波数ｆｃ
ｐｓ は水平方向の絵素数算によって決まる。つまり、
−水平走査期間ＴＩのうち有効絵柄期間をＴ’ｚとぐる
と、ｆｃｐｘ＝− Ｔ ／ ｙ となる。したがって、電圧制御発振＠２５は、ｆ Ｏ−
：ｆＣＰＩ の発振出力を得る発振器である。
ある。２５は−４（ｆ制御発振器、２６．２７は第１１
第２の分周器、２８は位相比較器、２９は低域フィルタ
である。水平走査クロックパルスＣＰｊｉの周波数ｆｃ
ｐｓ は水平方向の絵素数算によって決まる。つまり、
−水平走査期間ＴＩのうち有効絵柄期間をＴ’ｚとぐる
と、ｆｃｐｘ＝− Ｔ ／ ｙ となる。したがって、電圧制御発振＠２５は、ｆ Ｏ−
：ｆＣＰＩ の発振出力を得る発振器である。
分周器２６は、水平走査クロックパルスＣＰＨを入力と
し、位相比較器２８への比較パルスｆ ＩＩＩ、水平走
査スタートパルスｓテＨ，Ｉｌ直走査り筒ツクパルスＣ
Ｐｖを出力するための分周回路である。位相比較器２８
は、複合同期パルスと比較出力パルスｆｘａの位相を比
較して、その出力を低域フィルタ２９を介して制御儒今
ＶＣとして、電圧制御発振器２５＃ζ印加する。
し、位相比較器２８への比較パルスｆ ＩＩＩ、水平走
査スタートパルスｓテＨ，Ｉｌ直走査り筒ツクパルスＣ
Ｐｖを出力するための分周回路である。位相比較器２８
は、複合同期パルスと比較出力パルスｆｘａの位相を比
較して、その出力を低域フィルタ２９を介して制御儒今
ＶＣとして、電圧制御発振器２５＃ζ印加する。
分周回路２７は、分周回路２６から２ｆｚ（ｆｘ；水平
走査周波数）のパルスが印加され、分周出力１ｉＴＶ（
垂直スタートパルス）を発生スる。
走査周波数）のパルスが印加され、分周出力１ｉＴＶ（
垂直スタートパルス）を発生スる。
上記した制御信号発生日１１１７は、いわゆるＰＬＬ１
ｇＩ＠を含み、複合同期信号に位相同期した水平走査ク
ロックパルスＣＰＩｉを発生させるための回路である。
ｇＩ＠を含み、複合同期信号に位相同期した水平走査ク
ロックパルスＣＰＩｉを発生させるための回路である。
し九がって、入力複合同期信号のジッターやノイズに対
して所定の性能を得るためには、所定のループゲイン及
び低域フィルタ２９０時定数を満足させる必要がある〇
さらに分周回路２６．２７は、多数の分周段を必要とす
るため、制御信号発生回路１７は、モノシリツクエＣで
構成することが望まし匹。この時、消費電力の点を考え
ると、パイボーラエＣよりもＭＯ８ＩＣで構成すること
がより望ましい。し九がって所定の性能を有するＭＯ１
３ＰＬＬ回路が必要となる。
して所定の性能を得るためには、所定のループゲイン及
び低域フィルタ２９０時定数を満足させる必要がある〇
さらに分周回路２６．２７は、多数の分周段を必要とす
るため、制御信号発生回路１７は、モノシリツクエＣで
構成することが望まし匹。この時、消費電力の点を考え
ると、パイボーラエＣよりもＭＯ８ＩＣで構成すること
がより望ましい。し九がって所定の性能を有するＭＯ１
３ＰＬＬ回路が必要となる。
しかしながらＭＯ８工Ｃによる・−圧制御発振器におい
ては、次のような問題があった。第３図は電圧制御発振
器であり、ＦＥＴ（Ｔ・１）（’ｒ ｒｚ ）％抵抗Ｒ
，、Ｒ２は制御部３１を構成し、ＰＩＩＩＴ（Ｔｒｓ）
〜（Ｔ、ｙ）、インバータエ１〜工６、アンド回路Ｇ１
、オア［ｇｌ 路Ｇ ｚ、Ｇｓ、容量Ｃは発振部を構成
している。この電圧制御発振器の発振周波数ｆ ＶＣＯ
と容量Ｃ％電流イ・の関には下記の関係がある。
ては、次のような問題があった。第３図は電圧制御発振
器であり、ＦＥＴ（Ｔ・１）（’ｒ ｒｚ ）％抵抗Ｒ
，、Ｒ２は制御部３１を構成し、ＰＩＩＩＴ（Ｔｒｓ）
〜（Ｔ、ｙ）、インバータエ１〜工６、アンド回路Ｇ１
、オア［ｇｌ 路Ｇ ｚ、Ｇｓ、容量Ｃは発振部を構成
している。この電圧制御発振器の発振周波数ｆ ＶＣＯ
と容量Ｃ％電流イ・の関には下記の関係がある。
ちらに（−は各ＰＥＴのベア性が特性上良好であれば、
（Ｖｃ−Ｖｒｘ） （Ｖｎｎ−Ｖｒｉ）ｔ゛ユ 、
１＋Ｌイ２ −イ゛＋４１ ′−（２）という関係が成
り立つ。し九がって、 となる。し九がって、発振周波数ｆｒｃａ は、ｖｒＩ
に依存する。一般にＭＯｌｌ トｊンジスタのｖｒｘは
プロセス等によってその値が変るので、ｆｒｃｏ を
正確にコントロールすることが回線である。さらに、Ｖ
Ｃ（制御域８：）に対して基準となる電位がない丸め、
中心周波数のコントロールも禰しい欠点がある０ １ｆ５ｆｒｃａ をｖｊｎ＞ｖｒｘ の設定のもとで
選ぶと（２）式は、 となるが、一般にＶＣ＞ｖｒＩと選ぶことは困―であり
、結局ｖｒｘの影響を受けることになる。
１＋Ｌイ２ −イ゛＋４１ ′−（２）という関係が成
り立つ。し九がって、 となる。し九がって、発振周波数ｆｒｃａ は、ｖｒＩ
に依存する。一般にＭＯｌｌ トｊンジスタのｖｒｘは
プロセス等によってその値が変るので、ｆｒｃｏ を
正確にコントロールすることが回線である。さらに、Ｖ
Ｃ（制御域８：）に対して基準となる電位がない丸め、
中心周波数のコントロールも禰しい欠点がある０ １ｆ５ｆｒｃａ をｖｊｎ＞ｖｒｘ の設定のもとで
選ぶと（２）式は、 となるが、一般にＶＣ＞ｖｒＩと選ぶことは困―であり
、結局ｖｒｘの影響を受けることになる。
この発明は上記の事情に鑑みてなされ九もので、中心周
波数や制御感度のｍｍが簡単で、甑度変化に対して安定
しており、ＩＣ化に好適な電圧制御発振回路を提供する
ことを目的とする０〔発明の概要〕 この発明では、ＩＦＩＩＩＴ（Ｔｒｙ〜Ｔｙ ｔ ｏ
）、容量０１等によって構成される＠撮部に対して、抵
抗Ｒ，、ＦＩＴ（Ｔｙｔ）によるバイアス手段・ＦＩＴ
（Ｔｒ１）と（Ｔｒり＆とよるカレントミラー回路、
差動対をなるＦＢＴ（Ｔｙｓ）（Ｔｒ４）、カレントミ
ラー回路を形成するｙＦＩＴ（Ｔｒ１１）（Ｔデ＠）、
抵抗ｕ６．ＨＣによるバイアス手段、抵抗ｆＬａによる
電流路を設けることによって発振周波数に対して温度変
化による影響が介入しないように周波数制御できるよう
にしたものである。
波数や制御感度のｍｍが簡単で、甑度変化に対して安定
しており、ＩＣ化に好適な電圧制御発振回路を提供する
ことを目的とする０〔発明の概要〕 この発明では、ＩＦＩＩＩＴ（Ｔｒｙ〜Ｔｙ ｔ ｏ
）、容量０１等によって構成される＠撮部に対して、抵
抗Ｒ，、ＦＩＴ（Ｔｙｔ）によるバイアス手段・ＦＩＴ
（Ｔｒ１）と（Ｔｒり＆とよるカレントミラー回路、
差動対をなるＦＢＴ（Ｔｙｓ）（Ｔｒ４）、カレントミ
ラー回路を形成するｙＦＩＴ（Ｔｒ１１）（Ｔデ＠）、
抵抗ｕ６．ＨＣによるバイアス手段、抵抗ｆＬａによる
電流路を設けることによって発振周波数に対して温度変
化による影響が介入しないように周波数制御できるよう
にしたものである。
以下この発明の実施例を図面を参照して説明する。第
図はこの発明（こ係る電圧制御発振器であり、ＭＯＳ）
ランジスタを用いている。電源ライフ４１には・区′ｆ
ｉ、電圧ＶＤｎが印加され、制御端子４２には、発振周
波数の制御域Ｆｆ、ｖＣが印加され、さらに基準電位ツ
イン４３は接地される。
図はこの発明（こ係る電圧制御発振器であり、ＭＯＳ）
ランジスタを用いている。電源ライフ４１には・区′ｆ
ｉ、電圧ＶＤｎが印加され、制御端子４２には、発振周
波数の制御域Ｆｆ、ｖＣが印加され、さらに基準電位ツ
イン４３は接地される。
抵抗Ｒ−１Ｒ−１Ｒ，、Ｒ４，１１テ（Ｔｒｙ）（Ｔｒ
ｓ）（Ｔｒｓ）（Ｔｒｉ）（テデ耶）等は電流源を構成
している。さらに、抵抗Ｒ４を介して電Ｓ電圧が供給さ
れるＦＩＴ（Ｔｙｓ）と、ＰＩＴ（Ｔ、重）とはカレン
トミラー回路としての関係を有する。ＰＭＴ（Ｔデ廊）
のドレインは、ＦｌｌｌＴ（Ｔｒｓ）（Ｔｒａ）の共通
ソースに接続されている。１１Ｔ（丁デ３）のゲートに
は、制御′−圧Ｖａが印加されるもので、制Ｗ＊王Ｖ
ｍ（ＤＩＥニ応シテＰ ｍ ７ （Ｔ ｒ ｌ ） ト
（Ｔｒ４）のドレイン・ソース間に流れる電流の分流比
が９変される。ＦｌｕＴ（Ｔｒ４）のドレインと基準電
位ライン４３間には抵抗Ｒ−による一ｆＩｔｆＩＬ路が
形成されている。さらに′Ｐ罵Ｔ（Ｔｌ−４）のドレイ
ンは、ＩＦ］ＩＴ （Ｔｖ ％ ）Ｏソースに接続され
、ＰＩ３丁（Ｔｙｉ）のドレインは・４源ライン４１に
接続されている。このｙｉＴ（Ｔｒｓ）と、ＦＭＩＴ（
Ｔｙｓ）とは、カレントミラー回路としての関係を有す
る０１ＦＩＴ（Ｔｒ・）に流れるドレイン電流（４は、
抵抗Ｒ６、Ｒ扉、Ｒ１、ＲｔとＩＦ１丁（Ｔｙｔ〜Ｔｆ
＠）によって構成される電流源によって決定される。電
流（４は、ＷＩＴ（Ｔｒ・）のソースにドレインが接続
され九１１Ｔ（Ｔｒｙ）（Ｔｒａ）のスイッチ動作によ
って流れる経路が決定される０ＦＩＩＴ（Ｔｒ１）（Ｔ
ｆ！＋）のソースは、ＦＩＴＩＴ（Ｔｆｅ）（Ｔｒｔｏ
）のドレインにそれぞれ接続される。
ｓ）（Ｔｒｓ）（Ｔｒｉ）（テデ耶）等は電流源を構成
している。さらに、抵抗Ｒ４を介して電Ｓ電圧が供給さ
れるＦＩＴ（Ｔｙｓ）と、ＰＩＴ（Ｔ、重）とはカレン
トミラー回路としての関係を有する。ＰＭＴ（Ｔデ廊）
のドレインは、ＦｌｌｌＴ（Ｔｒｓ）（Ｔｒａ）の共通
ソースに接続されている。１１Ｔ（丁デ３）のゲートに
は、制御′−圧Ｖａが印加されるもので、制Ｗ＊王Ｖ
ｍ（ＤＩＥニ応シテＰ ｍ ７ （Ｔ ｒ ｌ ） ト
（Ｔｒ４）のドレイン・ソース間に流れる電流の分流比
が９変される。ＦｌｕＴ（Ｔｒ４）のドレインと基準電
位ライン４３間には抵抗Ｒ−による一ｆＩｔｆＩＬ路が
形成されている。さらに′Ｐ罵Ｔ（Ｔｌ−４）のドレイ
ンは、ＩＦ］ＩＴ （Ｔｖ ％ ）Ｏソースに接続され
、ＰＩ３丁（Ｔｙｉ）のドレインは・４源ライン４１に
接続されている。このｙｉＴ（Ｔｒｓ）と、ＦＭＩＴ（
Ｔｙｓ）とは、カレントミラー回路としての関係を有す
る０１ＦＩＴ（Ｔｒ・）に流れるドレイン電流（４は、
抵抗Ｒ６、Ｒ扉、Ｒ１、ＲｔとＩＦ１丁（Ｔｙｔ〜Ｔｆ
＠）によって構成される電流源によって決定される。電
流（４は、ＷＩＴ（Ｔｒ・）のソースにドレインが接続
され九１１Ｔ（Ｔｒｙ）（Ｔｒａ）のスイッチ動作によ
って流れる経路が決定される０ＦＩＩＴ（Ｔｒ１）（Ｔ
ｆ！＋）のソースは、ＦＩＴＩＴ（Ｔｆｅ）（Ｔｒｔｏ
）のドレインにそれぞれ接続される。
ソシテ、ＦＩＩ＋Ｔ（Ｔｒｙ）（Ｔｒｌ）のゲートは帰
還ライン４４に接続され、ｙｉＴ（Ｔｒｓ）（Ｔｒｔｏ
）のゲートは帰還ライン４５に接続されている。さらに
、ＦＥＴ（Ｔ、γ）（Ｔｌ−−）のソース間には、発振
用の容量Ｃが接続されている。容量Ｃの両端には、ＦＦ
’Ｔ（Ｔｙｙ）（Ｔｙｓ）のスイッチング製作により鋸
歯状波信号が発生する。
還ライン４４に接続され、ｙｉＴ（Ｔｒｓ）（Ｔｒｔｏ
）のゲートは帰還ライン４５に接続されている。さらに
、ＦＥＴ（Ｔ、γ）（Ｔｌ−−）のソース間には、発振
用の容量Ｃが接続されている。容量Ｃの両端には、ＦＦ
’Ｔ（Ｔｙｙ）（Ｔｙｓ）のスイッチング製作により鋸
歯状波信号が発生する。
容量Ｃの一端の１ｉ！号は、インパータエ１に接続され
る。インバータエ１、工２、アンド回路Ｇ １ ＃７回
ＭＧ １．４ ｙ Ａ −／ Ｉ ｓのｌ１ｉｌＩは帰
還２イン４４に接続されデジタル位相器として動作する
。また、容量ＣＯ他端の信号は、イｙパータエ３に接続
される。イｙパータＩＳ。
る。インバータエ１、工２、アンド回路Ｇ １ ＃７回
ＭＧ １．４ ｙ Ａ −／ Ｉ ｓのｌ１ｉｌＩは帰
還２イン４４に接続されデジタル位相器として動作する
。また、容量ＣＯ他端の信号は、イｙパータエ３に接続
される。イｙパータＩＳ。
工４、オア回路Ｇｓ、インパータエ礁Ｏ経路は帰還ライ
ン４５に接続され、こ０ｇＭ路もデジタル位相器として
動作する。
ン４５に接続され、こ０ｇＭ路もデジタル位相器として
動作する。
ＩＦＩＴ（Ｔｒｙ）（Ｔｒｔ・）に電流４４が流れると
きは！ＦＩ１１丁（Ｔｒｌ）％（Ｔデ・）がオフであり
、ＦＩＴ（Ｔｙｓ）、（Ｔｙｍ）に電流（４が流れると
きはＦＩＴ（Ｔデフ）（テデ１・）はオフである。この
スイッチングスピードは、容量Ｃの値と電流１４の電流
量によって可変できる。従って電流４４の電流量を制御
電圧ＶＣによって可変すれば、スイッチングスピード即
ち発振周波数を制御できることになる。
きは！ＦＩ１１丁（Ｔｒｌ）％（Ｔデ・）がオフであり
、ＦＩＴ（Ｔｙｓ）、（Ｔｙｍ）に電流（４が流れると
きはＦＩＴ（Ｔデフ）（テデ１・）はオフである。この
スイッチングスピードは、容量Ｃの値と電流１４の電流
量によって可変できる。従って電流４４の電流量を制御
電圧ＶＣによって可変すれば、スイッチングスピード即
ち発振周波数を制御できることになる。
上記電圧制御発振器や発振周波数ｆｒｃ・は、となる。
つまり、ｆｒｃａ は電流（４に比例する・ツまり、Ｆ
ＭＴ（Ｔｒｓ）（Ｔｒｌ）の特性を郷しく設定すること
により、これらはカレントイラー回路を形成し、電流１
ｓＪ−４ａは等しくなる。また、ＦＩＴ（Ｔｙｔ）（Ｔ
ｙｍ）の特性も等しく設定されることによりカレントζ
シー回路を形成しているので、 シ３＝４２＋α４１−−−−−−− （６）という関係
が成立する。ここでαは、ＰＥＴ（Ｔｙｓ ）（Ｔデ４
）の分流比（０〈α〈１）である。
ＭＴ（Ｔｒｓ）（Ｔｒｌ）の特性を郷しく設定すること
により、これらはカレントイラー回路を形成し、電流１
ｓＪ−４ａは等しくなる。また、ＦＩＴ（Ｔｙｔ）（Ｔ
ｙｍ）の特性も等しく設定されることによりカレントζ
シー回路を形成しているので、 シ３＝４２＋α４１−−−−−−− （６）という関係
が成立する。ここでαは、ＰＥＴ（Ｔｙｓ ）（Ｔデ４
）の分流比（０〈α〈１）である。
従って、
ｖｒｘに対してＶａｎを大きくとると、となり、発振周
波数はＲａ、Ｒｔ、αによって決定されるｆ、を九−は
、１１！（テデ易）、（Ｔｌ−４）のゲート電圧の差に
よって与えられるので、Ｖ（をコントリールすることに
よって、電ｆｉ（１＝４４ を変えることがで龜１／
１発振周波数を制御できる゛ことになる。
波数はＲａ、Ｒｔ、αによって決定されるｆ、を九−は
、１１！（テデ易）、（Ｔｌ−４）のゲート電圧の差に
よって与えられるので、Ｖ（をコントリールすることに
よって、電ｆｉ（１＝４４ を変えることがで龜１／
１発振周波数を制御できる゛ことになる。
第３図で示し九回路の電流１・の式（（濁式、（４）式
）と、第４図で示し九回路の電流＜４Ｏ式（（７）式、
（８）式）とを比較してわかるように、本電圧制御発振
器はＶａｎ）マｒｘ を設定することにより、はとん
どＶ ｒｚ Ｏ影響を受けないように設定でき、容量に
回路定数を決めることができる。さらに温度変化に対し
ても安定となる。
）と、第４図で示し九回路の電流＜４Ｏ式（（７）式、
（８）式）とを比較してわかるように、本電圧制御発振
器はＶａｎ）マｒｘ を設定することにより、はとん
どＶ ｒｚ Ｏ影響を受けないように設定でき、容量に
回路定数を決めることができる。さらに温度変化に対し
ても安定となる。
モノリツクエＣにし丸場合、１１テ、トランジスタのベ
ア性を特性上良好番こすることは比較的容易である九め
、本回路はＩＣ化に好都合である。また、本発振器の制
御特性は、第５１！！ｉに示すように に対して対称性が良く、複合同期信号の周波数変化（ジ
ツター等）に対して安定に動作する。
ア性を特性上良好番こすることは比較的容易である九め
、本回路はＩＣ化に好都合である。また、本発振器の制
御特性は、第５１！！ｉに示すように に対して対称性が良く、複合同期信号の周波数変化（ジ
ツター等）に対して安定に動作する。
さらに中心周波数ｆ・は、Ｆｊｌ！Ｔ（Ｔｒｌ）（ＴＩ
−４）のゲート電圧゛を等しくした時の周波数であるの
で、容易に調整できる。制御感度は、抵抗Ｒ−と容量Ｃ
１中心周波数は、抵抗Ｒ１、Ｒａ及び容量Ｃによって決
まるので、抵抗Ｒ−１Ｒｔにより容易に所定の特性を得
ることができる。つまり、制御感度は、ループゲインに
影響をおよぼす為、抵抗Ｒ・及び容量Ｃは固定の値とし
、中心局波数を抵抗ＲａＯ値によって選ぶだけでよい。
−４）のゲート電圧゛を等しくした時の周波数であるの
で、容易に調整できる。制御感度は、抵抗Ｒ−と容量Ｃ
１中心周波数は、抵抗Ｒ１、Ｒａ及び容量Ｃによって決
まるので、抵抗Ｒ−１Ｒｔにより容易に所定の特性を得
ることができる。つまり、制御感度は、ループゲインに
影響をおよぼす為、抵抗Ｒ・及び容量Ｃは固定の値とし
、中心局波数を抵抗ＲａＯ値によって選ぶだけでよい。
また、この電圧制御発振器に出力を加える位相比較器の
出力は、その２人力の位相が９０・のときにｖＤＩ／′
２ となるので、Ｒｓ ＝ Ｒ−となるように設定され
ている。
出力は、その２人力の位相が９０・のときにｖＤＩ／′
２ となるので、Ｒｓ ＝ Ｒ−となるように設定され
ている。
第６図は、上記電圧制御発振器に制御電圧ＶＣを印加す
るための位相比較器を具体的に示す図である。端子５１
には複合同期信号が入力され、端子５２には発振出力を
分周した分周出力つまり比較パルスｆＨＤが入力される
。−ＩＩＩ源ライン５３と基準電位ライン５４間にはＰ
Ｅ Ｔ（Ｔｒｌｔ）（テデ■）の共通ゲート及びｙｍ
’ｒ（’ｒデａｓ）のゲートには勘紀複合同期信号０人
カ端子ｉｔが接続されている。ν］Ｃ丁（Ｔｆ＊ｍ）（
！ｐ意４）の共通ドレインには、比較パルスｆｚｊの入
力端子５２が接続され各ＦＩＴ（Ｔｒｌｍ）（τデ３４
）の共通ソースは、低域フィルタ５５に接続されている
。さらに１１テ （Ｔ、鵞４）のゲートは、？３１２（？、意！）のソー
スに接続されている。１Ｍ！（ｆＩＰｌｔ）（テデ雪１
）は、入力端子、５１に入力しぇ複合同期信号と同相の
パルス及び逆相のパルスを出力し、双方向性アナログス
イッチを構成する１１丁（Ｔｙ雪ｍ）（Ｔｒｓ４）のゲ
ートに加える。ｐＩＡｔ（Ｔｒｚｓ）（Ｔｒｓ４）が共
にオンのときは、低域フィルタ５５のコンデンサは充電
され、ＩＰＩＩＩＴ（Ｔｆ！婁）（テデ冨４）が共にオ
フの場合は低域フィルタ５５のコンデンサは放電される
。第７図は複合同期信号（ｇｅｍ・Ａｙ＠り比較パルス
ｆｘａ、低域フィルタの人力、低域フィルタの出力ＶＣ
を示す図である・ｔえ、第８図は、僚合同期信号と比較
パルスの位相差に応じて出力される電Ｆｆ、ＶＣを示す
もので、位相検波器の検波特性である。
るための位相比較器を具体的に示す図である。端子５１
には複合同期信号が入力され、端子５２には発振出力を
分周した分周出力つまり比較パルスｆＨＤが入力される
。−ＩＩＩ源ライン５３と基準電位ライン５４間にはＰ
Ｅ Ｔ（Ｔｒｌｔ）（テデ■）の共通ゲート及びｙｍ
’ｒ（’ｒデａｓ）のゲートには勘紀複合同期信号０人
カ端子ｉｔが接続されている。ν］Ｃ丁（Ｔｆ＊ｍ）（
！ｐ意４）の共通ドレインには、比較パルスｆｚｊの入
力端子５２が接続され各ＦＩＴ（Ｔｒｌｍ）（τデ３４
）の共通ソースは、低域フィルタ５５に接続されている
。さらに１１テ （Ｔ、鵞４）のゲートは、？３１２（？、意！）のソー
スに接続されている。１Ｍ！（ｆＩＰｌｔ）（テデ雪１
）は、入力端子、５１に入力しぇ複合同期信号と同相の
パルス及び逆相のパルスを出力し、双方向性アナログス
イッチを構成する１１丁（Ｔｙ雪ｍ）（Ｔｒｓ４）のゲ
ートに加える。ｐＩＡｔ（Ｔｒｚｓ）（Ｔｒｓ４）が共
にオンのときは、低域フィルタ５５のコンデンサは充電
され、ＩＰＩＩＩＴ（Ｔｆ！婁）（テデ冨４）が共にオ
フの場合は低域フィルタ５５のコンデンサは放電される
。第７図は複合同期信号（ｇｅｍ・Ａｙ＠り比較パルス
ｆｘａ、低域フィルタの人力、低域フィルタの出力ＶＣ
を示す図である・ｔえ、第８図は、僚合同期信号と比較
パルスの位相差に応じて出力される電Ｆｆ、ＶＣを示す
もので、位相検波器の検波特性である。
尚、上述の実施例では電界効果トランジスタＦＩＴを例
に説明したが、本件発明は他のトランジスタでも同様の
効果を奏ｒる。
に説明したが、本件発明は他のトランジスタでも同様の
効果を奏ｒる。
上記のようにこの発明によると、発振器の中心周波数、
制御感度が容易で、フェーズロックドループ回路にＩＣ
化して適用しても良好であり温度変化に対しても安定し
た動作を得、液晶テレビジョン受信器に適用して本ジッ
ター等の周波数変化に対して安定して動作し得る電圧制
御発振回路を提供できる。
制御感度が容易で、フェーズロックドループ回路にＩＣ
化して適用しても良好であり温度変化に対しても安定し
た動作を得、液晶テレビジョン受信器に適用して本ジッ
ター等の周波数変化に対して安定して動作し得る電圧制
御発振回路を提供できる。
第１図は液晶テレビジョン受信器の構成説明図、第２図
は第１図の制御備考発生回路の構成ＷＩＡ＃４図、第３
図は第２図の電圧制御発振器の回路図、１＠４図はこの
発明の一実施列を示す回路図、第５図は第４図の回路の
特性を示す図、第６図は位相比砿器の回路図、第７図・
、ｂｌ−は第６図の回路の動作説明の丸めに示した信号
波形図、第８図は第６図の回路Ｏ検波特性図である。 Ｒ１、Ｒｈ、Ｒａ、Ｒａ・−抵抗
は第１図の制御備考発生回路の構成ＷＩＡ＃４図、第３
図は第２図の電圧制御発振器の回路図、１＠４図はこの
発明の一実施列を示す回路図、第５図は第４図の回路の
特性を示す図、第６図は位相比砿器の回路図、第７図・
、ｂｌ−は第６図の回路の動作説明の丸めに示した信号
波形図、第８図は第６図の回路Ｏ検波特性図である。 Ｒ１、Ｒｈ、Ｒａ、Ｒａ・−抵抗
Claims (1)
- 電源ツインと基準電位ライン間に電流路を形成するよう
に°直列接続され丸薬１の抵抗と第１のトランジスタに
よる第１０バイアス手段と、前記第１のトランジスタと
と４に第１０カレント（ラー回路を構成する第２のトラ
ンジスタと、この第２のトランジスタのドレインにソー
スを共通に接続され差動対をなす第３、第４のトランジ
スタと、前記＃ｇ４のトランジスタと前記電源ライン間
にａｔｌＲされて電流路を形成する＄１１１５のトラン
ジスタと、この第ｓのトランジスタとともに第２のカレ
ントずラー圏路を構成する第６のトランジスタと、前記
第４のトランジスタのゲートバイアスを与える抵抗によ
る第２のバイアス手段と、前記第４のトランジスタのト
レインと前記基準電位ライン間に接続された抵抗による
電流路と、′＃Ｊ紀第６のトランジスタのソースと基準
電位ライン間に交互にスイッチングして電流路を形成し
て発振することのできる発振部とを具備し、前記第３の
トランジスタのゲートに制御電圧が加えられる電圧制御
発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5448282A JPS58172065A (ja) | 1982-04-01 | 1982-04-01 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5448282A JPS58172065A (ja) | 1982-04-01 | 1982-04-01 | 電圧制御発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58172065A true JPS58172065A (ja) | 1983-10-08 |
Family
ID=12971872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5448282A Pending JPS58172065A (ja) | 1982-04-01 | 1982-04-01 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58172065A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0195500A2 (en) * | 1985-02-01 | 1986-09-24 | Advanced Micro Devices, Inc. | Charge-pump circuit for a phase-locked loop |
| US4714901A (en) * | 1985-10-15 | 1987-12-22 | Gould Inc. | Temperature compensated complementary metal-insulator-semiconductor oscillator |
-
1982
- 1982-04-01 JP JP5448282A patent/JPS58172065A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0195500A2 (en) * | 1985-02-01 | 1986-09-24 | Advanced Micro Devices, Inc. | Charge-pump circuit for a phase-locked loop |
| US4714901A (en) * | 1985-10-15 | 1987-12-22 | Gould Inc. | Temperature compensated complementary metal-insulator-semiconductor oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497127A (en) | Wide frequency range CMOS relaxation oscillator with variable hysteresis | |
| US5477180A (en) | Circuit and method for generating a clock signal | |
| TW490932B (en) | Frequency multiplication circuit | |
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| US20080129393A1 (en) | Voltage Controlled Oscillator | |
| KR20030090122A (ko) | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 | |
| KR910007283A (ko) | 보상형 위상동기 루프 회로 | |
| US20070103242A1 (en) | Voltage Controlled Oscillator And Related Method | |
| JPH0795057A (ja) | 集積回路 | |
| US4389728A (en) | Frequency divider | |
| JPH11316620A (ja) | 半導体素子のクロック補償装置 | |
| JP3729600B2 (ja) | 遅延制御回路 | |
| RU2226313C2 (ru) | Схема фазовой автоподстройки частоты | |
| JPS58172065A (ja) | 電圧制御発振回路 | |
| US6058033A (en) | Voltage to current converter with minimal noise sensitivity | |
| US20030227333A1 (en) | Supply variation tolerant VCO | |
| JPS6346011A (ja) | 遅延回路 | |
| JPH10163822A (ja) | ディジタル遅延回路およびそれを用いたディジタル制御発振回路 | |
| JPH04241520A (ja) | 位相同期回路 | |
| JPS58172064A (ja) | 電圧制御発振回路 | |
| JP2525138B2 (ja) | 書込み補償回路 | |
| JP2737747B2 (ja) | 電圧制御発振回路 | |
| EP0308540B1 (en) | Oscillator circuit | |
| JP3118159B2 (ja) | リング発振回路 | |
| JPS61245628A (ja) | Ｐｌｌ回路 |