JPS58171858A - 電荷転送装置 - Google Patents

電荷転送装置

Info

Publication number
JPS58171858A
JPS58171858A JP57053520A JP5352082A JPS58171858A JP S58171858 A JPS58171858 A JP S58171858A JP 57053520 A JP57053520 A JP 57053520A JP 5352082 A JP5352082 A JP 5352082A JP S58171858 A JPS58171858 A JP S58171858A
Authority
JP
Japan
Prior art keywords
charge
input
electrode
section
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57053520A
Other languages
English (en)
Other versions
JPH0429226B2 (ja
Inventor
Shinichi Imai
今井 眞一
Kenro Sakagami
坂上 建郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57053520A priority Critical patent/JPS58171858A/ja
Publication of JPS58171858A publication Critical patent/JPS58171858A/ja
Publication of JPH0429226B2 publication Critical patent/JPH0429226B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76808Input structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明れ入力信号に対応する量の電荷を出力する入力
部が複数般社られた電荷転送装置に関する。
〔発明の技術・的背景〕
最近、COD 4?BBD等の電荷転送素子(以下CT
Dと称す)4を利用して、性能のすぐれた信号遅g線、
<t、形フィルタ、トランスパーサルフィルタ等の装置
が実現されている。このような装置に用いられているC
TDは、木刀信号に応じた量の電荷を出力する入力部と
この入力部から出力される電荷を順次転送する転送部と
から構成されている。上記転送部において電荷を転送す
る場合、SN比を高めるために信号電荷は一定の直流電
荷と共に転送される。そして上記入力部において入力信
号に対応した量の電荷を得る方法としては従来から種々
の方法が知られている。
第1図はfan and skim法と呼ばれている方
法によって入力信号に対応し九量の電荷を得る入力部を
説明するための図である。図において1は一方導電型の
半導体基体中に形成される他方導電型のソース領域であ
る。このソース領域IK隣接してr−)電極2が配置さ
れ、さらにこのf−)電極2に順次連続して2つのr−
)電極3,4が隣接配置される。上記ソース領域Jには
・・信号源5からのI4ルス信号が印加され、ダート電
極2には入力信号源6からの入力信号と直流電源1から
の直流電圧とが印加され、またr−)電極Sには直流電
源8からの直流電圧が印加され、さらにもう1つの?−
)電極4には信号源9からのz4ルス信号が印加される
この入力部では、ソース領域1に印加される信号源5か
らのノ譬ルス信号が低レベルの時にこのソース領域1に
おける電荷をr−)電極2゜3下に移動せしめ、またダ
ート電極2に印加されている直流電源1からの電圧と入
力信号源6からの入力信号電圧に応じてこのr−)電極
2下に形成されるポテンシャルv1と、r−)電極4に
印加されている信号源9からの/4ルス信号が高レベル
の時にこのf−)電極4下に形成されるポテンシャルV
、との差の4テンシヤル・1v1−vl 1に比例した
電荷量を持つ直流電荷および信号電荷からなる電荷を得
るものであL @1図中交差する斜線を施ζした位置の
電荷Q1が図示しない転送部の始端に供給される。
第2図はfill and 5pill法と呼ばれてい
る方法によって入力信号に対応し走置の電荷を得る入力
部を説明するための図である。この入力部も第1図のも
のと同様に、ソース領域11と3つのff−)電極12
〜14が設けられている。
そしてソース領域11に印加される信号源15からのノ
’?ルス信号が低レベルの時にこのソース領域11にお
ける電荷をダート電極zx、12下に移動セしめ、また
ダート電極11に印加されている直流電源11からの電
圧と入力信号源1iからの入力信号電圧に応℃てこのr
−)電極11下に形成されているポテンシャルV[有]
と、r−計電極11に印加されている直流電源1#から
の電圧に応じてこの電極13下に形成されるポテンシャ
ルv4とO差の一テンシャルIVsV41に比例し走電
荷量を持つ直流電荷および信号電荷からなる電荷を得る
ものであシ、第2図中交差する斜線を施ζした位置の電
荷Q1が図示しない転送部の始端に供給される。
〔背景技術の問題点〕
とζろで、上記第1図あるいは第2図に示すような入力
部を複数備え九〇’l’Dにおいて、複数の入力部のう
ちから特定の1つあるいは1つ以上のものを選択しそこ
から出力される電荷を1つの転送部で転送する場合、選
択されていない入力部への入力信号を遮断したとしても
、信号電荷を除く直流電荷はその入力部から転送部へ供
給される。この結果、転送部において、全転送電荷量に
対する信号電荷量の割合が小さなものとな、9、CTD
O利得が一定の状態では入力のダイナミックレンジが減
少してしまう。
したがって、実質的に無効な直流電荷を転送部へ供給し
ないようにする必要がある。
〔発明の目的〕
したがって、この発明の目的は、転送部における全転送
電荷量に対する信号電荷量の割合を一定に保つことによ
って(常に広い入力〆イナミ、クレンジを有する電荷転
送装置を提供することにある。
〔発明の概要〕
この発明の一実施例によれば、複数の入力部と1つの転
送部を備え、複数の入力部それぞれにおいて、電荷の供
給源であるソース領域と入力信号電圧に和尚する信号電
荷を一定の直流電荷と共に蓄積する電荷蓄積部との間に
スイッチヲ設ケ、このスイッチをオン・オフ操作するこ
とによって、選択されない入力部の電荷蓄積部に電荷が
蓄積されない電荷転送装置が提供される。
〔発明の実施、例〕
以下図面を参照してこの発明の一実施例を説明する。H
gs図はこの発明に係る電荷転送装置のプロ、り構成図
であ如、2つの入力部と1つの転送部が設けられている
場合の例を示す、2つの入力部11.21は同一の囲路
構成となっていて、それぞれ、電荷の供給源であるソー
ス領域JJ、入力#号が印加されこの人力信号電圧に和
尚する信号電荷を一定の直流電荷と共に蓄積する電荷蓄
積部24およびソース領域2Jと電荷蓄積部24との間
に設けられるスイッチ2sから構成される。上記2つの
入力部2J。
22から出力される電荷は加算部2Iで加算され、ここ
で加算され九電荷は転送部21で順次転送される。
このような構成において、いま一方の入力部21のみを
選択しこの入力部21から出力される電荷を転送部21
で転送する場合には、入力部2ノ内のスイッチ25は閉
じ、他方の入力部22内のスイッチ2Jは開く、このと
き、選択されていない入力部2J内のスイッチ2Jは開
かれていて、ソース領域23かも電荷蓄積部24には電
荷が供給されないため、この入力部22からは信号電荷
は4ちろん直流電荷も出力されない。ま九このとき、選
択されている入力部2ノでは、スイッチ25は閉じられ
ていて、ソース領域23からはスイッチ2Jを介して電
荷蓄積部24に電荷が供給さ、れる、し九がりて、入力
部、21の電荷蓄積部24では信号電荷と一定の直流電
荷が蓄積され、この電荷は加算部26を介して転送部2
7の始端に供給され、こ−、:。
の後、終端に向って順次転送される。この場合、選択さ
れない入力部22からの直流電荷がない、ので、不必要
な直流電荷が転送部21に供給されることはない。
また、入力部22のみを選択し、この入力部22からの
電荷を転送部2rで転送する場合には、上記とは反対に
、入力部2ノ内のスイッチ25は開き、入力部22内の
スイッチ2jは閉じる。この場合、選択されている入力
@XXでは、ソース領域2Sからスイッチ15を介して
電荷蓄積部24に電荷が供給されるため、今度社この入
力部11からのみの電荷が加算部2dを介して転送部2
1の始端に供給され、仁の後、この電荷が終端に向って
順次転送される。
このように上記実施例によれば、選択されない入力部の
電荷蓄積部には一切電荷を供給しないようにし九ので、
不感l!な直流電荷が転送−に供給されることがなく、
この結果、転送部において全転送電荷量に対する信号電
荷量の割合を一定に保つことがで龜る。し良がって、常
に広い入カダイナミ、クレンジを得ることができる。
第4図は第3図に示す実施例装置を具体的に示す・ダタ
ーン図であシ、この装置はたとえば2厘の半導体基板上
にN!!lの半導体領域を形成した基体を用いる纏め込
拳チャネル形の4のであp、かつ!ノル4リシリコンr
−)グーセスを用い九2相駆動飄のものである。第41
1において31は前記一方の入力部11のソース領域2
3に対応するソース領域である。このソース領域31に
隣接してr−)電極12が、さらKこのr−ト電1iJ
jKII接してスイッチ(以下SWと称す)の出力部S
Xが配置され、上記ソース領域31..1”−)電極3
1およ、びswの出力部33は前記スイッチ2jに和尚
するMoSスイ、チを構成している。
人力部21内の電荷蓄積部24は上記8Wの力 出d部33と@接して配置される菖2層目のポリシリコ
ンゲート電極34、このr−)電極34と隣接して配置
される第1層目のポリシリコンe−)電極35およびさ
らに仁のr−)電極S5と隣接して配置される#12層
目のポリシリコンr−)電極36から構成される。
また第4図において41は前記他方の入力部22のソー
ス領域23に対応するソース領域である。このソース領
域41に隣接してダート電極42が、さらにこのダート
電極41に隣接してSWの出力部43が配置され、上記
ソース領域41、f−)電極42およびSWの出力部4
Jは前記スイッチ25に和尚するMO8スイ。
テを構成している。
入力部22内の電荷蓄積部24社上記8wの出力部4J
と隣接して配置される第2層目のIす□シリコングー)
電極44、このr−)電極44とIII接して配置され
4III層目のポリシリコンr−)ml@41およびさ
らにこのゲート電1i4Jと隣接して配置される前記r
−)電極S#から構成される。すなわち、r−計電極1
gは2つの入力部xr、xxK対して共通に設けられて
いる。
加算部2Gは上記f−)電極31Kg接して配置される
#I1層目のぼりシリコングー1151からなシ、この
ダート電極JJ下で2つの入力部JJ、JJの転送チャ
ネルC1、C,が合流し1つの転送チャネルCsK結合
される。
転送部21は上記r−)・電極51、このr −計電極
jJKII#して配置される第2層目のぼりシリコンダ
ート電*iz、仁のr−)電極52に隣接して配置され
ゐ第1層目の4リシリコングート電極53、このff−
)電極53に隣接して配置される第2層目のポリシリコ
ンダート電極54、さらにこのf−)電極54に隣接し
て配置される第1層目の4リシリコンf−)電極55そ
れぞれと、f−)電極66に隣接して配置されるフロー
ティング拡散領域56、このフローティング拡散領域5
6に隣接して配置され゛るグ、−計電極57およびこの
r−)電極57に隣接して配置されるドレイン領域58
から構成される。
上記2つの入力部21.22のソース領域31.41に
は信号源61からのパルス信号が並列的に供給される。
また、ダート電極32゜42には、それぞれの入力部2
1あるいは22を選択する際には高レベルに、非選択の
際には低レベルにそれぞれ設定される制御信号Sl 。
Ssが供給される。一方の入力部21において、ダート
電極34には直流電源62からの直流電圧と一方の入力
信号源63からの入力信号電圧が共に供給され、r−計
電極35には直流電源64からの直流電圧が供給される
。他方の入力部22において、r−)電極44には直流
電源lIからの直流電圧と他方の入力゛信ゝ号源66か
らの入力信号電圧が共に供□給され、ダート電極45に
は直流電源61からの直流電圧が供給される。また、上
記2つの入力部21.21に共通に設けられているダー
ト電極36に社信号源68からの・量ルス信号が供給さ
れる。
r−計電極62.53には信号@#jからの第1相のノ
々ルス信号が並列的に供給され、ダート電極51.64
.61に唸上記信号源69からの第1相の/#ルス信号
がインバータ10によって反転されることKよって得ら
れる第2相の・臂ルス信号が並列的に供給される。また
f−)電極51には信号源71からのリセット・臂ルス
信号が供給される。さらにドレイン領域6aには直流電
源12′・がらの直流電圧が供給される。
このような構成において、いま一方の入力部21を選択
する場合には、ダート電極32に供給する制御信号S1
を高レベルに、またダート電極42に供給する制御信号
S意を一低レベルにそれぞれ設定する。−すると一方の
入力部2ノでは、ソース領域31.ダート電極s2およ
びSWの出力部33からなるMO8スイ、チがオンする
ため、信号源61からのp9λス信号が低レベルになる
と、電荷がSWの出力部33に供給される。そしてこの
後は、ダート電極34〜36下で、前記第1図あるいは
第2図で説明した場付と同様の方法によって入力信号に
対応した電荷が作られダート電極35下に蓄積される。
第5図はこの入力部21におけるポテンシャルの状態を
示す図であシ、ここでは前記第1図に示すfan an
d skim法によってダート電極35下に電荷Qを得
る場合が示さ゛れている。このとき、他方の入力部22
では、ソース領域41.1’−計電極42およびSWの
出力部43からなるMO8スイッチがオフするため、第
6図のこの入力部22におけるポテンシャルの状態を示
す図の通9、ダート電極42下のポテンシャルが浅くな
り、ソース領域41の電荷はSWの出力部4Jには供給
されない、したがって直流電源66からの直流電圧およ
び入力信号源66からの入力信号電圧がダート電極44
に供給されていても、ダート電極45下にはダート電極
46下を介して出力されるべき電荷は蓄積されない。
し九がってこの後、ダート電極51下では一方の入力部
2ノから出力される電荷と他方の入力部21からのOの
電荷が加算されるため、さらにこの後、2相の・譬ルス
信号で駆動される転送ダートで・逼る各ダート電極52
〜55下では入力部21から出力される電荷のみが転送
される。
上記とは反対に入力部22を選択する場合には、制御信
号S1を低レベルに、制御信号81を高レベルにそれぞ
れ設定する。このとき、一方の入力部21ではソース領
域31.1’−)電極J2およisWの出力部33から
なるMO8スイッチがオフし、他方の入力部22ではソ
ース領域41、r−)電&42およびswの出力部4J
からなるM08スイ、チがオンする。したがつてこの場
合には、入力部22のf−)電極44゜45.36下で
入力信号に対応した電荷が作られダート電極45下に蓄
積される。tた、今度は入力部21のダート電極36下
には電荷は蓄積されない。この後、f−)電極51下で
は入力部21からの00電荷と入力部22から出力され
る電荷上が加算されるため、さらにこの後、各ゲート電
極52〜65下では入力部22から出力される電荷のみ
が転送される。
上記各ダート電極52〜55下を順次転送されてきた電
荷が70−ティング拡散領域5#に供給されると、この
領域56の電位は供給電荷蓋に比例して変化するため、
この電位変化分が出力OUTとして取シ出される。そし
て出力が取シ出された後はリセ、トグートとして用いら
・れるゲート電極67に信号源11からのリセットパル
ス信号を供給、することによって、フローティング拡散
領域56の電位をドレイン領域58と同電位に設定し、
リセット操作を行なう。
第7図は前記第2図に示す実施例装置を具体的に示す他
の・リーン図である。この装置が第4図のものと異なる
点は、前記SWの出力部JJに対してさらにf−)電極
81およびドレイン領域82が隣接して配置されると共
に、前記SWの出力′fI14Jに対してさらにダート
電極91およびドレイン領域92が隣接して配置されて
いるところにある。そして上記f−)電極81.91に
はインバータ83.93を介して前記信号s、、slが
供給され、上記ドレイン領域8 J、、 9 jには直
流電源84.94からの直流電圧が供給される。
上記ドレイン領域82、l”−上電極81は前記SWO
出力部33と共にMOSスイッチを構成していて、前記
ソース領域3s 、?  )電極S2およびSWの出力
部33からなるMO8スイ、チがオフ状態の時にオン状
態となって、8Wv)出力部5soyteテンシヤルを
深く設定するようにしている。tたドレイン領域92、
ダート電極91も前記SWの出力部43と共にMO8ス
イッチを構成していて、前記ソース領域41゜ゲート電
極42およびSWの出力部43からなるMOSスイ、チ
、がオフ状態の時にオン状態となって、SWの出力部4
Sのポテンシャルヲ深く設定するようにしている。
第8図は前記第3図に示す実施例装置を具体的に示すさ
らに他の・リーン図である。この装置が前記第4図に示
すものと異なる点は、ソース領域3ノ、y−上電極32
およびSWの出力部33からなるMO8スイ、チ、ソー
ス領域41、r−)電極42およびSWの出力部43か
らなるMOSスイ、チそれぞれを設ける代りにソース穎
城31.41のみを設け、一方のソース領域3ノには抵
抗101を介して信号源102からの・せルス信号を供
給すると共に抵抗103およびスイッチ104を介して
直流電源106からの直m電圧を供給し、また他方のソ
ース領域4ノには抵抗11ノを介して信号源112から
の・Iルス信号を供給すると共に抵抗113およびスイ
ッチ114を介して直流電源11Bからの直流電圧を供
給するようにしたところにある。
そして上記抵抗101.111は信号源ioz、112
の出力インピーダンスに相当する抵抗であ夛、この抵抗
101.111はそれぞれ直流電源zos、iisに直
列接続された抵抗103゜113よりも十分大きな値ど
なっている。
このような構成において、一方の入力部2ノを選択する
ときには、スイッチ1o4をオフ、スイッチ114をオ
ンとする。これによシソース領域31には信号源102
からのノクルス信号が与えられることによってここから
電荷が出力される。またソース領域41には直流電源1
15からの直流電圧′が常時入力するため、このソース
領域41の4テンシヤルが深く設定され、電荷は出力さ
れない。
なお、上記スイッチ104.114としてMO8スイ、
チを用いれば他の部分と共に同一集積回路内に構成する
ことができるが、集積回路外部に設けた様々な構造のス
イッチを利用することも可能である。
この発明は上記実施例に限定されるものではなく種々の
変形が可能である。たとえば、第3図に示す実施例では
入力部が2っであシ、いずれか一方の入力部を選択して
そこから出方される電荷を転送部で転送する場合につい
て説明したが、入力部□は2つ以上設けられていて、ま
九2つ以上の入力部のうちから1つ以上の入力部を選択
する場合にも実施可能であることはいうまでもない。
さらに第4図および第7図の装置は2相駆動型でダブル
シリコングートグロセスによる埋め込みチャネル形であ
る場合について説明したが、これは様々なプロセスによ
るものや表面チャネル形のものにも適用できることは明
らかである。
またf記実施例ではソース領域23と電荷蓄積部24と
の間にスイッチ25を設け、このスイッチ25をオンめ
るいはオフさせることによって入力部21.22から電
荷を出力させるか否かを決めていたが、各入力部21.
:!!それぞれの終端部すなわち加算部側にスイッチを
設けるようにしてもよく、ま丸さらにはスイッチを設け
る代わシにr−)電極34,35,31iおよびff−
)電極44.45.46に低レベル電圧あるいは負極性
の電圧を印加することによシこれらの電極下における4
テンシヤルを極めて浅くするような手段を設けてもよい
〔発明の効果〕
以上説明したようにこの発明によれば、転送部における
全転送電荷量に対する信号電荷量80割合を一定に保つ
ようにし九ので、常に広い入力ダイナミックレンジを有
する電荷転送装置を提供することができる。
【図面の簡単な説明】
第1図および第2図はそれぞれ従来方法によって入力信
号に対応し走置の電荷を得る入力部を説明するための図
、第3図はこの発明の一実施例を示す!口、り構成図、
第4図は第3図装置を具体的に示す・り一ン図、第5図
および第6図はそれぞれ菖4図装置の4テンシヤル状態
を示す図、第7図および第8図はそれぞれ第3図装置を
具体的に示す他の・り一ン図である。 21’、22・・・入力部、23・・・ソース領域、2
4・・・電荷蓄積部、25・・・スイッチ、26・・・
加算部、27・・・転送部、31.41・・・ソース領
域、58.112.92・・・ドレイン領域、33.4
3・・・スイッチの出力部、32,34.!I5,36
゜42.44.45.51〜55.57/、111゜9
1・・・f−)電極、56・・・フローティング拡散領
域、c1〜CI・・・転送チャネル。

Claims (3)

    【特許請求の範囲】
  1. (1)  電荷供給手段およびこの電荷供給手段からの
    電荷が与えられ入力信号に対応した量の電荷を蓄積する
    電荷蓄積手段からなる複数の入力部と、ξれら複数の入
    力部の各電荷蓄積手段で蓄積される電荷を転送する1つ
    の転送部と、上記複数の各入力部にそれぞれ設けられ各
    入力部から上記転送部への電荷の転送を選択する選択手
    段とを具備し九ことを特徴とする電荷転送装置・
  2. (2)前記選択手段における電荷の転送の選択れ、前記
    電荷供給手段からの電荷を前記電荷蓄積手段へ導入ある
    いは遮断することによシ行なうようにした特許請求の範
    囲第1項に記載の電荷転送装置。
  3. (3)前記選択手段における電荷の転送の選択は、前記
    電荷供給手段と前記電荷蓄積手段との間に設けたスイッ
    チのオンあるいはオフによりて行なうようにした特許請
    求の範−8第1項に記載の電荷転送装置。
JP57053520A 1982-03-31 1982-03-31 電荷転送装置 Granted JPS58171858A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57053520A JPS58171858A (ja) 1982-03-31 1982-03-31 電荷転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57053520A JPS58171858A (ja) 1982-03-31 1982-03-31 電荷転送装置

Publications (2)

Publication Number Publication Date
JPS58171858A true JPS58171858A (ja) 1983-10-08
JPH0429226B2 JPH0429226B2 (ja) 1992-05-18

Family

ID=12945094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57053520A Granted JPS58171858A (ja) 1982-03-31 1982-03-31 電荷転送装置

Country Status (1)

Country Link
JP (1) JPS58171858A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52130264A (en) * 1976-04-23 1977-11-01 Thomson Csf Input stage for charge transfer element low pass filter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52130264A (en) * 1976-04-23 1977-11-01 Thomson Csf Input stage for charge transfer element low pass filter

Also Published As

Publication number Publication date
JPH0429226B2 (ja) 1992-05-18

Similar Documents

Publication Publication Date Title
EP0827153A3 (en) Method of writing data to a single transistor type ferroelectric memory cell
JP2609619B2 (ja) 半導体装置
FR2694449B1 (fr) Composant électronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant.
JPS58171858A (ja) 電荷転送装置
US4090095A (en) Charge coupled device with diode reset for floating gate output
JPH0548995B2 (ja)
JP2526566B2 (ja) メモリ装置
JP3216705B2 (ja) 半導体装置
JP2864553B2 (ja) Ccd遅延装置
JP2002246487A (ja) 半導体装置及び半導体演算装置
JPS63140574A (ja) 電荷結合素子
JPH10223776A (ja) 半導体記憶装置
JPS6235559A (ja) 半導体記憶装置
JPH02133967A (ja) 半導体装置
JPS5965470A (ja) 電荷結合素子の出力構造
JP2540784B2 (ja) Mos4象限マルチプライヤ
JPH0359892A (ja) 読出専用記憶装置
JP2723063B2 (ja) 電荷転送装置
KR810001711B1 (ko) 선형 전하 결합소자의 동작방법
JP2797382B2 (ja) 多チャンネルサンプルホールド回路
JPH083958B2 (ja) ダイナミツクramのセンスアンプのドライブ装置
JP3024276B2 (ja) 電荷転送素子
JPH0425181A (ja) 薄膜トランジスタメモリおよびその製造方法
JPS6376375A (ja) 電荷結合装置
JPH03179276A (ja) 電荷検出回路