JPS58169384A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、１回のメモリアクセスによって連続する複数
のメモリアドレスを同時にアクセスするデータ処理装置
に関し、特にアクセスされるべ龜メモリアドレスがメモ
リアクセス境界に瞳がる場曾であってもソフトウェア上
ではメモリアクセスが１圓で済まされるデータ処理装置
に関するものである。

従来より１回のメモリアクセスによって連続する複数の
メモリアドレスにデータｔ　ｆ！１時に格納せしめたり
、こ扛とは逆にその複数のメモリアドレスより同時にデ
ータｔＵｔみ出すデータ処ｍ装置が考えられて−るが、
ソフトウェア上関越の余地がある。というのは、従来に
あってはアクセスされるべ島メモリアドレスは一定アド
レス数毎に、例えば４アドレス毎に予め定められて埴る
ことから、メモリアクセス境界に跨がるメモリアドレス
をアクセスする場合にはソフトウェア上２回のメモリア
クセスが必要になるというものである。これ【より具体
的に説明すれば、例えばメモリアドレスがＯ〜３．４〜
７．８〜１１．・・・・・・と―り九＾合に４アドレス
毎にアクセスされるべ自メ峰リアドレスが区分されて―
る場合、メモリアドレス２〜４よりデータｔ−読み出そ
うとすれば、先ずメモリアドレス０〜３に対してアクセ
スを行ない引き続きメモリアドレス４〜７をアクセスす
る必要があるというわけである。こｎによりメモリアド
レス０〜７からデータが読み出されこれらデータより必
要なもののみを取り出すことになるものである。

しかしながら、メモリアクセス境界に跨がるメモリアド
レスをアクセスする場合、ソフト９エアに負担がかかる
ことは明らかである。従来にあっては命令実行部におけ
るマイク曹プログラムが２回目のメモリアクセスが必要
か否かｔ判定し、必要ならば２回目のメモリアクセスを
行って％／ｍ九が、これだとそのマイクロプログラムの
作成時にメモリアクセス境界を意識してマイクロプログ
ラムを作成しなけれ杖ならず煩瑣であるというものであ
る。

よって本発明の目的は、アクセスされるぺ龜メモリアド
レスがメモリアクセス境界に跨がる鳩會であってもソフ
トウェア上でのメモリアクセスが１回で済まされるデー
タ処理装置を供するにある。

仁の目的のため本発ｖＡは、ハードウェアにてアクセス
されるべきメモリアドレスがメモリアクセス境界に跨が
るか否かを判定し、跨がると判定された場合にはハード
ウェアによって引き続きメモリアクセスが実行されるよ
うになしたものである。

以下、本発明を第１図から５ｇ４図により説明する。

先ず第１図により本発明によるデータ処理装置の一例で
の構成につめて説明すれば、以下のようである。

即ち、主記憶装置３０１は主記憶制御ユニット３０２か
らの制御によって高速バッファメモリ３０：４．３０４
との間でアドレスバス３１Ｇおよびデータバス３１１ｔ
−介しデータの授受が可とされるようになって−る。ｔ
た、命令饋の先行読出は命令フエツチェニット３０５に
よって行われる。

命令フエツチェエット３０５より命令対応のアドレスが
高速バッフアメ毫す３０３に送出され、高速バッフ７メ
ーｅｖｓｏｓｔ介し命令の先行読出が行われるものであ
る。命令フエツチェニット３０５に取り込まれた命令は
オペレーション・コードおよびオペランドデスクリプタ
一単位で命奮解貌ユニット３０６に送出され解読される
が、解読されたアドレスモードに従ってオペランドの実
効アドレスが計算され、オペランドが先行フェッチされ
るようになっている。即ち、アドレス計算ユニット３０
７では命令解読ユニット３０６で解読されたアドレスモ
ードに従いオペランドの実効アドレスが計算され、計算
され大実効アドレスにｔとづ自オペランドフェッチユニ
ット３０８が高ａハｙファメモリ３０４に介しオペラン
ドを先行フェッチするようになって−るものである。信
号−３１２を介し実効アドレスを受けた高速バッツァメ
モリ３０４ではその実効アドレス対応のデータ保有して
いる場合には直ちに、ｉた、保有していない場合は主記
憶制御二二ツ）３０２を介し主記憶装置３０１にアクセ
スする仁とによってその実効アドレス対応のデータを読
み出し禽う、ｔｌ１号線３ｌ３１？Ｌオペランドフェッ
チユニット３０ｇに送出してｉるわけである。オペラン
ドフェッチユニット３０８に送出されたデータは命令実
行ユニット３０９に送出され、これによって命令が実行
されるものである。なお、オペランドフェッチユニット
３０８へのデータの読出゛（リード）は命令実行ユニッ
ト３０Ｇからのアドレス情報などによっても行われ、ま
九、データの書込（シイト）も読出と同様アドレス計算
ユニツ）　３０７、命令実行ユニット３（ｌからのアド
レス情報などによって行われる。これらのデータの読出
、書込については後述するところである。

以上のようにして各エニットが独立に動作することによ
ってパイプライン処理が可能となって−るわけであるが
、パイプライン処理を行ううえでデータ処理装置の構成
が図示のものに限定されないことは勿論である。

第２図はそのオペランド７エツチユニツトの構成を示し
九ものであるが、これによりデータの読出、書込につい
て説明すれば以下のようである。

即ち、先ずデータの続出より説明すれば、データの読出
は続出アドレスがアドレス計算ユニットで発生される場
合と命令実行ユニットで発生される場合とがある。

先ず前者の場合にはアドレス計算ユニットからのオペラ
ンドアドレス４５０はデータセレクタ４０２を介しメモ
リアドレスレジスタ４０４にセットされる。一方、これ
と同時にそのアドレス対応のメモリアドレス区分より如
何程のバイトデータをフェッチするのかを示す情報であ
るデータタイプ４５１がアドレス計算ユニットよりデー
タセレクタ４０１に介しデータタイプレジスタ４０３に
セットされるようになっている。更にアドレス計算ユニ
ットからの制御情報４５ｍはデコーダ４０Ｇによってデ
コードされるようにしてなる。

制御情報４５５は仁の場合リードモードを示しているこ
とから、そのデコード出力にもとづきリードアクセスフ
ラグ（凡ムＣ）用のフリップ７０ツブ４１３がセットさ
れ、これにより高速バッファメモリに対して続出起動が
かけられるようになっているわけである。

メモリアドレスレジスタ４０４、データタイプレジスタ
４０３よりそれぞｎオペランドアドレス（ＡＤＤ凡）、
データタイプ（ＤＡＴＡ　　ＴＹＰＥ）が高速バッファ
メモリに対して与えられている状態で続出起動ｔかけれ
ば、高速バッファメモリからは所定数、例えば４バイト
のデータが読出されるわけであるが、続出起動は必ずし
も１回で済まされるとは限らない。

この事情を第３＃Ａによって説明すれば、メモリ５０１
がそのメモリアドレスの下２ビットが＠ｏｏ”から＠１
１”ｔメそりアクセス単位としてアクセスされる場合、
２バイトのデータ５０２は同一メモリアクセス単位内の
ものであるから、１回の続出起動で済まされるというも
のである。

しかし、４バイトのデータ５０３は２つのメモリアクセ
ス単位に皿って存するから、読出起動は２目必要である
とめう−わけである。

続出起動が１回で済まされる場合、４バイトデータの続
出が完了した時点で高速バッファメモリよりアクセス終
了信号（ＡＥＮＤ）が出力されると同時に、４バイトデ
ータ（ＤＡＴＡ）もま九高速バッファメモリより出力さ
れることになる。このうちアクセス終了信号はデコーダ
４０９によってデコードされ、そのデコード出力によっ
てオペランドレディフラグ（ＯＲ）用の７リツプフロツ
プ４１１がセットされることから、こｎにより命令実行
ユニットはオペランドフェッチ完ｉ知れるものである。

なお、フリップフロップ４１１のセットと同時にフリッ
プフロップ１１３はリセットされる。一方、高速バッフ
ァメモリからの４バイトデータはオペランドバッファレ
ジスタ４０６に一部セットされた後、必要とされる全部
あるいは一部のバイトデータは命令実行ユニットに送出
されるようになっている。デコーダ４０５はオペランド
アドレスおよびデータタイプをデコードしているが、こ
のデコード出力によってデータアライナ４Ｇ７ｔ−制御
すれば、オペランドバッファレジスタ４０６にセットさ
れたバイトデータのうち、オペランドデータとして指定
され九バイトデータのみがオペランドバス下位側にシフ
トされ九状膳でオペランドバスを介し命令実行ユニット
に送出されるものである。

また、２回の続出起動が必要であると判定された場合に
は、１回目の続出起動に対するアクセス終了信号によっ
てメモリアドレスレジスタ４０４の内容は＋４更新され
、また、２回目の読出起動パが行われる旨を示すフラグ
（８ＭＡ）用の７リツプフロツプ４１４がセットされる
。但し、この時点ではまにフリップフロップ４１１はセ
ットされず、また７リツプフロツプ４１３ｔ！リセツト
されない、このような状態で２回目の続出起動が行われ
ると、２回、目の続出起動に対するアクセス終了信号が
得られることになるが、この時点で７リツプフロツプ４
１１ｔ−セットするとともに、フリップ７０ツブ４１４
．４１３ｔ−リセットするようにすればよいものである
。一方、オペランドバッファレジスタ４０６には２回の
読出起動により８バイトのデータがセットさｎることに
なるが、これらデータよりオペランドデータとして指定
されたもののみが命令実行部に送出されることは先の場
合に同様である。

次に続出アドレスが会合実行ユニットで発生される場合
について説明すれば以下のようである。

即ち、この場合にはアドレス計算ユニットからではなく
命令実行ユニットよりオペランドアドレス４５２、デー
タタイプ４５３および制御情報４５６が与えられること
を除けば、事情は全て先の場合に同様である。

さて、次にデータの書込について説明すれば、書込の場
合にもアドレス計算ユニットよりアドレスなどの情報が
与えられる場合とそれらの情報が命令実行ユニットより
与えられる場合とがある。

なお、書込データそのものは何れの場合であっても命令
実行ユニットより与えられる。

先ずアドレス計算ユニットよりオペランドアト十　　　
　　　　゛ レスなどの情報が与えられる場合について説明すれば、
オペランドアドレス４５０１データタイプ４５１はそれ
ぞれデータセレクタ４０２，４０１を介しメモリアドレ
スレジスタ４０４、データタイプレジスタ４０３にセッ
ト嘔れる。罠にアドレス計算ユニットからの制御情報４
５５はデコーダ４０９によってデコードされ、そのデコ
ード出力によってアドレス準備光子を示すフラグ（ＡＲ
）用のフリップフロップ４１５がセットされることカラ
、これ↓９命合夷行ユニットはアドレスの準備が完了し
たことを知れるものである。この後命令実行ユニットは
書込データ４５７をメモリライトレジスタ４０８にセッ
トし、★込である旨を示す制御情＠４５６に出力すると
ころとなる。この１１Ｑ＃情報４５６はデコーダ４０９
によってデコードされ、七のデコード出力によってライ
トアクセスフラグ（ＷＡＣ）用の７リツプフロツプ４１
２がセットされることにより、高速バッツァメモリに対
して書込起動がかけらｎるものである。なお、説明が遅
れ九が、続出の場合データタイプは特に１ 重Ｉ！なものではない、先頭メモリアドレスとメモリア
ドレス長とからなるデータタイプによって同一メモリア
クセス単位内におけるバイトデータを選択的に絖み出す
ことは可能であるが、これによって特に実効があるわけ
ではないからである。しかしながら、書込の場合には指
定されたメモリアドレスに指定された書込データを書き
込む必要があり、この書込制御をデータタイプによって
行うものである。

さて、書込起動によってデータの書込が行われるが、書
込の場合にも書込起動が１回で済まされる場合と２回必
喪な場合とがある。アクセスされルヘきメモリアドレス
が２つのメモリアクセス単位に亘る場合は２回舊込起動
ｔかける必要があるわけである。

先ず１回で済まされる場合について説明すれば、書込起
動に対しては高速バッファメモリよりアクセス終了信号
（ＡＥＮＤ）がアクセス終了時点で出力されるから、仁
れによってデコーダ４０９に−介しライトアクセス完了
フラグ（ＷＥ　）用のフリｙ　フ７　Ｅｌ　ｙプ４１０
ｔセットするとともに、フリッププロップ４１２をリセ
ットするものである。

フリップフロップ４１Ｇがセットされたことによって命
令実行ユニットはアクセスの終了を知れるわけである。

次に２１ｍで済まされる場合について説明すれば、１四
目の書込起動に対するアクセス終了信号によってデコー
ダ４０９を介しフリップフロップ４１４はセットされ、
また、メモリアドレスレジスタ４０４はカウントアツプ
信号４５４によって＋４カウントアツプされる。但し、
この時点ではフリップ７ｏツブ４１２はリセットされず
、また、フリップ７ａツブ４１（１セツトされない、し
たがって、この後のサイクルでメモリライトレジスタ４
０８における書込データを更新した状態で第２鴎目の書
込起動が行われるも′のである。との書込起動に対する
アクセス終了信号が得られ九時点で７リツプ７＠ツブ４
１２，４１４ｔリセツトする一方、フリッグ７ｖｓツブ
４１Ｇ１セットするものである。

アドレス計算ユニットよりアドレスなどの情報が与えら
れる場合は以上のようであるが、命令実行ユニットより
アドレスなどが与えられる場合も事情は同様となって−
る。この場合オベランドアドレス中データタイプ、制御
情報が命令実行工具ットよ炒与えられることは勿論であ
るが、ζＯ弛命令実行工二ットで書込を制御しているこ
とから、フリップフロップ４１Ｂの出力は譬に考慮され
ることはない。

最後にデコーダ４０９の一例での詳細な構成について第
４図により説明する。

これによるとデータタイプレジスタ４０３およびメモリ
アドレスレジスタ４０４からの出力はデコーダ４０９内
部において先ずデーーダ５００に入力され、デコーダ５
００によりアクセスが１回で済ｔされるか２回で済まさ
れるかが判定場れみようになってｉる。一方、制御情報
４ｓ５．４ｔ６６の何れか一方もセレクタ５Ｏ１ｔ−介
しデコーダ５（ＮＩＫよってリードモードであるかライ
トモードであるのかが判定されるようになって−る。

先ずリードモードである場合には１人力否定アントゲ−
）５０ｇ、オアグー）ＳＯ９を介してフリップフロップ
４１３がセット可能状態におかれ、この状態でａｌｌの
セラ）信号がフリップ７１１ツブ４１３に与えられるこ
とに↓９フリップフロップ４１３はセットされるように
なっている。フリップフロップ４１３は１回目のアクセ
ス終了信号か２回目のアクセス終了信号が得られた時点
でリセットされるが、何れの時点でリセットされるかは
アンドゲート５０７の出力状態によっている。即ち、２
１ＱＩのアクセスが必要な場合にはデコーダ５００の出
力によって１入力否定アンドゲート５０３を介しアンド
ゲート５０５が活性化され、１１目のアクセス終了信号
が得らｎた時点でフリップフロップ４１１，４１３，４
１４には１１２０セット信号が与えられる。これにより
アンドグー）ＳＯ５からはカウントアツプ信号４５４が
得られ、また、フリップフロップ４１４はセット状態に
おかれるものである。この場合アンドゲート５０７は条
件を満足するが、アンドゲート５０６は条件を満足しな
いか、ら、フリップフロップ４１３はそのままセット状
態におかれ、フリップフロップ４１１はりセット状態の
ままである。しかしながら、フリップフロップ４１４が
セット状態におかれるようになれば、アンドゲート５０
ｓは不活性化状態に、また、アントゲ−）８０＠はオア
ゲート５０４を介する７リツプフロツプ４１４０セツト
出力によって活性化されるようになる。Ｃのような状態
で２回目のアクセス終了信号が得られれば、アンドゲー
ト５０６では条件が満足されるが、アンドグー）５０５
，５０７では条件が満足場れなくなることから、第２の
セット信号によって７リツプフロツプ４１１はセット状
態におかれ、を九、フリップフロップ４１３，４１４は
ともにリセットされるところとなるものである。

次に１回のアクセスで済まされる場合について説明すれ
ば、この場合にはフリップ７■ツブ４１Ｂは先の場合と
同様にしてセット状態におかれるが、アンドゲート５０
５が活性化されることはな−。

即ち、カウントアツプ信号４５４は出力されず、また、
フリップフロップ４１４もセットされることはないもの
である。この場合にはアンドゲート５０６がデコーダ５
００からの出力によって初めから活性化されることから
、ｌ１ｍ＠ｏアクセス終了傷号が得られる時点において
アンドゲート５０６では条件が満足されるが、アンドゲ
ート５０７で条件は満足されず、したがって第２のセッ
ト信号によって７リツプフロツプ４１１，４１３はそれ
ぞれセット状態、リセット状態におかれるものである。

リードモードの場合は以上のようであるが、ライトモー
ドである場合にも事情は同様となってｉる。即ち、フリ
ップフロップ４１４はライトモード、リード毫−ドに共
用されており、フリップフロップ４１Ｇ、４１２＆１！
それぞれフリップフロップ４１１，４１３に対応する゛
ものとなっているからである。アンドゲート５１０，５
１２．り１３およびオアグー）！＄１４の機能につ−て
は明らかであるので％にこれ以上の説明は豐しないが、
次だ、ライトモードの場合にはアドレス準備完了を示す
フリップフロップ４１！Ｓが設けられて−ることは既述
したところである。フリップフロップ４１５はフリップ
フロップ４１２に先立って１入力否定アンドゲート５１
１によりセット可能状態にあるときにＩＩ３のセット信
号によってセットされるようになっているｔのである。

なお、フリップ７ｍ”プ４１１，４１０．４１５１！セ
ット状態におかれてから、適歯な時点でリセットされる
。

以上本発明をメモリアクセス単位が４バイトとして説明
したが、これに限定されることなく適用可能なものであ
る仁とは明らかである。

以上説明したように本発明は、ハードウェアにてアクセ
スされるべきメモリアドレスがメモリアクセス境界に跨
がるか否か、即ち、アクセスが１回で済まされるか２回
必要かｔ判定し、２回必要と判定された場合にはハード
ウェアによって引き続きメモリアクセスが実行されるよ
うにしたものである。したがって本発明による場合は、
アクセスされるべきメモリアドレスがメモリアクセス境
界に跨がり、２回メモリアクセスが必要な場合であって
もソフトウェア上でのメモリアクセス拡１回で済まされ
るとｉう効果がある。

【図面の簡単な説明】

第１図は、本発明によるデータ処ｍ装置の一例での概要
１１１１ｒｉｔｔ示す図、第２図は、その構成におけ本
オペランドフェッチユニットの詳細な構成を示す幽、第
・３図は、アクセスさｎるべきメモリアドレスとメモリ
アクセス境界との関係でメモリアクセスが１回で済まさ
ｎるか２回で済まされるかｔ説明するための図、第４図
は、第２図におけるｌｌｓとその周辺の一例での詳細な
構成を示す図である。 ４１２・・・ライト起動用フリップフロップ、４１３°
・・リード起動用フリップフロップ、５００・・・メモ
リアクセス回数判定量デコーダ、！Ｓ０２・・・リード
／ライト判定用デコーダ。 代理人　弁理士　秋本正実 ′： 第　１　回 ￥−１２日

Claims (1)

【特許請求の範囲】
1. １、Ｎ（Ｎｓ２以上の整数）アドレス毎に区分され九メ
   モリアドレスを、メモリアドレス区分の各々をアクセス
   単位として任意の先頭メモリアドレスよりＮ−１メモリ
   アドレス以内で連続してメモリアクセスするデータ処理
   装置において、ソフトウェアによるメモリアクセスの際
   得られるアクセスされるべき先頭メモリアドレスとメモ
   リアドレス長とから必要とされるメモリアクセス回数を
   判定するアクセス回数判定手段と、該手段からの判定結
   果にもとづき必要な場合にメ篭りに対するアドレスに１
   回目のメモリアクセス終了ＩＩにＮアドレス分更新する
   メモリアドレス更新手段と、上記アクセス回数判定手段
   からの判定結果にもとづ亀必要回数メモリに対してメモ
   リアクセスを実行するアクセス実行手段とを備えてなる
   構成ｔ％黴とするデータ処理装置。