JPS58169311A - フロツピ−デイスク制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明はフロッピーディスク用制御装置に係り、特にバ
イト制御回路を設けたフロッピーディスク制御装置に関
する。

（２）技術の背景 フロッピーディスク駆動装置（以下ＦＤＤと記す）から
の読み出し、あるいはＦＤＤへのデータの書き込み時に
従来ではフロッピーディスクの制御装置（以下ＦＤＣと
記す）に設けられたトラックレジスタおよびセクタレジ
スタに対してトランク位置およびセクタ位置を示すトラ
ック番号およびセクタ番号を指示し、上記ＦＤＤ内のフ
ロッピーディスクへの書き込みあるいは読み出しが行わ
れていた。すな−わちセクタ単位でデータの読み出しあ
るいは書き込みが行われるためセクタ内に必要なデータ
が少ないときでも１セクタを構成する１２８バイト、あ
るいは２５６バイト（通常のフロッピーディスクは単密
度で１セクタは１２８バイト、倍密度で２５６バイトで
ある。）の書き込みあるいは読み出しを行った後に計算
機とのデータ授受を断つために本来なくてもよい時間、
計算機等を利用することになり大幅なロスタイムがあっ
た。

（３）従来技術−問題点 第１図および第２図は従来のＦＤＣの系統図およびフロ
ッピーディスクのトラックとセクタを説明するための平
面図である。

一般にフロッピーディスク１には第２図に示す如く複数
のトラック２　ａｒ　　２　ｂ＋　　２　ｃ、　　・・
・２ｎを有し、上記複数のトランク内に一つのトラック
を複数に分割するセクタ３　Ｍ、　　３　ｂ、　　３　
Ｃ。

・・・３ｎを有乙、１セクタ内には単密度型のフロッピ
ーディスクでは１２８バイトのデータが、倍密度型フロ
ッピーデータでは２５６バイトのデータが書き込まれる
ように構成されている。

上述の如きフロッピーディスク１は第１図に示ｔＦＤＤ
６に装着され、トランク上の所定のセクタにヘッドを移
動させてデータの読み出しあるいは書き込みを行うよう
になされている。

ＦＤＣ５にはトラックレジスタ、セクタレジスタ、コマ
ンドレジスタ等を有し、マイクロプロセッサ４（以下Ｍ
ＰＵ４と記す）によって制御され、たとえばＦＤＤ６の
セフ多肉のデータ読み取りあるいは書き込み用のコマン
ド４ａをＦＤＣ５に与えることでＦＤＤ６に対し読み取
りあるいは書き込み５ａ指示が行われ、フロッピーディ
スクセクタの所定位置にヘッドが移動して、読み取りあ
るいは書き込みがなされ、これらデータはシリアルデー
タ６ａとしてＦＤＣ５に与えられると該ＦＤＣ５では上
記シリアルデータを、たとえば１バイトの並列データに
変換しデー、タリクエスト（以下ＤＲＱと記す）をＭＰ
Ｕ４に渡すことでＭＰＵ４はＦＤＣ５のレジスタ内のデ
ータを読み出すことができる。

上記構成でたとえば第２図のセクタ３ｂを読み出すとす
ると、該フロッピーディスクのセクタに書き込まれてい
る必要なデータが１２８バイトだけであるとしても残り
の１２８バイト（倍密度フロッピーディスクとする）の
データをすべて読み出してＤＲＱを２５６回ＭＰＵ４に
行ったのちに読み出しの完了を示すインタラップトリク
エスト（以下ＩＲＱと記す）が与えられて読み出しが完
了するようになされる。

このため本来の読み出しをしなくても良い時間ＭＰＵ４
を利用するためＩＲＱが出るまでのロス時間が大きく、
このようなロス時間をなくすことが要望されていた。

（４）発明の目的 本発明は上記従来の欠点に鑑み、ＦＤＣ５にバイト制御
回路を設けて、必要バイト数の読み出し。

書き込み後、直ちにＩＲＱを出し、ＭＰＵ４との授受を
断ってロス時間を減少させたフロッピーディスクコント
ローラを提供することを目的とするものである。

（５）発明の構成 本発明の特徴とするところは、バイト制御回路を設け１
セクタ内のデータに対して指定されたバイト数＃＃の読
み出しあるいは書き込みを行ってなるフロッピーディス
ク制御装置にある。

（６）発明の実施例 以下、本発明の一実施例を第３図および第４図Ｔ８）、
　（ｂ）によって説明する。

第３図は本発明のフロッピーディスク用制御装置のシス
テム構成を示す図であり、第４図（ａ）、　（ｂ）は第
１図中のバイト制御回路の具体的な回路例である。

第３図において、第１図と同一の部分には同一符号を付
す。符号７はアドレスバス、８は出力データパス、９は
入力データパス、１０は読み出し。

書き込み信号の与えられる端子を示し、ＦＤＣ５内には
セクタレジスタ、データレジスタ、トランクレジスタ、
コマンドレジスタを有し、ＦＤＣ５からはＩＲＱおよび
ＤＲＱ信号が、出力される。

バイト制御回路１１にはバイト制御レジスタおよびバイ
ト数をカウントするダウンカウンタ等の計数手段を有し
、上記したＤＲＱ信号が制御線１２を介してバイト制御
回路１１に与えられる。

該バイト制御回路１１のカウントが終了すると該バイト
制御回路よりＩＲＱＩが出力されてドツトオアを構成す
るゲート回路１３を開いてＭＰＵ４へＩ　ＲＱ２を出力
するためＭＰＵ４はＦＤＣ５より切り離される。

なお、１４は後述するフロッピーディスクのセクタに何
バイトかのデータが既に書き込まれた値をメモリするた
めのバッファである。

上述の構成による動作をＭＰＵ４によってＦＤＤ６のフ
ロッピーディスクの所定のトラックを読み出す場合につ
いて説明すると、ＭＰＵ４よりアドレスバス７を介して
ＦＤＣ５内のトラックレジスタ、セレクタレジスタに読
み出すデータが何番目のトランクの何番目のセレクタで
あるかを指定する。これは第１図の場合と同様である。

次に指定されたフロッピーディスク内の読み出すべきセ
レクタ内から読み出すべきバイト数を第３図および第４
図（ａ）に示すバイト制御回路１１の出力データバス８
よりのデータＤＥｏ、ＤＥ　ｒ・・・ＤＥａ、ＤＥ　７
をバイト制御レジスタに与え、アドレスバス７より該バ
イト制御回路内のバイト制御レジスタ（第４図（ａ）の
本発明の場合はダウンカウンタ１５）を指定する。この
指定方法はＭＰＵ４より出力されるたとえば１６進コー
ド中に特定のコードが表れたとき第４図（ａ）に示す端
子１６にゲート信号が与えられると共に端子１０より読
み出しまたは書き込み用のパルスが「Ｈ」　（読み出し
）、ｒＬＪ（書き込み）の２値数で与えられて、ナンド
回路１８に加えられる。前述のｒＨＪはハイレベルをｒ
ＬＪはローレベルをそれぞれ意味する。

ナンド回路１８の入力端子１６．１０にアドレスバスよ
りの指定信号と読み出し信号が与えられると入力は共に
ｒＨＪとなリナンド回路１８の出力はｒＬＪとなるとダ
ウンカウンタ１５のセント端子Ｓ１．Ｓ２にｒＬＪの信
号が与えられ、ＭＰＵ４から端子　２０に与えられるク
ロックパルスに同期したたとえば８ピツ□トの指定バイ
ト数データＤＥ　ｏ、ＤＥ　＋　・・・ＤＥｔがダウン
カウンタ１５にセットされる。

次にＭＰＵ４とアドレスバス７を通じてＦＤＣ５内のコ
マンドレジスタを指定し、読み出しコマンドをコマンド
レジスタに書き込み終了するとＭＰＵ４とＦＤＣ５は切
り離されて、ＦＤＣ５とＦＤＤ６のデータの受渡しが行
われる。

その結果、ＦＤＤＢ内のフロッピーディスクよりデータ
が読み出されてシリアルデータ５ａとしてＦＤＣ５内の
データレジスタにメモリされる。

この際シリアルデータは１バイトの並列データとなされ
、該並列データが組み立てられるとＤＲＱ信号がＦＤＣ
５から出力され、ＦＤＣ５とＭＰＵ４は接続され、該Ｄ
ＲＱ信号はＭＰＵ４に与えられて所定時間内に読み取ら
れＤＲＱ信号は「オフ」となる。

上記ＤＲＱ信号はライン１２を通して第４図（１）に示
す負論理ノア回路２１の入力端子１２ａに与えられてい
る。負論理ノア回路２１の他の入力端子１２はナンド回
路１８の出力が与えられている。

なお負論理ノア回路、・２１はナンド回路１８とその論
理は同じである。該ナンド回路１８のゲート信号はＤＲ
Ｑ出力時は端子１６に加えられずｒＬＪ状態であるので
ナントゲート回路１８の出力はｒＨＪ状態となり、負論
理ノア回路２１の入力端子にはｒＨＪとＤＲＱ信号の「
Ｌ」の入力が与えられ出力はｒＨＪとなる。この出力は
一方の入力にクロックパルスが与えられるナンド回路２
２の他の入力に与えられるのでｒ）ＩＪ　　ｒＨＪとな
ってダウンカウンタ１５のクロック端子ＣＮＴ　Ｉ。

ＣＮＴ２に端子１２ａよりのクロックパルスが１パルス
だけ与えられて、該ダウンカウンタ１５は先に指定され
たバイト数より１だけ減算された値が出力される。

このような動作が繰り返されＭＰＵ４で指定されたバイ
ト数だけ読み出されるとダウンカウンタ１５の出力端子
の８バイトのデータＤｏ、Ｄ＋。

・・・Ｄ　＠　＋　Ｄ　１はすべて「Ｌ」が出力されナ
ンド回路群２３ａ、２３ｂ、　　・・・２３ｈの一方の
入力端子に各々加えられると共に第４図（ｂ）に示す負
論理ナンド回路２４にも８バイトのデータＤｏ。

Ｄ　＋　＋　　・・・Ｄｓ、Ｄｔが与えられすべてのデ
ータがｒＬＪになったとき出力にはｒＨＪの信号が出力
されてナンド回路２５の一方の入力に加えられ、他方の
入力にはＦＤＣ５より・のＩＲＱパルスが与えられる。

なお、前述の負論理ナンド回路はノア回路とその論理は
同じである。ナンド回路２５の出力からはＩＲＱＩの信
号、すなわち指定バイト数が終了したことをＭＰＵ４に
出力することでＭＰＵ４はアンド回路１９の入力端子１
７と書き込み信号端子１０に、読み出し信号ｒＨＪとゲ
ート信号ｒＨＪを与えると、アンドが成立してその信号
がナンド回路群２３ａ、・・・２３ｈの他の入力に加え
られているためＭＰＵ４は上記ナンド回路群２３ａ、・
・・２３ｈの８ビツト出力データＤ＋　０．　ＤＩ　１
・・・ＤＩａ、ＤＩ　？を読み取り、すべての値が零に
なっていることを検知し、指定バイト数の読み取りが終
了したことを知る。

この状態、すなわち指定バイト数の読み出しが終了して
もＭＰＵ４はＦＤＣ５からは１セクタの読み出しが終了
するまで切り離されないため、指定バイト数の読み出し
が終了したならばＭＰＵ４はＦＤＣ５のコマンドレジス
タにホースインタラブトコマンドを書き込みリードコマ
ンドの強制終了を行う、ホースインタラブドコマンドが
終了したならばＦＤＣ５はＩＲＱ２を出力するのでＭＰ
Ｕ４はＩ　ＲＱ２信号を受は取り、割り込み処理を行っ
てフロッピーディスクの読み取り動作を完了する。かく
すれば必要バイト数の読み出し終了後に直ちにＦＤＣ５
とＭＰＵ４を切り離すことができる。なお、上記実施例
では読み出しの場合を説明したがフロッピーディスクへ
の書き込みには端子１０へ加える信号を書き込み信号と
するだけで他の動作は読み出しの場合と同様であるので
その説明は省略する。

次にフロッピーディスクの１セクタ内に何バイトかのデ
ータが書き込まれている場合にさらに追加書き込みを行
う場合を説明する。まずバイト制御回路１１に既に書き
込まれている何バイトかのデータの値を設定し、ＦＤＤ
６より読み出しを行ってバッファ１４に１セクタ内に既
に書き込まれているバイト数のデータが沓き込まれる。

ゆえに追加書き込みを行うデータは読み出された最終デ
ータの次のアドレスからバッファ１４に書き込み、みす
るデータのバイト数の和がバイト制御回路ｌｌ内のバイ
ト制御レジスタに書き込まれ、バッファ１４のデータが
ＦＤＣ５のデータレジスタに移されてフロッピーディス
クへの書き込みがなされるので何バイトかのデータが１
セクタ内に書き込まれたものでも連続的にデータの書き
込みを行うことができる （７）発明の効果 以上、詳細に説明したように、本発明のフロッピーディ
スク用制御装置によれば従来のように１セクタ単位でＦ
ＤＣ５とＭＰＵ４の切り離しを行っていたものがデータ
のバイト単位で読み出し。

書き込みを終了してＦＤＣ５とＭＰＵ４の切り離しを行
うことができるのでＭＰＵ４を有効に利用できてロス時
間を大幅に減少させることができる効果を有するもので
ある。

【図面の簡単な説明】

第１図は従来のフロンピーディスク用制御装置の系統図
、第２図はフロッピーディスクの信号データ記録状態を
説明するための平面図、第３図は本発明のフロッピーデ
ィスク用制御装置の系統図、第４図（ａ）、　（ｂ）は
第３図のバイト制御回路の回路図である。 １・・・フロッピーディスク、　４・・・マイクロプロ
セッサ、　５・・・フロッピーディスク用制御装置、　
６・・・フロッピーディスク用駆動装置、　１１・・・
バイト制御回路、　１４・・・バッファ、　　１５・・
・バイト制御レジスタ（ダウンカウンタ）。 特許出願人　　富士通株式会社 第１品 褐２図

Claims (1)

【特許請求の範囲】
1. 外部よりの読み出しあるいは書き込みが可能なバイト制
   御レジスタと該バイト制御レジスタに指定されたバイト
   数を計数する針数手段を具備するバイト制御回路を設け
   、１セクタ内のデータに対して指定されたバイト数婦材
   の読み出しあるいは書き込みを行うことを特徴とするフ
   ロッピーディスク制御装置。