JPS5816811B2 - アナログ・デイジタル変換装置 - Google Patents

Description

【発明の詳細な説明】 この発明は電圧周波数変換器を用いアナログ信号をディ
ジタル値に変換してコンピュータに入力するためのアナ
ログ・ディジタル変換装置に関するものである。

一般に電圧周波数変換器を用いたアナログ・ディジタル
変換装置は第１図のようになっており、アナログ信号を
発生する装置１の出力電圧の大きさに比例し？＝周波数
のパルスが電圧周波数変換器２より出力されてカウンタ
３により一定時間例えば１秒間カウントされる。

この値すなわち１秒間のアナログ値の積算値すなわち平
均値をディジタル値に変換したものが入力ゲート回路４
を介してコンピュータの内部メモリ５に読み込まれる。

この読み込みが行われている間カウンタはゲート回路で
止められている。

その後瞬時にカウンタ３はリセットされ再び一定時間後
のデータがコンピュータに読み込まれると云う動作がく
り返される。

このようにして一定時間毎にアナログ信号がディジタル
値に変換されてコンピュータの内部メモリ５に読み込ま
れる。

この構成でデータの必要分解能を０．００１％とすると
２進数で１７ビツト分のカウンタが必要となる。

また１回のデータの読み込みの都度最大１カウントの量
子化誤差が生じる。

したがって数回のデータを積算することによって精度を
上げようとするとその誤差も積算されてしまう欠点があ
った。

又１７ビツトのカウンタの計数を８ビツト入力のコンピ
ュータで読み込もうとすると８ビツトずつ３回に分けて
読み込まなければならないので厄介である。

そこで、ハードウェアを簡略化するために第１図の構成
でカウンタを８ビツトにして、２．５ｍｓ毎にコンピュ
ータの内部メモリに読み込みこれを４００回分コンピュ
ータ内で積算させることにより１秒間分のディジタルデ
ータを得る方式を先ず考えると、この場合２．５ｍｓ毎
にカウンタにリセットをかけるので、１回の読み込みの
都度中じる最大１カウントの量子化誤差は４００回の積
算により拡大されて非常に大きくなってしまう欠点があ
る。

本発明は以上にかんがみ、カウンタを８ビツトのものに
してハードウェアを簡略化すると共に、カウンタにリセ
ットをかけずに一定時間（例えば２．５ｍ５）毎にその
ときのカウンタの計数値をコンピュータに読み込み、コ
ンピュータで１回毎に読み込んだデータとの差を計算し
てこの差の値を必要回数（例えば４００回）積算するこ
とにより量子化誤差最小のデータを得ようとするもので
ある。

すなわち、データの読み込み毎にカウンタにリセットを
かけないので量子化誤差が積算されない。

つまり何回分積算しても、すなわち積算時間が１秒でも
１０秒でも積算結果に対して常に１ビツトの量子化誤差
しか生じない。

この場合カウントの値が８ビツト以上になると当然オー
バーフローするが、これは無視して良い。

それは８ビツト演算のコンピュータで引き算をすると必
ず前の値との差が求まるからである。

たゾし、この場合毎回のその回毎のデータのカウント値
は８ビツトを超えないようにしておく必要がある。

すなわちそうなるようにコンピュータの読み込みの時間
間隔を設定しておく必要があるつ 次に本発明実施例について説明する。

第２図に本発明の一実施例を示す。

この図において、１はアナログ信号を出力する装置、２
は電圧周波数変換装置、３は８ビツトカウンク、４は入
力ゲート回路、５はコンピュータである。

アナログ信号は電圧周波数変換器２で入力電圧の大きさ
に比例した周波数のパルスに変換されカウンタ３で計数
される。

コンピュータはこの値を入力ゲート回路４を介して一定
時間この例では２．５ｍｓ毎にコンピュータ内のメモリ
に読み込む。

コンピュータの内部には読み込んだばかりの最新データ
のメモリの他に１回前のデータを転移して記憶しておく
メモリがあり、コンピュータはこの１回前のデータと今
読み込んだデータとの差を算出し、これが２．５ｍｓ毎
の新しいデータ（２，５ｍｓ毎のアナログ・ディジクル
変換値）となり、別のメモリでこの２．５ｍｓ毎のデー
タを４００回積算すると１秒間のディジタル値が得られ
る。

この場合カウンタは全くリセットされないので２．５ｍ
ｓ毎の量子化誤差は積算されない。

以上のようにカウンタのビット数が要求されるアナログ
・ディジタル変換の分解能に対し従来例よりも減少され
、それにともなって入力ゲート回路が簡単になり、さら
にカウンタにリセットをかけないのでそのための量子化
誤差が生じないアナログ・ディジクル変換装置が可能と
なる。

以上の実施例においては、コンピュータがデータを読み
込んでいる間に電圧周波数変換器の出力パルスがカウン
タに入って読み込み中のデータが変化してしまう可能性
がある。

これを防ぐために第２図の実施例を変更した実施例を第
３図に示す。

又第３図の各部の波形を第４図に示す。

第３図において６はいわゆるラッチ回路であり、コンピ
ュータ５から送られるラッチ信号第４図すの信号がハイ
レベルの時にはラッチ回路６の出力Ｃの信号（第４図Ｃ
）は入力信号ａ（第４図ａ）の値そのものであり、ｂの
信号がローレベルになるとその瞬間の入力信号ａの値が
保持されるようになっている。

コンピュータのデータの読み込みが第４図すの負パルス
（ローレベルの期間）の時間に行われるようにしてあり
ラッチ回路６がなければこの読み込み途中のｔのタイミ
ングで読み込みデータの値が変化してしまうが、ラッチ
回路６によりデータ信号ａは第４図Ｃのようにデータの
読み込みが終るまでデータ信号ａの極性が変化するのを
防ぐことができるのでカウンタ３の値は変化せず、従っ
てコンピュータのデータ読み込み中にこの値が変化する
のを防ぐことができる。

もちろん、読み込みが終了すると信号ａの読み込み中に
変化した部分がラッチ回路６の出力Ｃに現れ、このカウ
ント値は次のデータとして積算されるのでカウントがぬ
けることは起らず、量子化誤差は積算されない。

以上詳述したように、本発明によればディジタル化にお
いて要求される分解能に対し従来例に比し、カウンタの
ビット数が少くしかもコンピュータへの読み込みが簡単
であるためハードウェアが簡単になり、しかも量子化誤
差が最小のデータを得ることができその効果は犬である
。

【図面の簡単な説明】

図面第１図は従来装置の構成図、第２図は本発明実施例
装置の構成図、第３図は実施例装置の変形図、第４図は
第３図の動作を説明するための各部信号の波形図である
。

Claims (1)

【特許請求の範囲】
1. １ ディジタル化すべき入力電圧に応じて周波数が変る
   電圧周波数変換器と、この電圧周波数変換器の出力パル
   スを計数するｌビットのカウンタと一定時間Ｔ毎に上記
   カウンタの計数を読込み、前回読込んだ上記カウンタの
   計数出力との差を算出する動作を一定回数繰返し、上記
   差の値を積算してディジタル化出力とする演算装置とよ
   りなり、ディジタル化すべき入力電圧の最大値において
   上記電圧周波数変換器から出力される最大周波数のパル
   ス信号を上記カウンタがＴ時間計数したときの計数値の
   ビット数ｍｏがｍｏ≦ｌであるように上記時間Ｔを設定
   したことを特徴とするアナログ・ディジタル変換装置。