JPS58166692A - 自動点減器 - Google Patents
自動点減器Info
- Publication number
- JPS58166692A JPS58166692A JP57050606A JP5060682A JPS58166692A JP S58166692 A JPS58166692 A JP S58166692A JP 57050606 A JP57050606 A JP 57050606A JP 5060682 A JP5060682 A JP 5060682A JP S58166692 A JPS58166692 A JP S58166692A
- Authority
- JP
- Japan
- Prior art keywords
- triac
- gate
- load
- thyristor
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、光導電セルにより周囲照度を検出して負荷へ
の電源を0N−OFFする自動点滅器に関するものであ
る。
の電源を0N−OFFする自動点滅器に関するものであ
る。
従来、この種の自動点滅器においては種々の@路が採用
されているが、1s1図と纂2図とに基いて従来の二つ
の例を説明する。
されているが、1s1図と纂2図とに基いて従来の二つ
の例を説明する。
まず、第1図に示すものについて説明する。電源(1)
に対してトライアック(2)とランプ等の負荷(3)と
が接続され、前記トライアック(2)のTI−0間には
光導電セルとなるCdS (4)とコンデンサ(5)と
トリガー素子となるダイアック(6)とが並列に接続さ
れ、このダイアック(6)の片方O1mAと前記トライ
アック(2)のTIとの関には抵抗(7)が接続されて
いる。
に対してトライアック(2)とランプ等の負荷(3)と
が接続され、前記トライアック(2)のTI−0間には
光導電セルとなるCdS (4)とコンデンサ(5)と
トリガー素子となるダイアック(6)とが並列に接続さ
れ、このダイアック(6)の片方O1mAと前記トライ
アック(2)のTIとの関には抵抗(7)が接続されて
いる。
このような構成において、電源(1)K所定の電圧を印
加するとトライアック(2)のTiTs間に負荷(3)
を介して電源電圧が発生する。一方、TI −Tmには
CdS (4)と抵抗(7)とが接続されておp、A点
の電圧VムはCd8 (4)と抵抗(7)とで分割した
値となる。1+、A点からはダイアック(6)を介して
トライアック(2)のゲートへ接続されているため、V
ムがダイアック(6)のブレークオーバ電圧を越えると
ダイアック(6)は導通してトライアック(2)にトリ
ガ電流が流れる。
加するとトライアック(2)のTiTs間に負荷(3)
を介して電源電圧が発生する。一方、TI −Tmには
CdS (4)と抵抗(7)とが接続されておp、A点
の電圧VムはCd8 (4)と抵抗(7)とで分割した
値となる。1+、A点からはダイアック(6)を介して
トライアック(2)のゲートへ接続されているため、V
ムがダイアック(6)のブレークオーバ電圧を越えると
ダイアック(6)は導通してトライアック(2)にトリ
ガ電流が流れる。
いま、周囲光が暗くなっていくと仮定すると、CdS
(4)の抵抗値は大きくなり、Vムも比例して大きくな
る。Vムがトリガー電圧に達するとダイアック(6)が
導通し、このとき、コンデンサ(5)に蓄えられていえ
電荷が放電され、トライアック(2)をONする。
(4)の抵抗値は大きくなり、Vムも比例して大きくな
る。Vムがトリガー電圧に達するとダイアック(6)が
導通し、このとき、コンデンサ(5)に蓄えられていえ
電荷が放電され、トライアック(2)をONする。
このトライアック(2)がONすると、TI −TI間
の電圧ははは零になシ、次の半サイクルが始まるまでこ
の状態を維持する。
の電圧ははは零になシ、次の半サイクルが始まるまでこ
の状態を維持する。
次の半サイクルも同様にトライアック(2)がOFFか
ら始tn、vムがトリガー電圧を越えるとダイアック(
6)がONL、その結果、コンデンサ(5)に充電され
た電荷を放電してトライアック(2)をONする。
ら始tn、vムがトリガー電圧を越えるとダイアック(
6)がONL、その結果、コンデンサ(5)に充電され
た電荷を放電してトライアック(2)をONする。
逆に周囲照度が明るくなると、Cd8(4)の抵抗値は
小さくなり、vムはゲート電圧を越えるまでにはならず
、トライブック(2)はOFF (D 11である。
小さくなり、vムはゲート電圧を越えるまでにはならず
、トライブック(2)はOFF (D 11である。
このような従来の回路においては、負荷(3)がインダ
クタンス分の大きいとき、すなわち、力率の低いもので
あるとき、トライアック(2)が側している時間、すな
わち、コンデンサ(5)からの放電によりトリガー電流
が流れている時間内にトライアック(2)のメイン電流
が位相遅れのためトライアック(2)の0Nt−維持す
る保持電流値Kmで達しない場合が生じる。したがって
、一度σしかけたトライブック(2)は再びOFF t
、てしまい、再度トライブック(2)の両端に電圧が印
加され、これにより、コンデンサ(5)を再び充電し、
これがトリガ電圧を越え九ときトライブック(2) 1
べ射する。この動作を半サイクル内に何回か繰り返すが
、インダクタンス分の大きいときにはトライブック(2
)tliONすることができないと云う欠点を有してい
る。
クタンス分の大きいとき、すなわち、力率の低いもので
あるとき、トライアック(2)が側している時間、すな
わち、コンデンサ(5)からの放電によりトリガー電流
が流れている時間内にトライアック(2)のメイン電流
が位相遅れのためトライアック(2)の0Nt−維持す
る保持電流値Kmで達しない場合が生じる。したがって
、一度σしかけたトライブック(2)は再びOFF t
、てしまい、再度トライブック(2)の両端に電圧が印
加され、これにより、コンデンサ(5)を再び充電し、
これがトリガ電圧を越え九ときトライブック(2) 1
べ射する。この動作を半サイクル内に何回か繰り返すが
、インダクタンス分の大きいときにはトライブック(2
)tliONすることができないと云う欠点を有してい
る。
つき゛に、#12図に示すものは、Cd8 (4)とR
1なる抵抗(8)との分圧がトライアツタ(9)のグー
)K印加され、このトライブック(9)はkなる抵抗(
8=)と直列接続されてトライアック(2)のゲートに
接続されている。したがって、周囲が暗くなるとCd5
(4)の抵抗値が大きくなり、トリガー用のトライアッ
ク(9)がONする。これがONすると、メイントライ
アック(2)のゲート電流が流れ、それがONする0周
囲が明るくなるとトライアック(9)はONできず、メ
インのトライアック(2)もOFF Oままである。
1なる抵抗(8)との分圧がトライアツタ(9)のグー
)K印加され、このトライブック(9)はkなる抵抗(
8=)と直列接続されてトライアック(2)のゲートに
接続されている。したがって、周囲が暗くなるとCd5
(4)の抵抗値が大きくなり、トリガー用のトライアッ
ク(9)がONする。これがONすると、メイントライ
アック(2)のゲート電流が流れ、それがONする0周
囲が明るくなるとトライアック(9)はONできず、メ
インのトライアック(2)もOFF Oままである。
この回路では、負荷(3)のインダクタンスが大きくて
も、トリガトライアック(9)はONを維持しているの
で電流の位相遅れがあってもトライアック(2)はON
できる。しかしながら、トライアック(2)のトリガ電
流は通常20mA以上必要とするので、トリガ電流によ
る損失が大きな値となる。たとえば、100V回路では
トリガ回路の損失PLOss x 10oVx2omA
+gg請が側時に消費されることになる。これは消費電
力を少なくする目的で自動点滅器を半導体化する目的に
反することになる。
も、トリガトライアック(9)はONを維持しているの
で電流の位相遅れがあってもトライアック(2)はON
できる。しかしながら、トライアック(2)のトリガ電
流は通常20mA以上必要とするので、トリガ電流によ
る損失が大きな値となる。たとえば、100V回路では
トリガ回路の損失PLOss x 10oVx2omA
+gg請が側時に消費されることになる。これは消費電
力を少なくする目的で自動点滅器を半導体化する目的に
反することになる。
本発明は、このような点に俺みなされたもので、負荷へ
の通電制御が確実かつ安定して行なわれ、かつ、消費電
力も少なくてよい自動点滅器を得ることを目的とする。
の通電制御が確実かつ安定して行なわれ、かつ、消費電
力も少なくてよい自動点滅器を得ることを目的とする。
本発明は、光導電セルによる外部照度の検出信号をサイ
リスタのゲー)K与えてその0N−OFFt行なわせ、
これにより、全波整流回路を介してトライアックのゲー
トに制御電圧を印加するようにしているので、負荷のイ
ンダクタンスが大きくても安定した側杖IIlを継続さ
せ、かつ、いったんトライアックが側するとそのゲート
電流はきわめて小さくて一消費電力が小さいように構成
したものである。
リスタのゲー)K与えてその0N−OFFt行なわせ、
これにより、全波整流回路を介してトライアックのゲー
トに制御電圧を印加するようにしているので、負荷のイ
ンダクタンスが大きくても安定した側杖IIlを継続さ
せ、かつ、いったんトライアックが側するとそのゲート
電流はきわめて小さくて一消費電力が小さいように構成
したものである。
本発明の第一の実施例を籐3図ないし第6図に基いて説
明する。11ず、第8#AK示すものは基本回路である
。まず、電源叫に対してトライアックabと負荷(6)
とが接続され、このトライアックα論のG −Tm間に
は光電変換回路(至)とスイッチ素子11c14との並
列回路がRなる抵抗(至)と直列に接続されている。
明する。11ず、第8#AK示すものは基本回路である
。まず、電源叫に対してトライアックabと負荷(6)
とが接続され、このトライアックα論のG −Tm間に
は光電変換回路(至)とスイッチ素子11c14との並
列回路がRなる抵抗(至)と直列に接続されている。
しかして、光電変換回路(2)は周囲照度が規定照度以
下になったときスイッチ素子部C14tOHさせるON
信号を出すものであるが、との光電変換回路(至)はト
ライアックα9のG −Tm間より電源を供給されてい
る丸め、前述のON信号は交流電源の各サイクルにおい
てトライアック(2)がONするまで持続し、トライア
ックatJがlするとG −Tm間の電圧がほとんどな
くなることを利用して光電変換回路(至)自体とトライ
アック(ト)のゲートとの消費電力を低くしている。す
なわち、第4図に示すものは、トライアックα論の0N
−OFF時のTm−0間の電圧t−11したもので、O
Nになつ九場合、トライアックα論がONするまでの少
しの時間(トリガ時間)のみ電圧が印加される。この回
路方式では、トライアックα論がONするまでゲート電
流は流れ続けるため、電流の位相遅れがある場合でも確
実にONできるものである。
下になったときスイッチ素子部C14tOHさせるON
信号を出すものであるが、との光電変換回路(至)はト
ライアックα9のG −Tm間より電源を供給されてい
る丸め、前述のON信号は交流電源の各サイクルにおい
てトライアック(2)がONするまで持続し、トライア
ックatJがlするとG −Tm間の電圧がほとんどな
くなることを利用して光電変換回路(至)自体とトライ
アック(ト)のゲートとの消費電力を低くしている。す
なわち、第4図に示すものは、トライアックα論の0N
−OFF時のTm−0間の電圧t−11したもので、O
Nになつ九場合、トライアックα論がONするまでの少
しの時間(トリガ時間)のみ電圧が印加される。この回
路方式では、トライアックα論がONするまでゲート電
流は流れ続けるため、電流の位相遅れがある場合でも確
実にONできるものである。
つぎに、第6図に示すものは、第3図に示す基本回路を
具体化したものである。すなわち、光電変換回路(至)
はスイッチ素子部α◆としてのサイリス−(2)を會む
もので、電源を一方向にするために金波整流回路αηが
トライアックα力のG −Ts関KRaなる抵抗(至)
と直列に接続されている。この全波整流回路(ロ)の+
極側には前記サイリスタ(ト)のアノードが接続され、
−極側にはカソードが接続されている。しかして、前記
サイリスタ(ロ)のムーG間にはRmなる抵抗(至)が
接続され、G−に間には光導電セルとなるCd5(至)
が接続されている。tた、負荷(6)と並列に抵抗Rs
Kよるインピーダンス素子−が接続されている。
具体化したものである。すなわち、光電変換回路(至)
はスイッチ素子部α◆としてのサイリス−(2)を會む
もので、電源を一方向にするために金波整流回路αηが
トライアックα力のG −Ts関KRaなる抵抗(至)
と直列に接続されている。この全波整流回路(ロ)の+
極側には前記サイリスタ(ト)のアノードが接続され、
−極側にはカソードが接続されている。しかして、前記
サイリスタ(ロ)のムーG間にはRmなる抵抗(至)が
接続され、G−に間には光導電セルとなるCd5(至)
が接続されている。tた、負荷(6)と並列に抵抗Rs
Kよるインピーダンス素子−が接続されている。
しかして、サイリスタ(2)のゲート電圧VoはそのA
−に間電圧Vム−x t &なる抵抗(2)とROなる
Cd5(2)とで分割し九ものである。すなわち、 Rρ VG m vム−EX□・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・(1)
& + R。
−に間電圧Vム−x t &なる抵抗(2)とROなる
Cd5(2)とで分割し九ものである。すなわち、 Rρ VG m vム−EX□・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・(1)
& + R。
ここで、周囲照度が暗くな9、ROが上昇すると、やが
てサイリスタ(ロ)のゲートターンオン電圧に達し、サ
イリスタ(2)をONする。このサイリスタ(2)がO
Nすると、抵抗(至)→全波整流回路aη→サイリスタ
(至)→全波整流回路(ロ)→トライアックα論のゲー
トの順に電流が流れ、トライアックα1を側させる。
てサイリスタ(ロ)のゲートターンオン電圧に達し、サ
イリスタ(2)をONする。このサイリスタ(2)がO
Nすると、抵抗(至)→全波整流回路aη→サイリスタ
(至)→全波整流回路(ロ)→トライアックα論のゲー
トの順に電流が流れ、トライアックα1を側させる。
このようにしてトライアックα廓が側すゐと、Ts−T
m間は順方向電圧降下分のみであるから、通常はIVi
lll &である。したがって、電流制限抵抗&(至)
の働きにより、トライアックαわ復水した後には光電変
換回路(LIKはとんど電流は流れず、電力消費も少な
い。
m間は順方向電圧降下分のみであるから、通常はIVi
lll &である。したがって、電流制限抵抗&(至)
の働きにより、トライアックαわ復水した後には光電変
換回路(LIKはとんど電流は流れず、電力消費も少な
い。
しかして、周囲照度が明るい場合には、vGはターンオ
ン電圧オで達せず、サイリスタα・はOFFのt壕であ
る。
ン電圧オで達せず、サイリスタα・はOFFのt壕であ
る。
また、負荷(6)として、けい光ランプ等の放電管1a
用すると、放電開始電圧は一般的に50−100Vと高
いため、電源を印加してもこの電圧以上にならなければ
回路は導通状態にならず、トライアックc11 OTs
−0間の電圧も第6図−に示すように休止期間の存する
ものとなる。したがって、負荷■が電球とけい光灯と云
うように違う場合には照度が変ってしまうと云う問題が
ある。そこで、インピーダンス素子(ホ)はこの対策と
して挿入されたものである。すなわち、サイリスタα時
がOFF時のトライアックα■のTs−0間のインピー
ダンスが高いことに着目してZ、、−G>R,になるよ
うにインビー、胃 ダンス素子(ホ)の値を選択すると点線で示すように休
止期間はなくな9、負荷Q埠の性質の相異による照度規
定値の差は生じない。
用すると、放電開始電圧は一般的に50−100Vと高
いため、電源を印加してもこの電圧以上にならなければ
回路は導通状態にならず、トライアックc11 OTs
−0間の電圧も第6図−に示すように休止期間の存する
ものとなる。したがって、負荷■が電球とけい光灯と云
うように違う場合には照度が変ってしまうと云う問題が
ある。そこで、インピーダンス素子(ホ)はこの対策と
して挿入されたものである。すなわち、サイリスタα時
がOFF時のトライアックα■のTs−0間のインピー
ダンスが高いことに着目してZ、、−G>R,になるよ
うにインビー、胃 ダンス素子(ホ)の値を選択すると点線で示すように休
止期間はなくな9、負荷Q埠の性質の相異による照度規
定値の差は生じない。
また、電源(ト)が100Vの場合、インピーダンス素
子−はSownQ度でよく、・消費電力はo、gwであ
り、負荷(2)の電力に比べ無視できる。
子−はSownQ度でよく、・消費電力はo、gwであ
り、負荷(2)の電力に比べ無視できる。
本発明の纂二〇與施例を第7図に基いて説明する0本実
施例はサイリスタ(2)OA−に間に&なる電流制限用
の抵抗(2)と定電圧回路となるツェナーダイオード(
2)とt接続し、これらO抵抗(2)とツェナーダイオ
ード(2)との接続中点にR1なる抵抗■とCdS Q
lとを接続したものである。したがって、電源(7)の
電圧が変動してもサイリスタ(ロ)に対する制御電圧は
一定値のものが基準になり、電源電圧変動の影響をなく
している。
施例はサイリスタ(2)OA−に間に&なる電流制限用
の抵抗(2)と定電圧回路となるツェナーダイオード(
2)とt接続し、これらO抵抗(2)とツェナーダイオ
ード(2)との接続中点にR1なる抵抗■とCdS Q
lとを接続したものである。したがって、電源(7)の
電圧が変動してもサイリスタ(ロ)に対する制御電圧は
一定値のものが基準になり、電源電圧変動の影響をなく
している。
つぎに、本発明の第三の実施例を1m8図に基いて説明
する0本実施例はヒステリシス回路(至)を設けたもの
である。すなわち、Cd8CLIと並列KRIなるヒス
テリシス回路−とスイッチング素子となるトランジスタ
(2)とを接続し、このトランジスタ1111 (ハ)のベースにRマ、R・なる抵抗g4@を接続する
とともにこれらの接続中点にCなるコンデンサーとR・
なる抵抗−とを接続したものである。
する0本実施例はヒステリシス回路(至)を設けたもの
である。すなわち、Cd8CLIと並列KRIなるヒス
テリシス回路−とスイッチング素子となるトランジスタ
(2)とを接続し、このトランジスタ1111 (ハ)のベースにRマ、R・なる抵抗g4@を接続する
とともにこれらの接続中点にCなるコンデンサーとR・
なる抵抗−とを接続したものである。
前述の規定照度値は、周囲が暗くなって負荷(6)を点
灯させる照度(点灯照度)と周囲が明るくなって負荷(
6)を消灯する照度の二つがあり、通常は〔点灯値く消
灯値〕に設定してヒステリシス特性をもたせている。
灯させる照度(点灯照度)と周囲が明るくなって負荷(
6)を消灯する照度の二つがあり、通常は〔点灯値く消
灯値〕に設定してヒステリシス特性をもたせている。
いま、サイリスタ(2)がOFFであるとすれば、暗く
なる方向であって負荷(6)が点灯していない状態であ
るが、このと自にはサイリスタα・のA−に間電圧をコ
ンデンサ(至)で平滑し、トランジスタ(ハ)をONさ
せている。そのため、ヒステリシス抵抗−がCd8(至
)と並列接続され九ことにな9、見かけ上、Cd8(2
)の抵抗値ROは低くなっている。この丸め、トランジ
スタ四がなければ点灯する照度では壕だ点灯せず、もつ
と暗い照度になって点灯する。
なる方向であって負荷(6)が点灯していない状態であ
るが、このと自にはサイリスタα・のA−に間電圧をコ
ンデンサ(至)で平滑し、トランジスタ(ハ)をONさ
せている。そのため、ヒステリシス抵抗−がCd8(至
)と並列接続され九ことにな9、見かけ上、Cd8(2
)の抵抗値ROは低くなっている。この丸め、トランジ
スタ四がなければ点灯する照度では壕だ点灯せず、もつ
と暗い照度になって点灯する。
一方、サイリスタ(至)がONするとそのA−に間は電
圧がなくなり、トランジスタ(ハ)はOFFする。し九
がって、明るくなっていった場合には規定照度で消灯す
る。
圧がなくなり、トランジスタ(ハ)はOFFする。し九
がって、明るくなっていった場合には規定照度で消灯す
る。
ついで、第9図に基いて本発明の第四の実施例を説明す
る0本実施例はサイリスタαeのG−に関にCd5(6
)と直列に温度補償素子となるダイオード■を直列接続
したものである。い壕、温度が上昇したとすれば、サイ
リスタ(2)のゲート感度は高くなるが、ダイオード(
ト)の順方向電圧(VDF)が下がるのでゲート電流を
減少させ、それを補償する。
る0本実施例はサイリスタαeのG−に関にCd5(6
)と直列に温度補償素子となるダイオード■を直列接続
したものである。い壕、温度が上昇したとすれば、サイ
リスタ(2)のゲート感度は高くなるが、ダイオード(
ト)の順方向電圧(VDF)が下がるのでゲート電流を
減少させ、それを補償する。
なお、第10図に示すものは変形例で、抵抗(至)とC
dS C1lとの接続中点からサイリスタ(至)のゲー
トの間に温度補償素子としての抵抗eカを挿入しえもの
である。し九がって、温度に対応してこの抵抗e車が抵
抗値を変えてゲート電流の制御を行なう結果、サイリス
タ(2)のゲート感度が変ってもそれを補償する。
dS C1lとの接続中点からサイリスタ(至)のゲー
トの間に温度補償素子としての抵抗eカを挿入しえもの
である。し九がって、温度に対応してこの抵抗e車が抵
抗値を変えてゲート電流の制御を行なう結果、サイリス
タ(2)のゲート感度が変ってもそれを補償する。
本発明は、上述のようにトライアックのゲートと負荷側
とO関に全波整流回路を接続し、この全波整流回路Kn
導電セルで0N−OFFが制御されるサイリスタを接続
したので、トライアックが側時の消費電力がきわめて小
さく、また、負荷のインダクタンスが大きくてもトライ
アックがαするまでゲート電流は流れ続ける丸め、確実
にONさせることができ、また、負荷側にインピーダン
ス素子を接続することにより、負荷がどのようなもので
あってもトライアックの08時における通電休止期間が
生じることがなく、サイリスタのゲート側に定電圧回路
を挿入することにより、電源電圧が変動しても一定の動
作を行なわせることができ、光導電セルと直列または並
列にヒステリシス抵抗とスイッチング素子とよシなるヒ
ステリシス回路を接続することにより点灯時の照度を消
灯時の照度よりも低くすることができ、これにより、必
要とするヒステリシス特性を簡単に得ることができ、ま
た、サイリスタのゲートに温度補償素子管接続すること
により温度により変化するサイリスタのゲート感度を補
償することができる等の効果を有するものである。
とO関に全波整流回路を接続し、この全波整流回路Kn
導電セルで0N−OFFが制御されるサイリスタを接続
したので、トライアックが側時の消費電力がきわめて小
さく、また、負荷のインダクタンスが大きくてもトライ
アックがαするまでゲート電流は流れ続ける丸め、確実
にONさせることができ、また、負荷側にインピーダン
ス素子を接続することにより、負荷がどのようなもので
あってもトライアックの08時における通電休止期間が
生じることがなく、サイリスタのゲート側に定電圧回路
を挿入することにより、電源電圧が変動しても一定の動
作を行なわせることができ、光導電セルと直列または並
列にヒステリシス抵抗とスイッチング素子とよシなるヒ
ステリシス回路を接続することにより点灯時の照度を消
灯時の照度よりも低くすることができ、これにより、必
要とするヒステリシス特性を簡単に得ることができ、ま
た、サイリスタのゲートに温度補償素子管接続すること
により温度により変化するサイリスタのゲート感度を補
償することができる等の効果を有するものである。
第1図および第2図は従来例を示す回路図、第3図は本
発明の第一の実施例を示す回路図、184図はその波形
図、第5図は具体例を示す回路図、第6図は波形図、第
7図は本発明の第二の実施例を示す回路図、第8図は本
発明の第三の実施例を示す回路図、第9図は本発明の第
四の実施例を示す回路図、@10図はその、変形例の回
路図である。 11・・・トライアック%12・・・負荷、16・・・
サイリスタ、17・・・全波整流回路、19・・・Cd
S (光導電セル)、20・・・インピーダンス素子、
22・・・ツェナーダイオード(定電圧回路)、23・
・・ヒステリシス回路、24・・・ヒステリシス抵抗、
2ト・・トランジスタ(スイッチング素子)、30・・
・ダイオード(温度補償素子)、31・・・抵抗(温度
補償素子) 出 願 人 東京電気株式会社 曇もq 図 1」 」へ−70い J」
発明の第一の実施例を示す回路図、184図はその波形
図、第5図は具体例を示す回路図、第6図は波形図、第
7図は本発明の第二の実施例を示す回路図、第8図は本
発明の第三の実施例を示す回路図、第9図は本発明の第
四の実施例を示す回路図、@10図はその、変形例の回
路図である。 11・・・トライアック%12・・・負荷、16・・・
サイリスタ、17・・・全波整流回路、19・・・Cd
S (光導電セル)、20・・・インピーダンス素子、
22・・・ツェナーダイオード(定電圧回路)、23・
・・ヒステリシス回路、24・・・ヒステリシス抵抗、
2ト・・トランジスタ(スイッチング素子)、30・・
・ダイオード(温度補償素子)、31・・・抵抗(温度
補償素子) 出 願 人 東京電気株式会社 曇もq 図 1」 」へ−70い J」
Claims (1)
- 【特許請求の範囲】 1トライアックと負荷とを直列に接続し、周囲照度に応
じて前記トライアックの0N−OFFを制御する光導電
セルを有して前記負荷の点灯および消灯を行なわせるよ
うにしたものにおいて、前記トチイアツクのゲートと負
荷側との間Km続され九金波整流回路とこの金波整流回
路のプラス側にアノ・−ドが接続されマイナス側にカソ
ードが接続されたサイリスタとを設け、このサイリスタ
のアノード・ゲート間に抵抗を接続するとともにそのゲ
ート・カソード間に前記光導電セルを接続したことを4
1111とする自動点滅器。 3 トライアックと負荷とを直列に接続し、周1111
11mK応じて前記トライアック−の0N−OFFを制
御す為光導電セルを有して前記負荷の点灯および消灯を
行なわせるようKしたものにおいて、前記トライブック
のゲートと負荷側との間に接続された金波1uuii賂
とこの全波am回路のプラス側にアノードが接続されマ
イナス側にカソードが接続されたサイリスタとを設け、
このすイリス−のアノード・ゲート間に抵抗を接続する
とともKそのゲート・カソード間に前記光導電セルを接
続し、前記負荷と並列にインピーダンス素子を接続し九
ことを特徴とする自動点滅器。 3 トライアックと負荷とを直列KI!続し、周囲照度
に応じて前記トライアツタC)QN−OFFを制御する
光導電セルを有して前記負荷の点灯および消灯を行なわ
せるようKしえもOにおいて、前記トライアックのゲー
トと負荷側と0間に接続され九全波整流回路とこの金波
整流回路のプラス側にアノードが接続されマイナス側に
カソードが接続され九サイリスクとを設け、このサイリ
スIのアノード・ゲート間に抵抗を接続するとともにそ
のゲート・カソード間に前記光導電セルをIaIIL、
前記サイリスIOゲート儒に定電圧回路なw!続し良こ
とを特徴とする自動点滅器。 4 トライアックと負荷とを直列KI[[L、周囲照度
に応じて前記トライアツタ0QN−OFI+’を制御す
る光導電セルを有して前記負荷の点灯および徊灯を行な
わせるようKLiものにおいて、前記トライアックのゲ
ートと負荷側との間に接続された金波整流回路とこの全
波整流回路のプラス側にアノードが接続されマイナス側
にカソードが接続され九ナイリスタとを設け、このサイ
リスタのアノード・ゲート間に抵抗を接続するとともに
そのゲート・カソード間に前記光導電セルを接続し、こ
の光導電セルと直列または並列にヒステリシス抵抗とス
イッチング素子とよりなるヒステリシス回路を接続した
ことを特徴とする自動点滅器。 S トライブックと負荷とを直列に接続し、周囲照度に
応じて前記トチイアツクの0N−OFF t−制御する
光導電セルを有して前記負荷の点灯および消灯を行なわ
せるようKしたものにおいて、前記トライアックのゲー
トと負荷側との間に接続された金波整流回路とこの全波
整流回路のプラス側にアノードが接続されマイナス側に
カソードが接続され九サイリスタとを設け、このサイリ
スタのアノード・ゲート間に抵抗を接続するとともにそ
のゲート・カソード間に前記光導電セルを接続し、この
光導゛電セ゛ルと直列または前記サイリスタのゲートに
温度補償素子を接続したことを4I徴とする自動点滅器
・。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57050606A JPS58166692A (ja) | 1982-03-29 | 1982-03-29 | 自動点減器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57050606A JPS58166692A (ja) | 1982-03-29 | 1982-03-29 | 自動点減器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58166692A true JPS58166692A (ja) | 1983-10-01 |
Family
ID=12863621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57050606A Pending JPS58166692A (ja) | 1982-03-29 | 1982-03-29 | 自動点減器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58166692A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55141091A (en) * | 1979-04-19 | 1980-11-04 | Matsushita Electric Works Ltd | Photoelectric automatic flasher |
JPS5615596B2 (ja) * | 1976-05-27 | 1981-04-10 | ||
JPS5615598B2 (ja) * | 1976-12-24 | 1981-04-10 | ||
JPS5638992B2 (ja) * | 1975-06-02 | 1981-09-10 |
-
1982
- 1982-03-29 JP JP57050606A patent/JPS58166692A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5638992B2 (ja) * | 1975-06-02 | 1981-09-10 | ||
JPS5615596B2 (ja) * | 1976-05-27 | 1981-04-10 | ||
JPS5615598B2 (ja) * | 1976-12-24 | 1981-04-10 | ||
JPS55141091A (en) * | 1979-04-19 | 1980-11-04 | Matsushita Electric Works Ltd | Photoelectric automatic flasher |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4275335A (en) | Constant light intensity electronic flash device | |
US6051935A (en) | Circuit arrangement for controlling luminous flux produced by a light source | |
US4256995A (en) | Electronic pre-emission flash device | |
US5894200A (en) | Two terminal method of and apparatus for improving electrical and light producing efficiency in low voltage direct current incandescent lamp intensity control | |
JPS58166692A (ja) | 自動点減器 | |
US6252786B1 (en) | Electric power control method and circuit with controlled fadeout of power consumption | |
GB2049329A (en) | Electrical load control system | |
KR890007023Y1 (ko) | 무접점 광전식 자동 점멸기 | |
KR890003627Y1 (ko) | 광전식 자동 점멸기 | |
JPS6156902B2 (ja) | ||
JP4635037B2 (ja) | 電子式自動点滅器 | |
JPH08264285A (ja) | 点灯装置 | |
JPS5829593B2 (ja) | 光電式自動点滅器 | |
JPH0644078Y2 (ja) | 調光装置のled点灯回路 | |
JPS58166693A (ja) | 自動点減器 | |
KR860001005Y1 (ko) | 광전식 자동 점멸기 | |
JPH0338841Y2 (ja) | ||
JPH0258860B2 (ja) | ||
JPS60220322A (ja) | ストロボ装置 | |
US5142431A (en) | Output stage for an ac voltage switch | |
JPS598318Y2 (ja) | 自動点滅装置 | |
KR960010711B1 (ko) | 형광등 밸러스트 제어회로 | |
KR960004105Y1 (ko) | 광전식 자동점멸장치 | |
JPS6330160Y2 (ja) | ||
GB2178253A (en) | Surge-current preventing circuit |