JPS58165078A - 時刻計数処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子式時計を内蔵した処理装置において、処理
装置の負荷変動が時刻の誤差に影響を与えない時刻計数
処理装置に関するものである。

従来のこの種装置は第１図に示す如く、発振器１１と分
周器１２、ラッチ１３、処理装置１６から構成されてお
り、発振器１１の出力を分周器１２で分周した基本パル
ス１７をラッチ１３で記憶し、計数信号１４として処理
装置１６へ出力し、処理装置１６では時刻を計数すると
共にラッチリセット信号１５を出力する。こうした構成
であるため処理装置１６に一時的な負荷の増大が発生す
ると、ラッチ１３の内容を読み取るまでに分周器１２か
ら次の出力が送出されて基本パルスを読み飛ばす恐れが
あった。したがって高精度の発振器を用いても処理装置
の負荷変動により時刻の遅れが不規則に増大して行く欠
点があった。

本発明は基本パルスの出力に分周器を接続し、この出力
パルスを記憶し補正信号として出力し、処理装置が計数
信号を検出すると同時に補正信号を読み取り、この補正
信号がセット状態の時のみ処理装置の内部の時刻計数の
遅れ分を計数することにより、処理装置の負荷の一時的
な増大による基本パルスの読み飛ばしを救済し、補正信
号の周期以内に時刻の遅れを収めることができる時刻計
数装置を提供するものである。

次に本発明の一実施例について第２図を参照して説明す
る。

発振器２１の出力は＃１分周器２２に入力され、ここで
分周した基本パルス３１を発生し、＃１ラッチ２３で記
憶し計数信号２６として出力する。

又、基本パルス３１は＃２分周器２４で分周し、＃２ラ
ッチ２５で記憶し補正信号２７として出力する。

処理装置３０では計数信号２６を検出すると、補正信号
２７を読み取り、ラッチリセット信号２８を出力して＃
１ラッチ２２及び＃２ラッチ２４をリセットする。処理
装置３０では先に読み取った補正信号２７がセット状態
であれば、内部の時刻計数値との差を求めその差の値ま
で計数を繰り返し、補正信号２７がリセット状態であれ
ば、１度のみ時刻計数を行う。

又、処理装置３０では時刻修正等により時刻をセットし
た時にはリセット信号２９を出力し、＃１分周器２２及
び＃２分周器２４をリセットすると共に、ラッチリセッ
ト信号２８を出力し、＃１ラッチ２３及び＃２ラッチ２
５をリセットすることにより、処理装置３０の時刻修正
と同期して計数信号２６を発生することができる。

以上説明した様に本発明は処理装置３０の一時的な負荷
の増大による計数信号２６の読み飛ばしを補正信号２７
により定期的に補正することにより、常に時刻の遅れを
補正信号２７の周期以内に収めることができる。

【図面の簡単な説明】

第１図は従来装置の一例を示す図、第２図は本発明の一
実施例を示す図である。 図において、１１および２１・・・・・・発振器、１２
、２２および２４・・・・・・分周器、１３、２３およ
び２５・・・・・・ラッチ、１４および２６・・・・・
・計数信号、１５および２８・・・・・・ラッチリセッ
ト信号、１６および３０・・・・・・処理装置、１７お
よび３１・・・・・・基本パルス、２７・・・・・・補
正信号、２９・・・・・・分周器リセット信号である。 ｖｔ−２＠

Claims (1)

【特許請求の範囲】
1. 発振器の出力から時刻計数用の基本パルスを分周する第
   １の分周器と、前記基本パルスを記憶し計数信号を出力
   する第１のラッチと、前記基本パルスを分周する第２の
   分周器と、この第２の分周器の出力を記憶し補正信号を
   出力する第２のラッチと、前記計数信号及び補正信号を
   入力として時刻を計数する処理装置とを備え、この処理
   装置から前記第１のラッチ及び第２のラッチをリセット
   するラッチリセット信号と前記第１の分周器及び第２の
   分周器をリセットする分周器リセット信号を送出するこ
   とを特徴とする時刻計数処理方式。