JPS5816373B2 - コベツセンタクヨビダシジユシンキ - Google Patents
コベツセンタクヨビダシジユシンキInfo
- Publication number
- JPS5816373B2 JPS5816373B2 JP50102728A JP10272875A JPS5816373B2 JP S5816373 B2 JPS5816373 B2 JP S5816373B2 JP 50102728 A JP50102728 A JP 50102728A JP 10272875 A JP10272875 A JP 10272875A JP S5816373 B2 JPS5816373 B2 JP S5816373B2
- Authority
- JP
- Japan
- Prior art keywords
- section
- register
- message
- reset
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W84/00—Network topologies
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】
本発明は個別選択呼出受信機、特にメツセージ(呼出内
容)可視表示機能を備えた個別選択呼出受信機に関する
。
容)可視表示機能を備えた個別選択呼出受信機に関する
。
従来、個別選択呼出受信機は発音表示を用いたものがほ
とんどであって、メツセージを、文字・数字・図形等で
表わすような、いわゆるメツセージ可視表示機能を備え
たものは、現在のところ製品化されていないが、種々の
検討がなされてきている。
とんどであって、メツセージを、文字・数字・図形等で
表わすような、いわゆるメツセージ可視表示機能を備え
たものは、現在のところ製品化されていないが、種々の
検討がなされてきている。
第1図は、本発明による、タイマ部を備えた一実施例の
ブロック図である。
ブロック図である。
以下第1図に従って説明すると、ANTはアンテナ、1
は受信部、2は波形整形部、3はクロック発生部、4は
レジスタ、5は判別部、6Fi発音表示回路部、SPは
スピーカ、7はメツセージ用レジスタ、8は可視表示回
路部、9は表示素子、10はレジスタ・リセット発生部
、11は表示制御部であり、以上によって構成される部
分が、従来考えられた一実施例であって、さらに12の
タイマ部を備えだのが本発明の実施例である。
は受信部、2は波形整形部、3はクロック発生部、4は
レジスタ、5は判別部、6Fi発音表示回路部、SPは
スピーカ、7はメツセージ用レジスタ、8は可視表示回
路部、9は表示素子、10はレジスタ・リセット発生部
、11は表示制御部であり、以上によって構成される部
分が、従来考えられた一実施例であって、さらに12の
タイマ部を備えだのが本発明の実施例である。
いま、呼出があった時、アンテナANTにより受信し、
受信部1により増幅・検波し、フィルタ、シュミット回
路等から成る波形整形部2によりパルス信号がとり出さ
れる。
受信部1により増幅・検波し、フィルタ、シュミット回
路等から成る波形整形部2によりパルス信号がとり出さ
れる。
前記パルス信号はレジスタ4に送られるとともに、レジ
スタ4のクロックを作り出すクロック発生部3に同期を
かけるようになっている。
スタ4のクロックを作り出すクロック発生部3に同期を
かけるようになっている。
レジスタ4の出力の一部は判別部5に入力され呼出番号
と自己番号の判別がされて、一致すると前記判別部5よ
り出力が得られ、発音表示回路部6を始動させ、スピー
カSPにより発音報知されると同時にメツセージ用レジ
スタγのメモリ用のクロック・パルスを送るようになっ
ている。
と自己番号の判別がされて、一致すると前記判別部5よ
り出力が得られ、発音表示回路部6を始動させ、スピー
カSPにより発音報知されると同時にメツセージ用レジ
スタγのメモリ用のクロック・パルスを送るようになっ
ている。
ところで前記レジスタ4の出力のいくつかは、メツセー
ジ用レジスタ1に並列に接続され、前記判別部5の出力
を用いてメツセージを同時に記憶する。
ジ用レジスタ1に並列に接続され、前記判別部5の出力
を用いてメツセージを同時に記憶する。
記憶されたメツセージは可視表示回路部8に送られるが
、たとえば表示素子9としてLED等の消費電力の大き
なものを使用した場合に、前記可視表示回路部8は通常
動作が停止しているように構成され、メツセージ内容を
表示させよ□うとする時だけ表示制御部11の操作によ
り動作が始まり、可視表示される。
、たとえば表示素子9としてLED等の消費電力の大き
なものを使用した場合に、前記可視表示回路部8は通常
動作が停止しているように構成され、メツセージ内容を
表示させよ□うとする時だけ表示制御部11の操作によ
り動作が始まり、可視表示される。
また前記表示制御部11は発音表示回路部6のリセット
出力発生も兼ねるように構成されている。
出力発生も兼ねるように構成されている。
そして、メツセージを被呼出者が見終った場合に、たと
えばスイッチ機構等から成るレジスタ・リセット発生部
10を操作して、メツセージ用レジスタ7をリセットし
次の呼出に備えるようになっている。
えばスイッチ機構等から成るレジスタ・リセット発生部
10を操作して、メツセージ用レジスタ7をリセットし
次の呼出に備えるようになっている。
ところで、以上述べてきた従来考えられた方法では、メ
ツセージを見終ってから、つまシメッセージを可視表示
する必要がなくなってから、メツセージ用レジスタ7を
リセットしなくてはならないために、表示制御部11用
のスイッチとレジスタ・リセット発生部10のスイッチ
を別々に設ける必要があり、そのため、操作は2ケのス
イッチを操作するために、めんどうになるし、さらに大
きな問題として、呼出があった時、レジスタ・リセット
発生部10を先に操作してしまうと、メツセージ用レジ
スタ7がリセットされてしまい、表示制御部11を操作
して、メツセージを見ようとしても、既に消去されてい
るため、見ることが出来ない、といういくつかの欠点が
あった。
ツセージを見終ってから、つまシメッセージを可視表示
する必要がなくなってから、メツセージ用レジスタ7を
リセットしなくてはならないために、表示制御部11用
のスイッチとレジスタ・リセット発生部10のスイッチ
を別々に設ける必要があり、そのため、操作は2ケのス
イッチを操作するために、めんどうになるし、さらに大
きな問題として、呼出があった時、レジスタ・リセット
発生部10を先に操作してしまうと、メツセージ用レジ
スタ7がリセットされてしまい、表示制御部11を操作
して、メツセージを見ようとしても、既に消去されてい
るため、見ることが出来ない、といういくつかの欠点が
あった。
そこで、本発明は、タイマ部12を付属することによっ
て、前記欠点をなくしたもので、第1図により説明する
と、表示制御部11の操作による出力により、可視表示
回路部8、発音表示回路部6を制御すると同時に、タイ
マ部12を始動させるように構成し、さらに前記タイマ
部12の出力を利用して、レジスタ・リセット発生部1
0よりメツセージ用レジスタ7をリセットする信号を送
出させるように構成したものである。
て、前記欠点をなくしたもので、第1図により説明する
と、表示制御部11の操作による出力により、可視表示
回路部8、発音表示回路部6を制御すると同時に、タイ
マ部12を始動させるように構成し、さらに前記タイマ
部12の出力を利用して、レジスタ・リセット発生部1
0よりメツセージ用レジスタ7をリセットする信号を送
出させるように構成したものである。
第2図は本発明の一実施例における主要部の具体的構成
を示すもので、以下図面に従って詳しく説明すると、N
AND回路21,22と抵抗R8により成る回路は周知
の簡単なフリップ・フロップF、F、を構成し、発音表
示回路部6の一部となっている。
を示すもので、以下図面に従って詳しく説明すると、N
AND回路21,22と抵抗R8により成る回路は周知
の簡単なフリップ・フロップF、F、を構成し、発音表
示回路部6の一部となっている。
SWはスイッチで、前記クリップ・フロップF、Flの
リセットとなっている。
リセットとなっている。
また前記スイッチSWの接続点には、インバータ回路2
3と可視表示回路部8の制御入力端が接続されている。
3と可視表示回路部8の制御入力端が接続されている。
そして前記インバータ回路23はNOR回路24、イン
バータ回路25、抵抗R1、コンデンサC1により構成
される周知のモノステープル・マルチバイブレータによ
り成るタイマ部12へ接続され、タイマ部12の出力は
インバータ26.27,28、抗抗R2、コンデンサC
2より構成されるレジスタ・リセット発生部10に入力
し、前記メツセージ用レジスタ1のリセット信号を発生
させる。
バータ回路25、抵抗R1、コンデンサC1により構成
される周知のモノステープル・マルチバイブレータによ
り成るタイマ部12へ接続され、タイマ部12の出力は
インバータ26.27,28、抗抗R2、コンデンサC
2より構成されるレジスタ・リセット発生部10に入力
し、前記メツセージ用レジスタ1のリセット信号を発生
させる。
一方、判別部5のもう一方の出力は、インバータ回路2
9.30を介し、抵抗R3、コンデンサC3により成る
微分回路、インバータ回路31を介して、前記メツセー
ジ用レジスタ7のクロック入力端に接続される。
9.30を介し、抵抗R3、コンデンサC3により成る
微分回路、インバータ回路31を介して、前記メツセー
ジ用レジスタ7のクロック入力端に接続される。
さて動作であるが、いま、呼出番号と自己番号が一致し
たとすると、判別部5よりたとえばローレベルに下がる
出力が得られる。
たとすると、判別部5よりたとえばローレベルに下がる
出力が得られる。
そのためフリップ・フロップF、Flは反転し、発音表
示回路部6は動作を始めると同時に、インバータ回路2
930を通過した前記判別部5の出力は抵抗R3、コン
デンサC3よりなる微分回路で微分される、従ってイン
バータ回路31の出力は、インバータ回路30の出力の
ステップダウン時に細い正のパ;ルスが得られる。
示回路部6は動作を始めると同時に、インバータ回路2
930を通過した前記判別部5の出力は抵抗R3、コン
デンサC3よりなる微分回路で微分される、従ってイン
バータ回路31の出力は、インバータ回路30の出力の
ステップダウン時に細い正のパ;ルスが得られる。
これにより、レジスタ4の出力はメツセージ用レジスタ
Tに同時に記憶される。
Tに同時に記憶される。
次に被呼出者は、スイッチSWを閉じると、クリップ・
フロップF、Flがリセットされ発音表示回路部6は動
作停止し、発音報知が停止する。
フロップF、Flがリセットされ発音表示回路部6は動
作停止し、発音報知が停止する。
またスイッチSWを閉じた時のみ可視表示回路部8が動
作して、メツセージ用レジスタ1に記憶された内容を表
示する。
作して、メツセージ用レジスタ1に記憶された内容を表
示する。
ところでタイマ部12はスイッチSWが閉じられた時、
インバータ回路23の出力はバイレベルとなるから、コ
ンデンサC1は放電し、ナして抵抗R1を通して電源V
DDより充電が始まる、このために抵抗R1とコンデン
サC1の値によυ定められる時定数の間のみ、タイマ部
12は動作し、バイレベルとなる出力が得られるのであ
るが、この出力をインバータ回路26.27を介して、
抵抗R2、コンデンサC2よシ成る微分回路で微分し、
インバータ回路28に接続することによって、前記タイ
マ部12の動作が後ろ時に、レジスタ・リセット発生部
10より、リセット出力が得られ、メツセージ用レジス
タγをリセットして、次の呼出に備えるようになってい
る。
インバータ回路23の出力はバイレベルとなるから、コ
ンデンサC1は放電し、ナして抵抗R1を通して電源V
DDより充電が始まる、このために抵抗R1とコンデン
サC1の値によυ定められる時定数の間のみ、タイマ部
12は動作し、バイレベルとなる出力が得られるのであ
るが、この出力をインバータ回路26.27を介して、
抵抗R2、コンデンサC2よシ成る微分回路で微分し、
インバータ回路28に接続することによって、前記タイ
マ部12の動作が後ろ時に、レジスタ・リセット発生部
10より、リセット出力が得られ、メツセージ用レジス
タγをリセットして、次の呼出に備えるようになってい
る。
このため従来ではレジスタ・リセット発生部10にスイ
ッチを用いて、リセット信号を手動により作り出してい
たが、タイマ部12を設けたことにより、自動的にメツ
セージ用レジスタ1はリセットされるために、操作は簡
単になり、しかもメツセージ用レジスタ7を先にリセッ
トしてしまうような誤動作は全くなくなり、信頼性の高
いものとなるという優れた効果が得られる。
ッチを用いて、リセット信号を手動により作り出してい
たが、タイマ部12を設けたことにより、自動的にメツ
セージ用レジスタ1はリセットされるために、操作は簡
単になり、しかもメツセージ用レジスタ7を先にリセッ
トしてしまうような誤動作は全くなくなり、信頼性の高
いものとなるという優れた効果が得られる。
第1図は、メツセージ可視表示機能をもった、個別選択
呼出受信機の本発明による一実施例のブロック図、第2
図は本発明による主要部分の具体例を示した図である。 4・・・レジスタ、5・・・判別部、6・・・発音表示
回路、1・・・メツセージ用レジスタ、8・・・可視表
示用回路部、10・・・レジスタ・リセット発生部、1
1・・・表示制御部、12・・・タイマ部、F、Fl・
・・フリップ・フロップ。
呼出受信機の本発明による一実施例のブロック図、第2
図は本発明による主要部分の具体例を示した図である。 4・・・レジスタ、5・・・判別部、6・・・発音表示
回路、1・・・メツセージ用レジスタ、8・・・可視表
示用回路部、10・・・レジスタ・リセット発生部、1
1・・・表示制御部、12・・・タイマ部、F、Fl・
・・フリップ・フロップ。
Claims (1)
- 1 少なくとも、メツセージ用レジスタを有するメツセ
ージ可視表示機能とタイマ機能及び表示制御部を有し、
前記表示制御部を操作することにより前記メツセージ可
視表示機能と前記タイマ機能を動作開始せしめるととも
に、前記タイマ機能を利用して前記タイマ機能の動作開
始から所定時間たった後に、前記メツセージ可視表示機
能のメツセージ用レジスタをリセットせしめるよう構成
したことを特徴とする個別選択呼出受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50102728A JPS5816373B2 (ja) | 1975-08-25 | 1975-08-25 | コベツセンタクヨビダシジユシンキ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50102728A JPS5816373B2 (ja) | 1975-08-25 | 1975-08-25 | コベツセンタクヨビダシジユシンキ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5248404A JPS5248404A (en) | 1977-04-18 |
JPS5816373B2 true JPS5816373B2 (ja) | 1983-03-31 |
Family
ID=14335306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50102728A Expired JPS5816373B2 (ja) | 1975-08-25 | 1975-08-25 | コベツセンタクヨビダシジユシンキ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5816373B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0377393B2 (ja) * | 1983-10-05 | 1991-12-10 | Sanyo Electric Co |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5654133A (en) * | 1979-10-09 | 1981-05-14 | Nec Corp | Selective callout receiver |
JPS613531A (ja) * | 1984-06-16 | 1986-01-09 | Trio Kenwood Corp | コ−ルサイン表示装置 |
-
1975
- 1975-08-25 JP JP50102728A patent/JPS5816373B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0377393B2 (ja) * | 1983-10-05 | 1991-12-10 | Sanyo Electric Co |
Also Published As
Publication number | Publication date |
---|---|
JPS5248404A (en) | 1977-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4010461A (en) | Alerting system with dual-address memory | |
JPS5816373B2 (ja) | コベツセンタクヨビダシジユシンキ | |
US4104861A (en) | Electronic stop watch | |
US4236375A (en) | Electronic watch | |
JPS6319912Y2 (ja) | ||
JPS6219999Y2 (ja) | ||
RU2068289C1 (ru) | Устройство управления электронной игрой | |
US4446339A (en) | Rotary dial decoder | |
JPS6135991Y2 (ja) | ||
JPS5817278Y2 (ja) | 警報付時刻表示装置 | |
JPS6247109Y2 (ja) | ||
JPS6234315Y2 (ja) | ||
JPS55163488A (en) | Clock | |
JPH0514234Y2 (ja) | ||
JPS5858641A (ja) | キ−ボ−ド装置 | |
JPH0691491B2 (ja) | 表示付選択呼出受信装置 | |
SU1043821A1 (ru) | Селектор импульсов | |
SU1673051A1 (ru) | Устройство дл психологических исследований | |
JPS62208723A (ja) | 表示付選択呼出受信装置 | |
JPS5644888A (en) | Clock equipped with voice generation device | |
JPS626554Y2 (ja) | ||
JPS5815189A (ja) | 時計のアラ−ム音発生装置 | |
JPH0214672B2 (ja) | ||
JPS5732188A (en) | Pcm picture transmission system | |
JPS56125118A (en) | Digital phase synchronizing circuit |