JPS58163229A - 直流給電回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （２）発明の技術分野 本発明は、直流給電回路、４Ｉに例えば電子回路に対し
て直流電圧を供給するに当って、予め定め九条件が満足
されるまでの間、上記直流電圧の印加を抑止するよう構
成し、かつ主スイツチング素子を完全くカット・オフ状
態に維持せしめるようにした直流給電回路に関するもの
である。

■技術の背景と問題点 従来から例えば集積回路などへ直流電圧を給電するＫｍ
つて、電圧調整回路を介在せしめることが行われている
。一方、上記の如き直流給電回路においては２例えば電
源スイッチ投入后に所定時間を待って給電が開始される
ようにしたり、あるいは−構成る個所の電圧などが所定
の条件を満足したときに給電が開始されたりするなど１
条件制御回路が満足されたとき給電を開始せしめる必要
があることがある。

０発明の目的と構成 本発明は、上記の如き条件を満足せしめつつ。

上記電圧調整回路がもっている主スイツチング素子によ
って、上記条件制御回路が満足されるまでの間にお妙る
直流回路の開路状態を維持せしめるようにすることを目
的としている。そしてそのため９本発明の直流給電回路
は、負荷回路に直列に挿入される主スイツチレグ素子と
、蚊主スイッチング素子を制御する電圧制御回路と、該
電圧制御回路に対して基準電圧を与える基準電圧素子と
。

上記主スイツチング素子の負荷側電圧に対応した電圧を
上記制御回路に導びく電圧検出回路とを有する電圧調整
回路をそなえる直流給電回路において、上記基準電圧素
子に対して予め定めた条件のもとて電圧が印加される条
件制御回路をそなえると共に、上記電圧検出回路からの
出力を上記電圧制御回路に導びくルート上に上記主スイ
ツチング素子の電源側から抵抗を介して電圧を印加する
よう構成し、上記条件制御回路が作動せしめられる壕で
の間に上記基準電圧素子に現われる電圧を実質上零に保
持した状態において、上記主スイツチング素子をカット
・オフ状態に維持するようにしたことを特徴としている
。以Ｆ図面を参照しつつ説明する。

■発明の実施例 １１！１図は本発明の一実施例構成を示し、第２図は本
発明が利用され得る一例であって従来の構成を示すもの
、第３図は第２図図示の場合に本発明を適用した本発明
の一実施例を示す。

第１図において、１は電圧調整回路、２は負荷。

３．４は夫々平滑コンデンサ、５は条件制御回路。

６は基準電圧素子、フは比較回路、８は必要に応じても
うけられるダイオード、９は制御トランジスタ、１０は
主スイツチング素子、１１は電圧検出回路、１２は電圧
印加用抵抗、１３はトランジスタ、１４ないし１フは夫
々抵抗、１８はゼナ・ダイオード、１９はコンデンサを
表わしている。

図示左側から直流電圧が供給されている状態にあるとす
る。この状態において２条件制御回路５内のトランジス
タ１３はオン状態にあ秒、基準電圧素子６には、オン状
態にあるトラン夛スタ１３のエミッタ・コレクタ間電圧
に相当する例えば０．３ｖ程度の電圧が印加される。

今図示抵抗１２が存在しないものと仮定しておく。この
状態のもとでも１図示囚点の電圧が上記０．３ｖになる
ように電圧調整回路１は動作し、負荷２に印Ｄ口される
電圧を略零電圧に保つ。

次いで上記条件制御回路５に対応する条件が満足される
と、トランジスタ１３のベース電圧がマイナス電位に維
持されるようにされ、トランジスタ１３はオフ状態とな
る。これによって、基準電圧素子６に所定の電圧が印加
されることとな９゜ゼナー電圧が比較回路７に供給され
る。この結果。

図示固点の電圧が基準電圧素子６のゼナー電圧に一致す
るように電圧調整回路１が動作する。即ち。

運転状態に入り、負荷２に所望の直流電圧が供給される
。

第１図図示の回路は上述の如く動作し、所望の条件が満
足されたとき負荷２への給電が開始されるように働らく
。しかし上述の如くトランジスタ１３がオンしている状
態のもとで、基準電圧素子６の電圧が例えば０．３　Ｖ
あるとすると、主スイツチング素子１０は完全にカット
・オフ状態とならずに、いわば僅かに導通している形と
なる。この点を考慮して、第１図図示の構成においては
、電圧印加用抵抗１２がもうけられている。該抵抗１２
は、主スイツチング素子１０がオフ状態にあるとき、比
較回路７に対して、上記０．３　Ｖよりも高い電圧を印
加し、比較回路フがトランジスタ９を非所望にオンしな
いように強制するようにする。

この結果、主スイツチング素子１０は、いわば完全にカ
ット・オフ状態に維持されることとなる。

そして、基準電圧孝子６にゼナー電圧が現−われる較回
路フには電圧検出回路１１からの電圧が実質上印加され
ることとなる。

第２図は、電源スイッチ投入后、所定の時間遅れを待っ
て負荷へ給電するようにした従来の回路構成を表わして
いる。図中の符号１，２．５は第１図に対応し、２０は
時定数回路、２１は制御用トランジスタ、２２はカット
・オフ用トランジスタ、２３はゼナー儂ダイオード、２
４．２５は夫々抵抗を表わしている。

図示において電源スィッチが投入されると、最初トラン
ジスタ２１がオフ状態に保たれ、トランジスタ２２はオ
フ状態にある。そして２時定数回路２０内のコンデンサ
が所定レベルまで充電されたとき、トランジスタ２１が
オンし、トランジスタ２２がオンされる。これによって
電圧調整回路１奢介して負荷２へ給電されることとなる
。

従来第２図図示の如き回路構成が採用されているが１通
常の運転状１１Ａにおいて、直流電圧が低いことから、
トランジスタ２２における電圧降下による損失が問題と
なる。第３図線、第２図に示す如き回路構成を、第１図
図示の如き本発明の概念を導入して改善し九−実施例を
示している。図中）　　　の符号１，２，５，６，７，
８，１０，１１゜１２は第１図に対応し、２６は時定数
回路、２７は比較回路、２日ないし３０は夫々抵抗を表
わしている。

図示の場合、電源スィッチが投入されると、最初比較回
路２７はロー・レベルを出力する。このため、基準電圧
素子６の電圧も実質上零電位であ抄、第１図を参照して
説明した如く、負荷２の電圧は実質１零となっている。

次いで時定数回路のコンデンサが所定レベルに充電され
ると、比較回路２７はハイ・レベルとな９基準電圧素子
６にゼナー電圧以上の電圧を印加する。これによつ゛て
。

上述と同様に負荷２への給電が行われる。なお図示の電
圧印加用抵抗１２は、比較回路２７がロー・レベルにあ
る間に、基準電圧素子６が完全に零電位でなくても、主
スイツチング素子ｌＯのカット・オフ状ｍを維持せしめ
るためのものと考えてよい。

［Ｆ］発明の詳細 な説明し九如く２本発明によれば、所定の条件が満足さ
れるまでの間、電圧調整回路の主スイツチング素子をカ
ット・オフ状態に維持せしめることが可能となる。この
ために、第３図図示の場合の如く、第２図の構成におい
て必要としていたカット・オフ用トランジスタを省略す
ることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例構成を示し、第２図は本発明
が利用され得る一例であって従来の構成を示すもの、第
３図は第２図図示の場合に本発明を適用した本発明の一
実施例を示す。 図中、ｌは電圧調整回路、２は負荷、５は条件制御回路
、６は基準電圧素子、７は比較回路。 １０は主スイツチング素子、１１は電圧検出回路。 １２は電圧印加用抵抗を表わす。 特許出願人　富士通株式会社 代理人弁理士　　　森　１）　　　寛（外１名）才１ｆ
ｆｌ キー 「− ：Ｉ肥 １゜ し−

Claims (1)

【特許請求の範囲】
1. 負荷回路に直列に挿入される主スイツチング素子と、＃
   主スイッチング素子を制御する電圧制御回路と、該電圧
   制御回路に対して基準電圧を与える基準電圧素子と、上
   記主スイツチング素子の負荷側電圧に対応した電圧を上
   記制御回路に導びく電圧検出回路とを有する電圧調整回
   路をそなえる直流給電回路において、上記基準電圧素子
   に対して予め定めた条件のもとて電圧が印加される条件
   制御回路をそなえると共に、上記電圧検出回路からの出
   力を上記電圧制御回路に導びくルート上に上記主スイツ
   チング素子の電源側から抵抗を介して電圧を印加するよ
   う構成し、上記条件制御回路が作動せしめられるまでの
   関に上記基準電圧素子に現われる電圧を実質上零に保持
   した状態において、上記主スイツチング素子をカット−
   オフ状態に維持するようにしたことを特徴とする直流給
   電回路。