JPS58150994A - 周波数スペクトル圧縮伸長装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、楽音信号について時間長はそのままで周波数
スペクトルを圧縮又は伸長して任意の帯域に変換する装
置に関する。

従来、音声信号について時間長を変えないで周波数スペ
クトルを圧縮又は伸長することは、音声情報処理の課題
の１つとして取シ上げられてきた。

一般的な音声信号の周波数スペクトルの変換ｙｃは、音
声信号波形を一定間隔だけ間引いたり一部の波形を繰返
したりして再生する方法が用いられる。

しかし、この方法をそのまま楽音信号に用いると、信号
の不連続によるクリックを生じ品質のよい楽音信号を得
ることができない。

本発明は、上述の点に鑑み、楽音信号の周波数スペクト
ル変換の際ｙｃ接続を円滑にして高品質の楽音信号を得
ることを目的とするものである。以下１図面により本発
明の詳細な説明しながら、本発明の特徴を明らかにする
う 第１図は、本発明の実施例を示すブロック図である。入
力端子（１）に印加された楽音信号は、低域通過フィル
タ（ＬＰＦ）（２）を経て２分され２つのアナログ・シ
フトレジスタ（３）及び（４）に加えられる。

アナログ・シフトレジスタ（ＡＳＲ）は、例えばＣＯＤ
、ＢＢＤなとの電荷転送素子を用い駆動クロック・パル
スによって電荷の転送を制御する本のであるっＡＳＲ（
３）及び（４）の出力は、スイッチ（８）の各固定接点
に接続される。一方、第１制御回路（５）からは、ＡＳ
Ｒ（３）及び（４）の駆動クロック・パルス信号が線（
６）及び（７）を介してそれぞれの制御端子に加えられ
ると共Ｐ’−、スイッチ（８）の制御信号が線（９）を
介してスイッチ（８）の制御端子に加えられる。第１制
御回路（５）は、発振器（１６）から線Ｉを介して発振
出力を受はスイッチ（８）の制御信号を発生する。発振
器（１ｅの発振出力は、線（１３）を介して第２制御回
路０２）にも入力される。スイッチ（８）の出力は、Ｌ
ＰＦ（Ｈ）を経てスイッチ旧）に送られると共に、第２
制御回路０２へ線０５）を介して入力され丸う一方の制
御信号となる。

第２制御回路（１２１の出力は、線０７）を介してスイ
ッチαＤの制御端子に加えられる。スイッチ（１１）の
出力は、Ｌ　Ｐ　Ｆ　（＋８）、遅延回路（ｔ９及びＬ
　Ｐ　Ｆ　（２０を経て出力端子（２］）Ｖヒ送られる
。

本実施例の動作は、次のとおりである。入力楽音信号は
、Ｌ　Ｐ　Ｆ’　（２）によって、Ａ　Ｓ　Ｒ（３）及
び（４）の駆動クロック・パルスと干渉してビート成分
を発生しないよう駆動クロック・パルスの周波数以下Ｖ
Ｃ帯域を制限される。ＡＳＲ（３）及び（４）は、一方
に信号が書き込まれる間他方の信号が読み出されるよう
第１制御回路（５）によって制御される。第２図は、第
１制御回路（５）の１例を示す略図である。図において
、（２３１ｆｄ書き込み周波数ｆｗ　を発生する発振器
、（２４）は読み出し周波数ｆ、を発生する発振器、（
２ツは捧分周器であるフリップフロップ、（２６）及び
（（５）は発振器（２■、（２４）と線（６）　、　（
７）との間に挿入された切換えスイッチである。スイッ
チ（２６）及び（５）は、フリップフロップ０５１の出
力によって切換えられる。ここで、発振器０６）の発振
周波数の周期をＴとすれば、フリップフロップ（２５１
の出力はデユーティ比５０チ、周期２Ｔの矩形波となる
。すなわち、スイッチ（８）が一方のＡＳＲＶＣ接続さ
れ読み出しが行なわれる間、そのＡＳＨに周波数ｆＲの
駆動クロック・ノクルスが印加され、書き込みが行なわ
れる他方のＡ　Ｓ　ＲＶＬＬ周波数ｆｗの駆動クロック
・ノクルスが印加されるように、スイッチ（８）　、　
＠及び（５）は時間Ｔ毎Ｖ（同期して切換えられる。こ
こでｆＲ／ｆｗをｋとすれば、ｋ〈１の場合はゆっくり
読み出されて周波数スペクトルの圧縮となｆｉ、ｋ）１
の場合は早く読み出されて周波数スペクトルの伸長とな
る。したがって、スイッチ（８）は、第１制御回路（５
）の制御によってＡＳＲ，（３）及び（４）から圧縮又
は伸長された読み出し信号のみを出力させることＶこな
る。ＬＰＦＱＩは、駆動クロック・・９ルスの残留分を
除去する。

第３図は、ＬＰＦ’（ＩＱｌの出力ＶＣおける信号の変
化を示す波形図である。第３図■は原信号の波形を示し
、同図０はｋ（ｌの圧縮（ピッチダウン）の場合の波形
、同図（Ｑはｋ）ｌの伸長（ピッチアップ）の場合の波
形を示す。ここで、Ｔは書き込み及び読み出し時間（フ
レーム周期という。）となり、音声信号の場合は一般に
１０〜２０ｍ５が用いられるが、楽音信号の場合は実験
から聴感上５０〜２５０　ｍｓが適当であることが判っ
た。第３図（Ｂ）及び（Ｑから判るようＶＬ％フレーム
接続点で不連続波形となっており大きなりリック・ノイ
ズを発生する。この不連続波形による大きなノイズを除
去するため、本実施例Ｖこおいては、次段のスイッチα
０で不連続点近傍のゼロクロス点を第２制御回路Ｑりに
よシ検出して信号路をオン・オフさせる。そうすると、
スイッチ（１０の出力はそれぞれ第３図（Ｂ′）及び（
Ｃ′）に示すようになる。ゼロクロス点の位置は楽音信
号Ｖこよって時々刻々変化するので、発生するブランキ
ング時間も変化する。

次に、上記のようにゼロクロス点を検出してスイッチ（
１１）を制御する方法を説明する。第４図は第２制御回
路α２の１例を示すブロック図、第５図はその動作説明
用波形図である。第４図におけるａ。

ｂ　ｌ　Ｃｌ・・・・・・は、第５図における波形ａ　
ｔ　ｂ　ｌ　ＣＩ・・・・・・の現われる個所を示す。

線０３）を介して印加される発振器Ｏｅの発振出力（波
形ａ）は、モノマルチ回路（至）においてパルス幅りの
窓ノクルス（波形ｂ）とその逆相パルス（波形ｃ）Ｖｃ
変換される。ｂ波形態ノ母ルスは、遅延回路（ト）及び
モノマルチ回路（３Ｄｖこより、時間Ｔ′だけ遅れ・ぐ
ルス幅Ｄ′の窓パルス（波形ｄ）とその逆相パルス（波
形ｅ）ＩＣ変換される。

遅延時間Ｔ′は、はぼ信号再生期間Ｋ　＠　尚し伊達の
ようにして決定する。線αつを介してＬ　Ｐ　Ｆ’　（
１０）より印加される第３図（ハ）又は（ｑの如き信号
は、ゼロクロス検出回路（２（至）を経てゼロクロス・
パルス（波形ｆ）に変換される。ゼロクロス検出回路（
例は、例えば遅延回路と比較回路を用いて容易に作りう
る。ｄ波形窓・ぐルスとｆ波形ゼロクロス・パルスハ、
アンド回路（３２、オア回路−）及びモノマルチ回路（
至）を経て・セルス幅がＤ′より広いパルス（波形ｇ）
に変換される。ｂ波形窓パルスとｆ波形ゼロクロス・・
ぐルスは、アンド回路（至）、オア回路Ｇツ及びモノマ
ルチ回路（３７）を経てパルス幅がＤより広いパルス（
波形ｈ）に変換される。ｇ波形・ぐルスとｈ波形ノ卆ル
スは、フリップフロップ（至）に印加されてスイッチ０
１）をオン・オフする制御・（ルス（波形ｊ）に変換さ
れる。

ｂ波形窓・そルス又はｄ波形窓パルスの・臂ルス幅り又
はＤ′区間内ｐｔ−ｆ波形ゼロクロス検出回路が存在し
ないときは、Ｃ又はｅ波形パルスの立上が如（す々わち
ｂ又はｄ波形窓パルスの立下がり）部分をゼロクロス・
・ｆルスに代用する。図Ｖ（おけるｈ波形・９ルスの２
番目のパルスは、こうして得られた・やルスを示す。ま
た、ｂ又はｄ波形窓・ぐルスのＤ又はＤ′区間内に後続
する複数のピロクロス・パルスが存在しても、ｇ波形パ
ルス及びｈ波形・ぐルスはそれぞれＤ′及びＤ区間より
広い・母ルス幅を有するので、Ｄ又はＤ′区間内で複数
のｈ又はｇ波形パルスを発生することはない。これらの
ｇ及びｈ波形・ぞルスから作られるｊ波形制御・９ルス
でスイッチ圓をオン・オフすれば、第３図（Ｂ′）及び
（Ｃ′）に示すように、信号はゼロクロス点で接続され
る。

実験（Ｃよれば、パルス幅り及びＤ′は約１〜５ｍｓが
適尚であることが判った。また、遅延時間Ｔ′は、ｋ〈
１（圧縮）の場合ＶこはＴ′≦Ｔ　−Ｄ’と１−１ｋ）
ｌ（伸長）の場合にはＴ′≦Ｔ／に−Ｄ’とする。後者
のようにするのは、’ｒ／ｋを越えたところでスイッチ
旧）をオフしたのでは童味がないからである。

上述の処理ＶＣよυ信号の不連続Ｖこよって発生するク
リック・ノイズは除去しうるが、時間軸上で７”Ｆンキ
ング期間を生じるためこれによるノイズが発生する。こ
のノイズを抑圧するため、次段ｉ１Ｌ多重遅延回路０優
を接続する。第６図は、多重遅延回路−の１例を示すブ
ロック図である。第１図のスイッチ０１）の出力は、Ｌ
ＰＦ（１８）を介してｎビットから成るアナログ・シフ
トレジスタ（ＡＳＲ）（４０（Ｄ入力及び加舞器（４２
の加算抵抗Ｒｏに加えられる。ＡＳＲ（４１の出力信号
は、各ピッ）　Ａｌ　ｌＡ２１・曲・、Ａｎの出力端子
から加算器（４つの各加算抵抗Ｒ１ａ　Ｒ２ｖ・聞・ｌ
　Ｒ。

に加えられた信号が加舞増幅器（４３により加算されて
出力される。（４１）は、各ビットＡｌ　ｐ　Ａ２　＃
・聞・、Ａｎ　Ｋ駆動クロック・パルスを印加するＡＳ
Ｒ駆動制御回路である。

この回路の動作は、次のとおりである。今、駆動制御回
路（４１）の出力駆動クロック・・母ルスの周波数をｆ
とすれば、入力信号は、ＡＩ−ビツト力ではＡ１　／　
ｆ　、　Ａ２ビット出力では（ＡＩ　ｌＡ２　）　／　
ｆ　、　−Ａｎビット出力では（ＡＩ　＋Ａ２＋・・・
・・・十Ａｎ）／ｆだけ遅延して出力される。この場合
、各段の出力の周波数特性の周波数軸上のディップが重
ならぬように、Ａ４　＊　（Ａ１十Ａ２　）　＊　−−
ｒ　（ＡＩ　ｌＡ２　＋−・＝　＋　Ａ４１　）ビット
が倍数関係にならないよう設定する。こうすれば、加算
出力の周波数特性のディップを小さくできる。

最大遅延時間（ＡＩ＋Ａ２＋・・・・・・＋Ａｎ　）　
／　ｆは、最大ブランキング時間をｗｍａｘとするとき
試聴実験で約ＷｍａＸ〜３Ｗ□ａｘのときによい結果を
得た。エコー効果をもたせるのであれば、３ＷｍａＸ以
上でもよい。また、加算抵抗Ｒｏ−Ｒ，ｎは、遅延した
信号が次第に減衰するよう減衰特性をもたせるを可とす
る。遅延時間は、Ａ１〜Ａｎのビット数を変えてもよい
が、圧縮又は伸長比ｋに応じて駆動パルスの周波数ｆを
変化させて設定する。なお、この遅延回路０■前段のＬ
　Ｐ　Ｆ’　Ｑ８）は、パルス周波数ｆが入力信号に近
い場合の干渉によるビート成分を防止するために挿入す
るものであり、後段のＬ　Ｐ　Ｆ　（２（ｉ）は、駆動
クロック・パルスの残留分除去のために挿入するもので
ある。

ただし、Ｌ　Ｐ　Ｆ　（１ｆ９は、前段のＬＰＦ（１０
）で代用し省略してもよい。

上記のような多重遅延回路α翅にブランキング区間のあ
る信号を印加すると、ブランキング区間が補間されて単
一遅延回路のみを用いる場合より聴感効果のよい補間信
号が得られる。この遅延回路０９はブランキング区間の
ない信号にも常時動作するが、遅延時間を前述のように
ほぼブランキング時間程度に短くすれば、エコー装置等
で用いる程の長時間ではないからエコーがかかるといっ
た実害はない。

以上説明したとおり、本発明は、楽音信号の時間長はそ
のままで周波数スペクトルを圧縮又は伸長して任意の帯
域に変換するに当たり、２つのアナログ・シフトレジス
タを用い信号の１き込み及び読み出しを交互に切換え書
き込みと読み出しの、駆動クロック周波数比を変えるこ
とにより、圧縮又は伸長比を変換することを特徴とし、
その際にフレーム周期毎ＶＣ発生する信号の不連続によ
るクリック・ノイズは除去することができ、また多重遅
延回路を用いればブランキング区間が補間されブランキ
ングによるノイズも抑圧されるので、自然な高品質の楽
音信号の変換信号を鞠ることができる。

なお、本発明は、上述の実施例に限らず、特許請求の範
囲に記載した発明の要旨を逸脱しない範囲内において種
々の変形、変更をしうるものである。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図の第１制御回路の１例を示す略図、第３図は第１図
の動作説明用波形図、第４図は第１図の第２制御回路の
１例を示すブロック図、第５図は第４図の動作説明用波
形図、第６図は第１図の多重遅延回路の１例を示すブロ
ック図である。 （３）　、　（４）・・・アナログ・シフトレジスタ、
（５，８゜１６）・・・アナログ・シフトレジスタに対
する信号の書き込み及び読み出しを交互に切換える手段
、ｋ（−ｆａ／ｆｗ）・・・書き込み及び読み出しの駆
動クロック・・ぐルス周波数比。 壮コ　　　（ｊ、０　　　　（Ｊ　　　　“０ぐ＋ｉ＼

Claims (1)

1. 【特許請求の範囲】 １、　楽音信号について時間長はそのままで周波数スペ
   クトルを圧縮又は伸長して任意の帯域に変換するに当た
   り、２つのアナログ・シフトレジスタを用いこれに対す
   る信号の書き込み及び読み出しを交互に切換える手段を
   設け、書き込み及び読み出しの駆動クロック・パルス周
   波数比を変えることにより圧縮又は伸長比を変換しうる
   ように構成すると共に、書き込み及び読み出しのフレー
   ム周期を５０〜２５０ｍ５とした周波数スペクトル圧縮
   伸長装置。 ２、読み出し時の接続点で発生する不連続点を除去する
   ために、信号のゼロクロス点を検出する手段と、２つの
   アナログ・シフトレジスタの読み出し切換え信号を用い
   てブランキング区間を設定する手段とを設け、上記ブラ
   ンキング区間を設定する窓・母ルス幅を１〜５ｍｓとし
   、上記ブランキング区間のみ信号をオフするスイッチを
   設けた特許請求の範囲１項記載の周波数スペクトル圧縮
   伸長装置。 ３、　　上記ブランキング区間の最大ブランキング時間
   をＷ□ａｘとするとき、少なくとも２組以上の異なるビ
   ット数の出力を有するアナログ・シフトレジスタを用い
   て、最大遅延時間をＷ。ａｘ〜３Ｗｍａｘとする多重遅
   延回路を設けた特許請求の範囲２項記載の周波数ス（ク
   トル圧縮伸長装置う