JPS58147916A - 制御スイツチ用電力供給回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は制御スイッチに電力を供給するための回路に
関し、甘たリレーのスイッチオンの遅延を制御するため
に尚該回路を用いる場合の回路装置に関するものである
。

広い電圧範囲（例えば２４Ｖ〜２４０Ｖ）に亘って動作
してＡＣ又はＤＣ電源を供給する装置の機能を制御する
ためにスイッチを用いる場合、Ｃのスイッチが良好な信
頼性を有する必要があり、捷た標準スイッチに対する約
１０ｍＡのオーダの最少値■やを有する電流を流し得る
ことが必要となる。、−力、電子回路を制御するには大
電流を制御する必要はない。そのためにｉｌ、ｔ　７７
１．Ａのオーダの値で十分であり、電圧制御型として動
作するものであ一３＝ る。更に、広い電圧範囲に亘り動作させるためには、ン
ヤンパによって接続される直列のドロップ抵抗を用いて
制御回路における電力消費を過大とすることなく適当な
値のスイッチ電流とすることが要求される。

本発明の目的は、制御スイッチに満足し得る電流を供給
して、供給電圧に無関係に小電流を制御回路へ供給し続
は得るようにした回路装置を提供することである。

本発明の他の目的は、リレーのスイッチオフの遅延をな
す回路に好適な回路装置を提供することである。

本発明に係る回路装置は次の如くである。入力端子にＡ
、Ｃ又はＤＣ電圧が供給さ扛その出力が所定回路の出力
により駆動さｎるユーザ回路内における少くとも遅延若
しくは記憶機能を制御するスイッチに電力を供給し、こ
の所定回路の出力がユーザ回路の他の出力端子に接続さ
れており、当該所定回路が定電圧を発生する少くとも１
つの制御回路により制御されかつ電源供給回路により実
質＝４− 的に一定電流が供給されるような回路装置であってその
特徴とするところは、当該制御回路が抵抗。

ダイオード、スイッチからなる直列回路を介してＡＣ又
はＤＣ電圧に接続されており、電源供給回路が逆方向ダ
イオードとスイッチを介して又はツェナーダイオード、
他のダイオード及び抵抗を介して電圧供給をうけるよう
になっていることにある。

以下、本発明について図面を用いて説明する。

第１図は本発明の実施例を示す回路図であり、図におい
てＵはユーザ回路であって２つの端子Ｅ及び４４を有し
ている。この回路は、例えば２４Ｖ〜２４０Ｖの広い範
囲において変化自在な電源に接続さ扛ている。

この入力端子Ｅは、高抵抗３２にカソードが接続された
ダイオード３１にスイッチＫを介して接続さｎており、
回路２４は実質的に安定な制御電圧Ｕａを端子Ｃに供給
している。この回路２４はユーザ回路Ｕの端子４５に接
続されている。

スイッチにの両端にはダイオード２９　、３０及び２６
の直列接続回路が並列に設けられており、ダイオード２
９のカソードがツェナーダイオード３０のカソードに、
このツェナーダイオードのアノードがダイオード２６の
カソードに、Ｃのダイオード２６のアノードがダイオー
ド３１のアノードに夫々接続さｎる構成となっている。

電源供給回路２３は、その１端がツェナーダイオード３
０とダイオード２６との接続点に接続さ扛ており、他端
が端子４５に接続されている。この回路２３は、集積回
路りへ供給しうるに十分な実質的に一定の電流を出力す
るように構成されており、集積回路りの出力１１はユー
ザ回路の端子りに接続さｎており、その少くとも１つの
制御入力には端子Ｃが接続されている。

この集積回路はユーザ回路と同様に種々の回路からなる
。例えば、集積回路は発振器及び遅延器として動作する
パルスカウンタであり、捷タユーザ回路は遅延器により
トリガさｎるスタティックスイッチにより制御される電
源部を有するリレー回路であるが、こ１、に限定さｎる
ものではない。

上述した回路構成において、回路は、広範囲に亘り変化
自在なＡＣ又はＩ）　Ｃ電源からの電源供給をうけて、
スイッチ接点の信頼度を十分に維持し得る電流が常に流
汎るスイッチＫによって制御さｎると共に、制御電圧発
生回路２４に消費される電力を制限するようになってい
る。

スイッチ■（がオープンの時、回路２３に必要な電流源
電流片がダイオード２９及び３０を介して流ｎる。ダイ
オード２６はこの電流源電流が制御電圧２４内に流ｎる
のを阻止するものである。

コントロールスイッチＫが閉の時、この電流源電流は、
ツェナーダイオード３００作用により電流路２９　、３
０に流れずにスイッチにとダイオード２６を通して流ｎ
るようになる。よって、スイッチＫには、回路２３に必
要な電流と制御回路２４に必要な電流Ｉｃ（こｎは電流
源電流に比し無視し得る）とが流扛ることになる。

抵抗３２を高抵抗とすることにより、電源電圧が上昇し
ても電流■。を小とするＣとができるから電力消費が小
となる。

第１図の回路では更にＬＥＤ　（ライトエミッテッドダ
イオード）２５２を有する衣示回路２５が設けらｎてお
り、ｉＪＥ、Ｄ　２５２の１端は端子４５に接続さ＝７
− 扛ている。また、この回路２５は、端子Ａに接続された
抵抗２５１．集積回路りの出力１１に接続されたダイオ
ード２５３及び回路りの出力２に接続されたタイオード
２５４を有しており、この出力端子２は回路り内のイン
バータを介して端子Ｃへ接続されている。。

従って、ＬＥＤ２５２はスイッチＫがオープンでかつ出
力１１が高レベルにある時のみ発光する。

第２図は、リレーのスイッチオフを遅延させるための装
置に本発明を適用した場合の回路例を示すものである。

４つの入力端子４１〜４４を有するリレーのスイッチオ
フのための遅延回路が設けら扛ており、端子４３と４４
は制御されるべきリレーのコイルＢを介してＡ、　Ｃ又
はＤＣ電源と共に直列に接続烙扛ている。

端子４２はＡＣ電源の端子の１つＰに直結さｎており、
端子４１は遅延制御されるスイッチＫを介して電源端子
Ｐに接続さｎている。

端子４３と４４は、サイリスタ５１内において単方向の
電流を生ずるための整流器を構成するグイオ８− 一ドブリッジ４．７　、４．８　、４９　、５０に接続
されている３、サイリスタ５１は、そのアノードがダイ
オードブリッジの端子４６に、またそのカソードがダイ
オードブリッジの端子４５に夫々接続されている。抵抗
５２とコンデンサ５３の直列回路がサイリスタ５１の両
端に並列に設けられており、こｎによりサイリスタオン
時において高ｄｖ／ｄｔとなるのを防止するようになっ
ている。

クリッパ回路５４がサイリスタに並列に接続されており
、サージ電圧に対する保護がなさｎるもので、このクリ
ッピング電圧は６００　Ｖのオーダとさ扛ている。サイ
リスタのケートは、コンデンサ５６と抵抗５５との並列
回路を介して端子４５に接続さｎているサイリスタのカ
ソードに接続さｎている。

このゲートはまた抵抗１７を介してＥ　ＦＢ　８３０５
タイプのＣＭＯ８”　Ｅｌ””ＣＩ　Ｓ　”回路１８の
出力１１に接続さ汎ており、この回路１８は調整自在な
発振器により供給さｎるパルスをカウントする回路構成
を有している。

ボテ／ノロメータを用いて発振器の周波数を最初に調整
しておくのが良い。ＣＭＯ８回路の構成が製造段階にお
いて一度決定されると、計数されるへきパルスの数が定
まり、それ以後はカウンタはサイリスクのゲートをもは
や駆動しない。

回路１８の端子６と７を端子Ａ又は４５に接続す扛ば、
計数されるべきパルスの数を、回路１８の構成により均
えられる所定テーブルに従って変更させることができる
。

スイッチにの閉成時、サイ）ノスクのゲートは電力供給
を受けておりサイリスクはオン状態にある。

スイッチ■くの開時、計数制御のための信号が出力さｆ
＋、る。所定時間後にサイリスク５１はオフとなり制御
きｎるべき負荷への供給が行われなくなる。

ＣＭＯ８回路は、電源電圧が消失する毎に計数用ノリツ
ブフロップを自動的にリセットするような内部構成とな
っている。

回路１８の端子８　、９　、１２を端子４５に接続する
ようにする必要がある。動作中は回路１８は電源供給回
路２３により供給さｎており、この電流源出力Ａは回路
１８の端子１６　、１．３及び１０に接続さｎており、
また回路１８は、出力Ｃがこの回路１８の端子１　、１
．４　。

１５に接続された制御回路２４により制御きれる６、過
電圧の場合の電流を制限する抵抗２７が端子４２に接続
さ汎ていると共に、電源供給回路を保護するクリッピン
グ回路２８を介してブリツノの端子４５に接続さｆてい
乙６゜ 抵抗２７とクリッピング回路２８との共通接続点は半波
整流用ダイオード２９のアノードに接続されており、こ
のダイオードのカソード−ツェナーダイオード３０のカ
ソードに、捷りこのダイオード３０のアノードは、ダイ
オード２６のカソード及び電源供給回路２３を構成する
ＮＰＩＩランシスタ２３４のコレクタに夫々接続さｎて
いる。このトランジスタのエミッタはダイオード２３５
を介して第２のＮ　Ｐ　Ｎトランジスタ２３３のコレク
タに接続されている。

このダイオードは過電圧保護のためのものであり順方向
接続されている。

第２のトランジスタ２３３のエミッタは抵抗２３７と順
方向接続さｎｆｃダイオード２３８との直列回路とを介
して端子４５に接続さｎており、このグイオ１１− 一ド２３８は主電源断時においてトランジスタ２３３の
ベース・エミッタ間接合に逆バイアスが印加されるのを
防ぐものである。コンデンサ２３９は安定化電源電圧の
レベルを維持するためのものである。

第１のトランジスタ２３４のコレクタは抵抗２３０を介
してそのベースに接続されており、このへ−スは第２の
トランジスタ２３３のベースへ抵抗２３１を介して接続
さｎている。第２のトランシンク２３３ノヘースは安定
化用ツーチーダイオード２３６ヲ介して端子４５へ接続
されている。

ダイオード２３８とコンチング２３９との共通接続点Ａ
はＭＯ８回路の供給入力に接続されている。

ダイオード２６のアノードは端子４１及び半波整流用ダ
イオード３１のアノードに接続されている。この整流用
ダイオードのカソードは抵抗３２を介して点Ｃに接続さ
れており、この点ＣはＣＭＯ８回路の制御入力及び回路
２４を介して端子４５へ接続されている。この回路２４
は安定な平滑化された制御電圧■ｏを発生し、コンデン
サ２４３．ツエナーダイオード２４４及び抵抗２４５の
並列回路構成である。

＝１２− 表示回路２５は抵抗２５１を介して電流供給＠Ａに接続
されており、ＬＥＤ２５２は抵抗と端子４５との間に設
けられている。丑り、ダイオード２５３　、２５４の各
アノードは共通とさ扛、とｎらダイオードのカソードは
夫々ＣＭＯ８回路の出力端子１１及び２に接続さねてお
り、両ダイオードのアノード共通点は抵抗２７とダイオ
ード２９に接続さ九ている。

回路１８の端子２はこの回路内のインバータを介して、
制御信号が印加される端子１に接続さ扛ている。

か５る構成によって、以下の２つの条件が同時に満たさ
れた時にＬ　Ｅ　Ｄが点灯することは容易に理解される
。すなわち、サイリスクがオンであってスイッチＫがオ
ープンの場合であり、遅延期間の間に生じるものである
。

ダイオード２９　、３０及び２６は、スイッチＫがオー
プンの時ダイオード２９が順バイアスされ、ダイオード
２６が逆バイアスとなるように接続されていることから
、端子４２を通って流れる電流が電源供給回路２３へ供
給さｎ１制御電流は供給さｎない。

スイッチ■（が閉の場合、ツェナーダイオード３０によ
り電流路２７　、２９　、３０に流れる電流が阻止され
て電源供給回路２３には電流は流れないことになる。

スイッチＫを介しての電流により制御回路２４が活性化
され、ダイオード２６を介して電源供給回路２３も活性
化ζｎる。

スイッチＫが閉となると、０Ｍ０８回路の制御によって
電力が瞬時に発生さｎてサイリスクのゲートにＣＭＯ８
回路■８を介して供給さ扛る。そして、スイッチ■くが
閉となっている＋１リザイリスタがオンとなりリレーへ
電力が供給さｎる。、スイッチ■〈がオープンになると
、０Ｍ０８回路は電源供給回路２３から電源供給を受け
てパルスを計数する１、計数さ扛るべきパルス数に相当
する所定時間後に、サイリスクのゲートにはもはや信号
の印加がなくなるからリレーのコイルＢへの電力供給が
停十さｆるのである。

斜上の例はこｎに限定されるものではなく、本発明の技
術的範囲において種々の変形が可能であることは勿論で
ある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図はリレーの
スイッチオフを遅延させるための装置に本発明を適用し
た場合の１例の回路図である。 主要部分の符号の説明 Ｂ・・・・・・リレー　　　　　Ｋ・・・・・スイッチ
Ｕ・・・・ユーザ回路　　Ｌ・・・・・・集積回路２３
・・・・・・電源供給回路　２４・・・・・・制御回路
２５・・・・・表示回路　　２９，２６．３１・・一方
向性素子３０　・・・・ツェナーダイオード 代理人　弁理士藤村元彦

Claims (5)

【特許請求の範囲】
1. （１）入力端子（Ｅ、４４）にＡＣ又はＤＣ電圧が供給
   されたユーザ回路内における少くとも遅延若しくは記憶
   機能を制御するスイッチ（Ｋ）に電力を供給（−１前記
   ユ一ザ回路の出力（Ｄ）が集積回路（Ｌ）の出力により
   駆動さｎると共にこの集積回路が前記ユーザ回路の他の
   出力端子に接続さ扛ており、前記集積回路が定電圧を発
   生する少くとも１つの制御回路（２４）により制御され
   かつ電源供給回路（２３）によって実質的に一定電流が
   供給される如き制御スイッチ用電力供給回路装置であっ
   て、前記制御回路（２４）は抵抗（３２）　、ダイオー
   ド（３１）　、スイッチ０（）からなる直列回路を介し
   て主電源に接続されており、前記電源供給回路（２３）
   が逆方向ダイオード（２６）及びスイッチ（Ｋ、）又は
   ンエナーダイオード（３０）、ダイオード（２９）及び
   抵抗（２７）のいず扛かを介して回路電圧の供給がなさ
   れていることを特徴とする装置。
2. （２）前記制御回路（２４）は、前記ユーザ回路のコモ
   ン端子（４５）に夫々一端が接続さｆしたコンデンサ（
   ２４３）　、ツェナーダイオード責２４４）　、抵抗（
   ２４５＞の並列接続構成であることを特徴とする特許請
   求の範囲第１項記載の装置。
3. （３）前記集積回路へ電流供給をなす前記電源供給回路
   （２３）は、ダイオード（２３５）を介して第２のトラ
   ンジスタ（２３３）とカスケード接続さｎたトランジス
   タ（２３４）を有し、第２のトランジスタのエミッタは
   抵抗（２３７）及びダイオード（２３８）を介して前記
   回路（１８）の供給入力に接続ざｎると共に整Ｒプ＋）
   ッジ回路の出力端子（４５）へコンデンサ（２３９）を
   介して接続さ扛ており、前記トう／ジスタ（２３３）の
   ベースはツェナーダイオード（２３６）によりバイアス
   されており、前記２つのトランジスタのベース間に抵抗
   （２３１）が設けられ抵抗（２３０）により第１のトラ
   ンジスタ（２３４）のベースとコレクタとが接続されて
   いるＣとを特徴とする特許請求の範囲第１項又は第２項
   記載の装置。
4. （４）前記電源供給回路（２３）の出力は表示回路の抵
   抗（２５１）に接続さ扛、＠記制御回路（２４）の出力
   にインバータを介して表示回路（２５）のダイオード（
   ２５４，）のカソードに接続されており、このダイオー
   ドのアノードは前記集積回路（Ｔ、）の出力にカソード
   が接続されたダイオード（２５３）のアノードに接続さ
   ｎ、前記抵抗（２５１）が前記コモン端子（４５）にラ
   イトエミッティッドダイオード（２５２）を介して接続
   されており、またダイオード（２５３、２５４）の共通
   接続点が前記抵抗（２５１）とダイオ・−ド（２５２）
   との共通接続点に接続されていることを特徴とする特許
   請求の範囲第１項〜第３項記載のいずれかの装置。
5. （５）　　ｍＪ記ユーザ回路はダイオートブリッジ回路
   （４７、４８、４９、５０）と直列に接続されたリレー
   （Ｂ）のコイルを有し、前記ブリッジ回路の出力（４５
   、４６）はコンデンサ（５３）と抵抗（５２）との直列
   回路と並列に設けらｎたサイリスタ（５１）に接続され
   、前記サイリスタのゲートは分圧回路（５５、１７）を
   介して前記集積回路の出力に接続されており、抵抗（５
   ５）の両端にはコンデンサ（５６）が設けられており、
   前記集積回路は調整自在な発振器（１９、２０、２１、
   ２２）により生ずるパルスを語数する回路（１８）から
   なることを特徴とする特許請求の範囲第１項〜第４項記
   載のいずれかの装置。