JPS5814719B2 - 切換回路 - Google Patents

Description

【発明の詳細な説明】 この発明は例えば多数の測定点からの信号を１つの測定
器に時分割的に供給する場合等に使用される切換回路に
関し、特に被切換信号に悪影響を与えることなく確実に
切換動作ができる切換回路を提供しようとするものであ
る。

例えば多点測定器等では切換回路を具備し、多数の測定
点からの信号を１つの測定器に時分割的に供給するよう
にしている。

また逆に１つの信号源からの信号を多数の点に時分割的
に送出する場合にも切換回路が用いられる。

このような切換回路では特に測定信号を測定器に供給す
る場合等では取扱う信号のレベルが非常に小さいため外
部からの信号の混入を極力避けなくてはならない。

従ってスイッチ素子として半導体スイッチ素子を用いる
場合にバイポーラトランジスタを用いたのではベース電
流の影響が大きく実用にならない。

このためスイッチングされる信号路に制御信号の混入が
少ない電界効果トランジスタ（以下ＦＥＴと称す）が一
般に用いられている。

ＦＥＴの中でもモス型ＦＥＴはＳＮ比が悪く、且つオン
のときのソースードレイン間の抵抗値が比較的大きい。

これに対し接合型ＦＥＴはＳＮ比がモス型のそれより良
く、またオンにしたときのソースードレイン間の抵抗値
が小さいことからこの種切換回路では主に接合型ＦＥＴ
が用いられている。

第１図は従来の切換回路を示す。

同図において１及び２は入力端子を示し、この入力端子
１，２に例えば被測定信号源３，４の信号を供給する。

５は１つの出力端子を示し、入力端子１及び２に供給し
た被測定信号をこの出力端子５に選択的に取出し、例え
ば測定器１４に信号源３，４の信号を時分割的供給し得
るようにする。

このため入力端子１と出力端子５及び入力端子 と出力
端子５のそれぞれの間に接合型ＦＥＴ６及び７を直列接
続し、接合型ＦＥＴ６ ，７のソース（又はドレインで
もよい）とゲートの間に抵抗器８，９をそれぞれ接続し
、ゲートにそれぞれスイッチング制御用トランジスタ１
０．１１の例えばコレクタを接続し、スイッチング制御
用トランジスタ１０，１１のエミツタはバイアス電源１
２の例えば負極電極に接続し、バイアス電源１２の正極
電源は共通電位点に接続し、出力端子５と共通電位点と
の間には負荷抵抗器１３を接続する。

このような切換回路によればスイッチング制御用トラン
ジスタ１０．１１がオンにされている間はＦＥＴ６及び
７のゲートにバイアス電源１２から逆バイアスが供給さ
れ、オフに保持される。

また制御用トランジスタ１０．１１がオフにされるとＦ
ＥＴ６及び７がオンになる。

従って制御用トランジスタ１０．１１の何れか一方をオ
ンにし、他方をオフにすることによって入力端子１又は
２に供給される被測定信号を出力端子５に選択的に取出
すことができる。

実際上は入力端子の数は数十以上設けられ、各入力端子
に供給される被測定信号を順次出力端子５に取り出し測
定点を順次走査するように構成される。

ところでこの従来の回路では信号源３及び４に抵抗器８
及び９と制御トランジスタ１０．１１より成る直列回路
がそれぞれ接続されるため制御用トランジスタ１０ある
いは１１がオフのときトランジスタ１０あるいは１１の
オフ抵抗と抵抗器８及び９の直列回路を通じてわずかな
電流が分流してしまう欠点がある。

この電流は信号源３，４の内部抵抗が大きい程誤差値が
大きくなる。

従って内部抵抗の小さい信号源にしか適用できない。

また第２図に示すように出力端子５側に制御用トランジ
スタ１０，１１と抵抗器８，９との直列回路を接続する
ことが考えられる。

然し乍らこの第２図の例によればＦＥＴ６がオフでＦＥ
Ｔ７がオンの状態ではＦＥＴ７を通って出力端子５に出
力されて信号源４からの測定信号は制御トランジスタ１
０がオンとなっているため抵抗器８とトランジスタ１０
を通じて分流してしまう欠点がある。

このためこの回路では出力端子５に接続される負荷回路
例えば測定器１４は入力インピーダンスの低い回路に限
られてしまう欠点がある。

この発明では入力側及び出力側のどちらでも高インピー
ダンスの回路を接続でき、入力信号に悪影響を与えない
切換回路を提供するものである。

以下この発明の一実施例を図面について詳細に説明する
。

第３図はこの発明の一実施例を示す。

この発明においては入力端子１及び２と出力端子５のそ
れぞれの間にスイッチ素子として接合型ＦＥＴ６及び７
を直列接続すると共に両ＦＥＴ６及び７のゲ−トをそれ
ぞれスイッチング制御トランジスタ１０．１１を通じて
負極性のバイアス電源１２に接続し、ＦＥＴ６，７の共
通接続点の電位を入力インピーダンスが高いボルテージ
ホロワ１５に供給する。

このボルテージホロワ１５は反転入力端子に負帰還を施
し増幅度を「１」としだ差動増幅器を使用することがで
き、その出力を緩衡素子１６．１７を通じてＦＥＴ６，
７のゲートに供給する。

この例ではこの緩衡素子１６，１７として抵抗器を用い
た場合を示す。

このように構成することによりスイッチング制御トラン
ジスタ１０及び１１がオンのときは両ＦＥＴ６，７はオ
フに保持されるがスイッチング制御トランジスタ１０又
は１１がオフになるとＦＥＴ６又は７のゲートにはボル
テージホロワ１５を通じて出力端子５の電位が供給され
る。

従ってオンになっているＦＥＴのゲートは入力信号に追
従してソース及びドレイン電極と同電位に保持され、入
力信号の振巾が大きくともＦＥＴのソースードレイン間
の抵抗値は一定に保持され入力信号は出力端子５に正確
に伝達される。

然も入力側及び出力側から見てもこの切換回路の共通電
位点に対するインピーダンスが高いため信号源３，４及
び出力側の負荷回路１４には高インピーダンスの回路を
接続することができる。

第４図はこの発明の他の実施例を示す。

この例では入力インピーダンスが低いボルテージホロワ
でも用いることができるようにした実施例を示す。

即ちこの例ではＦＥＴ６，７の共通接続点と出力端子５
との間に負帰還増幅器１８を介挿し、この負帰還増幅１
８の帰還点の電位をボルテージホロワ１５に供給し増幅
器１８の帰還点の電位をボルテージホロワ１５を通じて
ＦＥＴ６，７の各ゲートに供給する。

増幅器１８の帰還点の電位はこの増幅器１８の入力端子
の電位と同電位に変化する。

従ってＦＥＴ６と７のゲートの電位は制御トランジスタ
１０．１１がオフの場合そのソース及びドレインの電位
に追従し、同電位に保たれる。

従ってオンの状態にあるＦＥＴ６又は７のゲートはその
ソース及びドレイン電極の電位と等しく保持されるため
入力信号の振巾が大きくともまた直流レベルが大巾に変
動してもドレインーソース間の抵抗値が変化することは
なく正確に入力信号を出力端子５に送出できる。

然もこの場合ボルテージホロワ１５は負帰還増幅器１８
の帰還点の電位を受けるようにしているためボルテージ
ホロワ１５の入力インピーダンスは低くともよく安価な
増幅器を使うことができる。

尚ボルテージホロワ１５の入力信号としては負帰還増幅
器１６の帰還点の電位に限らず、第５図に示すように増
幅器１６の出力側に増幅器１６の帰還抵抗１９．２０と
同じ比率の分割抵抗２１，２２を設け、その分割点の電
位をボルテージホロワ１５に供給するようにしてもよい
。

また上述においてはボルテージホロワ１５の出力をＦＥ
Ｔ６ ，７のゲートに供給する緩衡素子１６，１７とし
て抵抗器を用いた場合を説明したが、第６図に示すよう
にスイッチ用トランジスタ２３．２４によって構成する
こともできる。

つまりこのスイッチ用トランジスタ２３．２４を通じて
それぞれＦＥＴ６と７のゲートに供給するようにし、こ
のスイッチ用トランジスタ２３．２４をスイッチ制御ト
ランジスタ１０．１１とそれぞれ逆極性に動作させるよ
うにインバータ２５ ． ２６を介して制御信号を供給
するように構成することもできる。

このように構成することによってオンの状態にあるＦＥ
Ｔ６又は７のゲートにだけボルテージホロワ１５の出力
電圧が供給される。

従って第３図乃至第５図の例のようにオフとなっている
ＦＥＴのゲートに供給されている逆バイアス電圧がオン
となっているＦＥＴのゲートに影響を与えることがなく
安定に動作させることができる。

またこの方式は第４図で説明した負帰還増幅器１８を用
いる回路にも適用できること容易に理解できよう。

以上説明した如く、この発明によれば切換スイッチ素子
として動作する接合型Ｆ Ｅ Ｔをオンに保持する場合
、そのゲート電位はボルテージホロワ１５の出力によっ
てソース、ドレイン電位と同電位に保持されるため人力
信号のレベルが大巾に変ってもスイッチ用ＦＥＴの抵抗
値が変化することはなく、入力信号を正確に出力端子５
側に送出することができる。

又この発明回路によればオンとなっている状態の通路を
入力側から見ても出力側から見ても何れも高インピーダ
ンスであるから信号源３，４も負荷回路１４も共に高イ
ンピーダンス回路を接続することができる。

尚上述では端子１，２を入力端子とし、端子５を出力端
子としたが、接合型ＦＥＴの性質上端子５を入力端子と
し、端子１，２を出力端子とし、入力端子に供給した信
号を複数の出力端子に時分割的に送出する場合にも使用
できること容易に理解できよう。

【図面の簡単な説明】

第１図及び第２図は従来の切換回路を説明する接続図、
第３図はこの発明の−実施例を示す接続図、第４図乃至
第６図はこの発明の他の実施例を示す接続図である。 ３，４：信号源、６，７：スイッチ素子として動作する
接合型ＦＥＴ，１０，１１：スイッチ制御用トランジス
タ、１２：バイアス電源、１４：負荷回路、１５：ボル
テージホロワ、１ ６ ， １ ７，２５，２６：緩衡
素子、１８：負帰還増幅器、１９，２０：帰還抵抗、２
１，２２：分割抵抗器。

Claims (1)

1. 【特許請求の範囲】 １Ａ。 ドレイン（又はソース）が共通接続され、この共通接続
   点が出力端子（又は入力端子）に接続されソース（又は
   ドレイン）が複数の入力端子（又は出力端子）に接続さ
   れた複数の接合型電界効果トランジスタと、 Ｂ．これら複数の接合型電界効果トランジスタの各ゲー
   トに接続され、これら複数の接合型電界効果トランジス
   タを選択的にオン、オフ制御するスイッチング制御回路
   と、 Ｃ．上記接合型電界効果トランジスタの共通接続点の電
   位変化と連動して変化する電圧が入力されるボルテージ
   ホロワと、 Ｄ．このボルテージホロワの出力端子と上記接合型電界
   効果トランジスタの各ゲートの間に接続した緩衡素子と
   、 を具備して成る切換回路。