JPS58147114A - パタ−ンの欠陥検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 体集積回路の製造に使用するレチクルパターンの欠陥検
査方法に関するものである。

現在集積回路を製造する工程の一つＫ、シリコンウェハ
ー上ホトエツチングする工程がある。すなわち、シリコ
ンウェハー上にマスクを密着させて置き、上方から可視
光線または紫外線を照射しホトエツチングしている。こ
のパターンな暁付けたマスクに欠陥があると、集積回路
製造の歩出りが大佐な悪彰蕃を受ける。このマスクは充
分な平面度に磨かれたガラス板にクロム等の金属膜を蒸
着した後、所定のパターンを焼付けて形成しているが、
金属蒸着膜にピンホールがあるとパターンを焼付けた場
合に欠陥が発生する可能性がある。

また、金属蒸着膜にピンホールがなくてもパターンを焼
付けた後のマスクに欠陥がある場合がある。

第１図は上述したような集積回路製造用マスクを示す図
である。第１図中マスク１には、縦および横方向に延在
する多数のスクライブライン２によって区画された多数
のチップパターン８が形成されている。これらのパター
ン８の模様は同一て１′しられている。

、第２図は、パターンを焼付けたマスク１のパターンの
一部分を顕微鏡で観察した像を示す図である。このマス
ク部分には欠陥はなく、完全なものとする。マスクｌの
パターンは透明部４と不透明部５から構成されている。

第８図は欠陥を有する同じパターン部分の顕微鏡観察僧
を示す図である。

図中部分Ａ、Ｂは蒸着膜が残っている状態を示している
。部分Ａにおいては、本来離間していなければならない
ランド間が継ってしまっている。一方、部分ＢＫおける
残存蒸着膜は空間にあるので、場合によっては集積回路
の不良の原因にはならないかも知れない。部分Ｃにおい
てはランドの一部か欠けている。しかしながら、ランド
が切れるところまではいっていないので、集積回路の不
良の原因にならないかも知れない。部分りにおいてはラ
ンドは完全に切れてしまっており、不良の原因となる。

従来、上述したマスクパターンの欠陥を検査するために
、本願人は特公昭Ｉ４−８１３１４Ｗ号。

特公昭５４−８７４７５号公報においてパターンの欠陥
を正確かつ高速に検査することができる装置を提供して
いる。しかしながら、上述した装着では最近のＩＣ、Ｌ
ＳＩ等の高密度化したパターンの欠陥、４？に本来欠陥
として判定されてはならない擬似欠陥を除去できる程十
分な精度は得られなかった。そのため、本願人は特願昭
５６−１４４７４０号において、マスク原版を作成する
ときに使用するＰＣ）　（Ｐａｔｔｅｒｎ　Ｇｅｎｅｒ
ａｔｉｏｎ　）テープに記憶された情報と、このテープ
に基づいて製作された実際のパターンとを比較すること
によって信頼度の高い欠陥検査をできる装置を開発して
いる。しかしながら、この装置においてはＰＧテープの
パターンがあまりに正確な像を表示するため、実際のパ
ターンと比較判定する場合特にパターンの角の部分で擬
似欠陥を欠陥と判定する場合があった。すなわち、パタ
ーンを作成するｚｓ甘、バ５ターンの角の部分ではエツ
チングが十分上４１Ｃ行なわれず、角が丸くなるのが普
通であり、このため角の部分で擬似欠陥が発生し易くな
る欠点がある。

本発明の目的は上述した不具合を解決し、比較するとき
の基準パターンとして使用されるＰＧテープからのパタ
ーン信号の角部を丸めて擬似欠陥を少なくする方法を提
供しようとするものである。

本発明は被検体のパターンの欠陥、特に半導体実積回路
の製９に用いるマスクのパターンの欠陥を、前記被検体
のパターンに対応した基準情報を蓄積した記碌媒体から
読出した基準情報から得られるパターンと比較すること
により、自動的に検知する欠陥検査方法において、前記
比較前に、前記基準情報によって表わされるパターンの
内、擬似欠陥の出やすいパターンの角部な多数決の原理
により丸める前処理をするととＫよって、擬似欠陥を除
去し高精度の欠陥検査を行ない得るよう構成したことを
％敞とするものである。

以下図面を参照して本発明の詳細な説明する。

第４図は本発明のパターンの欠陥検査方法を実施するパ
ターンの欠陥検査装置の全体の構成を示すブロック図で
ある。全体の構成は大きく分類してステージユニット１
Ｇ、ビデオ信号変換ユニット５ｏｌｌ＋ｔｌｌｌユニツ
）４０の８つのユニットから成っている。以下上述した
順に各部の動作を簡雄に説明する。

まずステージユニット１０においては、被検体１８であ
るパターン（例えばレチクルマスク等）を光源１１より
の光で照射し、その透過光をビットアレイに入射し走査
データを得て制御部４０へ出力している。マーキュリ−
ランプ１１からの元は、被検体である例えばレチクルマ
スク１８＆固定しであるＸ−Ｙステージへ入射する。−
その透過光をそのままイメージセンサ−２８のビットア
レイに入射するとビットアレイの物理的大きさのため走
査データを得る精度の面で問題がある。そのため、本発
明においては自動焦点機構１４を具えた対物レンズ１７
で透過光を例えば２５倍に拡大して、イメージセンサ−
２８のビットアレイ九投影している。本例で使用する自
動焦点の機構は、本願人による特公昭５４−３１３４８
号会報で提案されている機構と同一である。ｆｔ受光用
ビットアレイの構造は受光した党を１０００点での走査
データにするための１０００個の素子より成るビットア
レイと、左端と右端に予備のための１２個−［つの素子
より成るビットアレイより構成され、合計で１０ｚ４個
の光受光素子より成るビットアレイを具えている。ビッ
トアレイはＸ方向Ｋｆを９＋するように設置され幅は被
検体上１−寥相当一（ルように約２５１ａ１１Ｋ、ビッ
トアレイのピッチは２５μｍに設定されていて、図示の
ようにＹ方向へステップ状ＫＸ−Ｙステージを駆動する
ことにより走査を行なっている。そのため、全画面のＸ
方向を一度の走査で走査しきれないので、上述の操作を
繰返し実行することになる。また、この場合実際のレチ
クル等のパターンの測定単位を１μｍに設定しているが
、勿論性の値としても良い。

この走査を行なう上で一番問題になるのは、Ｘ方向、Ｙ
方向の補正である。まず、第４図において例えばレチク
ルマスク１８をＸ−Ｙステージに瑣り付けるときは、そ
の外局にそって設定られている１ｌＩｓの帯状基準パタ
ーンを光学系で観察しながら党の透過面とマスク面が平
行になるように取り付ける。上述したよう和、走査はＸ
テーブル１５、Ｙテーブル１６をステップモーター１３
゜１！によって駆動することで実行しているので、まず
その各方向の制御はそれぞれリニアエンコーダ１９．！
ｔｏによって行なつ℃いる。すなわち、Ｘ、Ｙテーブル
１５．１６の動きをリニアエンコーダ１９．２０の監視
によりステージポジションコレクター２１に供給する。

ここで、Ｘ、Ｙ方向のずれが比較され補正信号が各ステ
ップモータ１Ｂ、１ｇに供給されて補正が行なわれる。

また、この補正だけでは精度の面で問題があるため、峙
ＫＸ方向に対しては、ステージポジションコレクター思
］からのＸ方向のずれ量に対する補正信号をイメージセ
ンサ−ドライバー２ｇＫ供給してイ、７ｌ−−１）＊：
／ｆ　−２３中のビットアレイ九入射−ｊる党のうち、
左端、右端の余りの１２個のビットを使用して、誤差に
対してずらして１０００点での走査データを得るように
する。

次に第４図中のビデオ変換ユニット８０について説明す
る。ＣＡＤシステム等により作成されたＰ（）テープは
、本システムのフォーマットを持つｍｆ用レしクルテー
プ＄１１’Ｃ変換され、ビデオ変換ユニットに供給され
る。このレチクルテープδ】は、テープユニット１ＩＢ
Ｋ敗り付けられた後、制髄ユニット４０中のＣＰＵの制
御により磁気テープ制御部８６を介してステージ部１０
で検査されているレチクルマスク１８に対応する場所の
ファイルをレチクルテープ８１から読み出し、２つ設け
である磁気チー・プメモリーのうちの一方（図′７″は
磁気テープメモリー８８）へ記憶する。この磁気テープ
メモ＋３−に記憶されたレチクルテープ３】よりの点の
座標群より、磁気テープ制御部８６からの同期信号の制
御のもとにビデオ信号変換器δ５により画儂に変換され
た後、３つ設けであるビデオメモリーのうちの一方（図
ではビデオメモリー８８）に記憶される。画偉としてビ
デオメモＩＪ　　［記憶されたデータは、磁気テープ制
御部８６の制御によりステージ部］０のイメージセンサ
−８８で走査された部分に対応してビデオ信号出力制御
部８９より読み出され、制御ユニット４０の比較器４５
４Ｃ入力される。なお、磁気テープメモリーとビデオテ
ープメモリーが上述のように２ユニツトずつ設けられて
いるのは、制御ユニツ）４０での比較操作が運いため出
力する同期が合致せずあき時間の生じるのを防ぐためで
、第４図忙示す例で説明するとレチクルテープ８１から
のデータが磁気テープメモリー３８に記憶されると同時
に磁気テープメモリー８４にすでに記憶されていたデー
タがビデオ信号変換器より画ｌに変換されビデオメモＵ
　−８８Ｋ記憶され、それと同時にビデオテープメモリ
ー８７にすでに記憶されていた画儂はビデオ信号出力制
御部８９を介して制御ユニット４０へ出力される。

上述のようＫして作成されたステージユニット１０、ビ
デオ変換ユニット８０からの両出力は、制御エニツ）４
０に供給される。制御ユニット４ＧＩＣおいては、その
欠陥部分を検知するために両市力信号を比較器４５によ
り比較している。

比較器４１ｓを介して比較操作の終了した信号は、デー
タ処理部４７に供給され各種の処理が行なわｒする。デ
ータ処理部４７は各種Ｉ１０インターフェース、　ＲＡ
Ｍ　、　ＲＯＭ　、　ＣＰＵ　、表示部から構成され、
処理されたデータはプリンター４８より出力される。

第５図囚〜（Ｃ）は本発明のパターン欠陥検査方法に忘
ける前処理方法の原理を示す図である。このパターンの
前処理方法を実施する回路は制御ユニット４θ中の比較
器４５に設けられていて、比較ｉＪ　ｖＣ４１１として
用いられるＰＧテーグからのデジタルデータの角を以下
に述べる多数決の原理によ＝’）−（丸めている。第Ｓ
図に示すように１本発明のパターンの前処理方法として
、中央の画素ｐ（１，ｊ）な目的の処理を行なう画素と
する８×８の・ツインドウを考えている。ここで、愚な
１日を０とすると、以下の式Ｐ（ｔ、ｊ）の値が５以上
ならば黒、４以下ならば白と画素（ｘ、ｊ）を決定する
。

Ｐ（０，ｊ）＝　ｊノル（ｉ＋に−Ｍ　、　ｉｌｌ　−
１）ｋ＝１１＝１ 例えば、第器図囚、　（Ｂ）　、　（ＣＩ　においてＰ
（１，ｊ）の値は各々！、４．１であり第５図（Ｂ）　
Ｋ示す角の部分が黒から白に変わり角が丸められること
が理解できる。また、その目的とする画素ｐ（ｉ、ｊ）
が角でない場合すなわち第５図（支）、（Ｃ）の場合は
、処理によってデータは変化しない。さらに１．ｊを順
番に変えることにより画面全体の前処理を行なうことか
できる。

上述した処理はコンピュータのソフトプログラムで簡単
に達成できるが、第４図に示したようなパターンの欠陥
検査装置と組み合わせて使用する場合はその処理速度、
特にデータの読み出し速度が他の部分の回路と比較して
著しく遅いため、爽＠にはハード的な回路を使用してい
る。第６図。

第７図は本発明のパターンの前処理方法を実施する回路
図である。

第６図に示す実施例においては、入力端子６０ＫＰＧテ
ープから読み出したビデオ信号を供給し、この信号を１
ライン遅延回路６１，６２１Ｃ直列に　　□供給し、非
運地信号、１ライン遅凰信号および２ライン運蝙信号’
Ｉ／得る。非遅延信号は１ピット遅延回蹟６８および６
４に直列に供給し、ｌライン遅延信号を１ピット遅延−
路６器および６６Ｋ（［ダ１ｊに供給し、！ライン遅延
信号を１ビツト遅延回路６７および６８に直列に供給す
る。このようにして、非遅延信号、１ライン遅延信号お
よび３ライン遅延信号の各々に対して、非遅延信号、１
ビット遅延信号および３ビット遅延信号を作成する。

２ライン遅延信号、］ライン遅延信号および非遅延信号
なそれぞれ抵抗６９．７０および７１を経て合成し、（
Ｓライン＋１ビツト）遅延信号。

（］ライン＋１ビット）遅延信号および１ビツト遅延１
ぎ号をそれぞれ抵抗７！、？２１およびフ４を柱で合成
し、（２ライン＋８ビツト）遅延信号。

（１ライン＋２ビツト）遅魁信号および２ビツト遅延信
号を抵抗？５．フロ、７フを経て合成し、こｎら合成し
た信号をさらに合成して加算器７８番て供給する。これ
Ｋより１１１１１１図に示す畠×８ビットＪ）ウィンド
ウ内の総ての信号の総和Ｐ（ｉ、ｊ）が得られる。この
総和を比較ｉｎ７９に供給し、ポテンショメータ８０で
与えられる基準電圧と比較し、出力端子８１４前処理し
たビデオ信号が得られる。

上述した例では抵抗６９〜７７の値は総て等しくしたが
、これらを適当な重み付けと関連した異なる値とするこ
ともできる。

第７図に示す実施例においても遅延信号を得る構成は第
６図に示し、た実施例と同様であり、同一の符号を付け
て示す。本例ではこのよう和して得られた９つの信号を
Ｐ　−ＲＯＭ　８　Ｂに供給する。

このＰ　−ＲＯＭ　８　ｆｆｉには多数決の原理により
角部ノて丸味を付ける演算を予じめプログラムしておぎ
、これＫより出力端子８１に前処理したビデ第１ｄ号が
得られる。本例においてはＰ　−ＲＯＭ　８２中のグロ
グラムにより中心１ｉｉｉ素Ｐ（１，ｊ）に対する重み
付けを行なうことができるので抵抗６９〜フ７は雀略し
である。

このよ５和前処理して角部を丸めた基準パターン信号を
実際のマスクを走査して得られるビデオ信号と比較する
ことＫより角部における擬似欠陥の発生を抑止すること
かで営、高精度の欠陥検出が可能となる。

【図面の簡単な説明】

第１図はパターンの欠陥検査装置によって検査するのが
好適な集積回路製造用レチクルマスクσ）構成を示す平
面図、 第２図は欠陥のないパターンの一部分の顕微鏡観察像を
示す図、 纂３図は欠陥のあるパターンの同一部分の顕微＠観察儂
欠示す図、 第４図は本発明のパターンの欠陥検査方法を実測するパ
ターンの欠陥検査装置の全体の構成を示てブロック図、 第５図（Ａｌ〜ｆｃ）は本発明のパターン疋よる欠陥検
査方法の原種を示す図、 第６図、第７図は各々本発明によるパターンの欠１陥検
査方法を実行する回路の実施例である。 ｌＯ・・ステージュニツ）、８０・・・ビデオ信号変換
ユニット、４０・・・制御ユニット、１８・・・加Ｊｌ
！、７９・・・比ｆ器、８２・・・Ｐ　−ＲＯＭ　。 第１図

Claims (1)

1. 【特許請求の範囲】 Ｌ　被検体のパターンの欠陥、特に半導体集積回路の製
   造に用いるマスクのパターンの欠陥を、前記被検体のパ
   ターンに対応した基準情報を蓄積した記鍮媒体から読出
   した基準情報から得られるパターンと比較することＫよ
   り、自動的に検知する欠陥検査方法において、前記比較
   前罠、前記基準情報によって表わされるパターンの内、
   擬似欠陥の相やすいパターンの角部を多数決の原理によ
   り丸める前処理なするととによって、擬似欠陥を除去し
   高精度の欠陥検査を行ない得るよう構成したことを特徴
   とするパターンの欠陥検査方法。 １　前記多数決の原理を８×８のウィンドウを使用して
   行なうことな特徴とする特許請求の範囲第１項記載のパ
   ターンの欠陥検査方法。