JPH06232229A - 欠陥検査方法及びその装置 - Google Patents

欠陥検査方法及びその装置

Info

Publication number
JPH06232229A
JPH06232229A JP1720793A JP1720793A JPH06232229A JP H06232229 A JPH06232229 A JP H06232229A JP 1720793 A JP1720793 A JP 1720793A JP 1720793 A JP1720793 A JP 1720793A JP H06232229 A JPH06232229 A JP H06232229A
Authority
JP
Japan
Prior art keywords
defect
circuit pattern
frame
size
black
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1720793A
Other languages
English (en)
Inventor
Hiroshi Maruyama
浩 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1720793A priority Critical patent/JPH06232229A/ja
Publication of JPH06232229A publication Critical patent/JPH06232229A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【目的】 マスクレチクル等の欠陥検査方法に関し、自
動的にマスクレチクル等の欠陥を検出し、その欠陥が集
積回路の特性上支障となる欠陥か否かを判定して、人手
による顕微鏡検査の負担を軽減する。 【構成】 マスクレチクル等の基板上の回路パターンを
他の回路パターンまたは設計データと比較して欠陥を検
出し、下記のように欠陥の周囲の回路パターンを参照し
て、この欠陥の集積回路の特性に与える支障の有無を判
定する。a検査対象と比較対象の回路パターンの画像デ
ータ上に欠陥を中心として大きい第1のサイズの枠を設
定し、一方の枠内が真白または真黒であれば孤立欠陥と
判定する。bこの条件が成立しないとき、枠を第2のサ
イズまで小さくし、枠の一辺が真白(黒)から真黒
(白)に変化すれば微細パターン近傍の欠陥と判定す
る。c枠を第2のサイズまで小さくしたとき、枠の一辺
が、真白または真黒から、白黒混在に変化すれば微細パ
ターン近傍の欠陥と判定する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路装置を製造す
る工程において、フォトプロセスに用いるマスクレチク
ル等の欠陥検査方法及びその装置に関する。近年、集積
回路が大規模化、高集積化されるにともない、マスクレ
チクルの高品質化と短納期化が要求されている。そのた
めには、マスクレチクル検査の信頼性の向上と、検査に
要する時間の短縮を図ることが必要になった。
【0002】
【従来の技術】従来のマスクレチクルの欠陥検査装置で
は、微細な回路パターンの近傍に生じると集積回路の特
性に支障を生じる微小な欠陥でも検出することができる
欠陥検出感度でマスクレチクル全面を検査し、検出され
た欠陥はそれがどの位置であってもすべて欠陥としてメ
モリに記憶されていた。
【0003】そして、欠陥を有するものとして記憶され
たマスクレチクルは後に抽出され、メモリに記憶されて
いる欠陥の態様と、その周囲の回路パターンを顕微鏡に
よって観察して、この欠陥が集積回路の特性に支障を生
じるか否かを判定し、集積回路の特性に支障を生じない
欠陥を有するマスクレチクルはそのまま良品とし、補修
できるパターンの欠損をリフトオフ、FIB等によって
補充し、補修できるパターンの橋絡をFIB等によって
除去して良品とし、補修不可能な欠陥を有するマスクレ
チクルは不合格品としていた。
【0004】図6は、マスクレチクルの自動検査装置の
概略説明図である。この図において、1は光源、2はマ
スクレチクル基板、21 ,22 は回路パターン、31
2 はレンズ系、41 ,42 は受光素子、5は信号処理
回路、6は画像メモリ、7は欠陥検出回路、8は欠陥判
定回路、9は欠陥メモリである。
【0005】この図によってマスクレチクルの自動検査
装置の概略を説明する。同じ回路パターン21 ,22
連続的に形成されているマスクレチクル基板2の下に光
源1を配置し、光源1から放出される光が回路パターン
1 ,22 の回路パターンの同一部分を透過する光をレ
ンズ系31 ,32 によって集光して光像とし、この光像
の明暗を受光素子41 ,42 によって電気信号に変換
し、信号処理回路5によって位置ずれ調整等の信号処理
をして画像メモリ6に蓄積し、この画像メモリ6の情報
から欠陥検出回路7によって所定の大きさを超える微細
な欠陥を検出し、従来の検査方法では欠陥をもつマスク
レチクルは全て欠陥メモリ9に記憶させていた。そし
て、前記のように、欠陥をもつマスクレチクルは全て人
手による顕微鏡検査に付されていた。
【0006】
【発明が解決しようとする課題】集積回路装置の製造に
用いるマスクチクルの場合、同じ大きさの欠陥、例えば
5倍レチクル上で1μm以下の欠陥であっても、欠陥が
ある場所によって、ステッパーで露光するときに、欠陥
のある位置とステッパーの解像度によって、集積回路装
置の回路に影響を生じて特性に致命的な欠陥を生じる場
合と、欠陥が特性上問題にならない場合がある。
【0007】さらに具体的にいえば、ある程度の大きさ
の欠陥であっても、それが大きな回路パターンの中に存
在する孤立欠陥である場合は、集積回路装置の特性上問
題とならないが、微細な回路パターン中に存在する欠陥
は、それが1μm以下の寸法の微細な欠陥であっても、
そのマスクレチクルを用いて露光する場合にパターン異
常を発生する。
【0008】従来のマスクレチクルの検査方法において
は、マスクレチクルの全面にわたって、マスクレチクル
上で最も微細な回路パターンの部分で問題となる大きさ
の欠陥を検出する感度で欠陥を検出しているため、欠陥
の検出数が実際に支障を生じる欠陥の数に比べて著しく
多くなるという問題がある。そして、欠陥が検出された
全てのマスクレチクルについて、実際に支障を生じる欠
陥であるか否かを人手によって顕微鏡を通して確認して
いるため、検査に時間がかかり、作業ミスの原因にもな
っていた。
【0009】本発明は、図6のマスクレチクルの検査過
程において、欠陥検出回路7の次に、欠陥判定回路8を
付加することによって、マスクレチクルの実際に支障と
なる欠陥だけを迅速に自動的に検査する手段を提供する
ことを目的とする。なお、本発明は、集積回路の製造に
用いるマスクレチクルの回路パターンの検査だけでな
く、印刷配線基板上の回路パターン等一般的に回路パタ
ーンの検査にも適用することができる。
【0010】
【課題を解決するための手段】本発明にかかる欠陥検査
方法及びその装置においては、基板上の回路パターンを
他の回路パターンと比較することによって欠陥を検出
し、該欠陥の周囲の回路パターンを参照することによっ
て該欠陥の回路の特性に与える支障の有無を判定する。
【0011】この場合、基板上の回路パターンを比較す
る他の回路パターンとして、該基板上に形成されている
同種の回路パターン、または、該基板とは別の基板上に
形成されている標準回路パターンを用いることができ、
また、基板上の回路パターンを比較する他の回路パター
ンとして、回路パターンの設計データ自体を用いること
ができる。
【0012】また、この場合、検査対象であるマスクレ
チクル基板上の回路パターンと、これと比較する他の回
路パターンの画像データ上に、両回路パターンが一致し
ない部分として検出された欠陥を中心として第1のサイ
ズの枠を設定し、該枠の内側の画像データの一方が真白
または真黒であるか否かにより、該欠陥が孤立欠陥であ
るか、回路パターンのエッジ部あるいはエッジ近傍の欠
陥であるかを判定することができる。
【0013】また、この場合、検出された欠陥を中心と
する第1のサイズの枠の内側が回路パターンの一部が存
在するため真白または真黒にならず、枠を第2のサイズ
まで小さくした結果、枠の一辺が真白から真黒に、また
は、真黒から真白に変化するとき、該欠陥が微細な回路
パターン部の欠陥であると判定することができる。
【0014】また、この場合、検出された欠陥を中心と
する第1のサイズの枠の内側が回路パターンの一部が存
在するため真白または真黒にならず、枠を第2のサイズ
まで小さくした結果、第1のサイズの枠の一辺が真白、
または、真黒であり、第2のサイズの枠の一辺に白と黒
が混在するとき、該欠陥が微細な回路パターン部の欠陥
であると判定することができる。
【0015】また、この場合、検出された欠陥が微小な
孤立欠陥であるか、微細な回路パターン部の欠陥である
かを判定し、微小な孤立欠陥であれば欠陥として記憶さ
せず、微細な回路パターン部においては微細な欠陥でも
欠陥として記憶させることができる。
【0016】
【作用】図1は、本発明のマスクレチクル等の欠陥検査
方法の流れ図である。図2は、本発明の孤立欠陥の判定
方法説明図であり、(A)は検査対象、(B)は比較対
象を示している。図3は、微細パターン部の欠陥の判定
方法説明図(1)であり、(A),(A 1 )は検査対
象、(B),(B1 )は比較対象を示している。図4
は、微細パターン部の欠陥の判定方法説明図(2)であ
り、(A),(A 1 )は検査対象、(B),(B1 )は
比較対象を示している。図5は、微細パターン部以外の
パターン近傍の欠陥の判定方法説明図であり、(A),
(A1 )は検査対象、(B),(B1 )は比較対象を示
している。これらの図によって本発明をマスクレチクル
の欠陥検査方法に適用した場合を説明する。
【0017】a 比較するマスクレチクルの回路パター
ンあるいは設計データと、検査対象であるマスクレチク
ルの回路パターンを比較して、両回路パターンの不一致
点(差)によって欠陥Dを検出する。その欠陥Dを中心
とする、検査対象であるマスクレチクルの回路パターン
と比較対象であるマスクレチクルの回路パターンの画像
データを取り出す。
【0018】b 検査対象であるマスクレチクルの回路
パターンと比較対象であるマスクレチクルの回路パター
ンの画像データに、検出された欠陥Dを中心にして設計
ルールによって決まる大きい第1のサイズの枠を発生さ
せる。そして、図2に示されているように、欠陥Dが黒
で、比較対象である回路パターンの画像データの枠の内
部が真白である場合と、欠陥Dが白で、比較対象である
回路パターンの枠の内部が真黒である場合は、この第1
の枠の中に回路パターンが存在しないから、この欠陥D
を孤立欠陥であると判定する。
【0019】この場合は、欠陥Dがある限度で微細(例
えば1μm以下)であれば露光時にフォトレジスト膜に
転写されず集積回路装置の特性に支障を生じないから、
孤立欠陥が検出されても欠陥メモリ9(図6参照)に記
憶させない。欠陥Dがある限度より大きい場合は、孤立
欠陥であっても露光時にフォトレジスト膜に転写され集
積回路装置の特性に支障を生じるから欠陥メモリ9(図
6参照)に記憶させる。
【0020】c この比較対象である回路パターンの第
1のサイズの枠の内部が真白か真黒でない場合は、回路
パターンがこの枠内に存在することになるから、この欠
陥Dは孤立欠陥でないと判定して、枠を第2のサイズま
で小さくする。
【0021】d 大きい第1のサイズの枠から小さい第
2のサイズの枠に小さくするとき、欠陥Dの近傍の回路
パターンによって、図3に示されているように、欠陥D
が黒で、枠の一辺が、真白から真黒に、または、欠陥D
が白で、枠の一辺が、真黒から真白に変化した場合は、
近傍に存在する回路パターンの影響であるから微細な回
路パターン部近傍の欠陥であると判定する。この場合
は、ある限度以上の微細な欠陥Dは集積回路装置の特性
に支障を生じる恐れがあるから欠陥メモリ9(図6参
照)に欠陥ありとして記憶させる。
【0022】e 大きい第1のサイズの枠から小さい第
2のサイズの枠に小さくするとき、欠陥Dの近傍の回路
パターンによって、図4に示されるように、大きい第1
のサイズの枠の一辺が真黒か真白であり、小さい第2の
サイズの枠の一辺が白黒混在する場合は、微細な回路パ
ターン部の欠陥であると判定する。この場合は、ある限
度以上の微細な欠陥は集積回路装置の特性に支障を生じ
る恐れがあるから欠陥メモリ9(図6参照)に欠陥あり
として記憶させる。
【0023】これとは逆に、大きい第1のサイズの枠か
ら小さい第2のサイズの枠に小さくするとき、欠陥Dの
近傍の回路パターンによって、図5に示されるように、
枠の一辺が、真白から真黒に、または、真黒から真白に
変化しなかった場合で、大きい枠の一辺が真黒か真白で
なく、小さい枠の一辺が真黒か真白である場合は、検出
された欠陥を、微細な回路パターン部以外の回路パター
ン近傍の欠陥でないと判定する。この場合は、欠陥が集
積回路装置の特性に支障を生じないから欠陥メモリ9
(図6参照)に記憶させない。
【0024】
【実施例】以下、本発明の実施例を先に本発明の作用を
説明する際に説明した図1、図2、図3、図4、図5、
図6を参照して説明する。 第1過程(図6参照) 検査対象である回路パターン21 と比較対象である回路
パターン22 が形成されたマスクレチクル基板2の下に
光源1を配置し、光源1から放出される光が回路パター
ン21 を透過する光をレンズ系31 によって集光し、受
光素子41 によって電気信号に変換し、信号処理回路5
によって検査対象の画像データにして画像メモリ6にビ
ットマップとして記憶させる。また、光源1から放出さ
れる光が比較対象である回路パターン22 を透過する光
をレンズ系32 によって集光し、受光素子42 によって
電気信号に変換し、信号処理回路5によって比較対象の
画像データにして画像メモリ6にビットマップとして記
憶させる。
【0025】第2過程(図6参照) 画像メモリ6に蓄積されている検査対象の画像データと
比較対象の画像データを欠陥検出回路7によって比較す
ることによって、所定の大きさを超える欠陥Dを検出す
る。比較対象が同じマスクレチクル基板2に形成されて
いる他の回路パターンである場合は、回路パターンが一
致しない部分を取敢えず欠陥とする。比較対象が標準回
路パターンあるいは設計データである場合は、標準回路
パターンに一致しない検査対象のパターンの部分が欠陥
である。
【0026】第3過程(図1、図2、図6参照) 第2過程において検出した欠陥Dを中心とする、検査対
象の回路パターンと、比較対象の回路パターンの画像デ
ータを抽出し、検査対象の回路パターンと比較対象の回
路パターンの画像に、欠陥Dを中心として、設計ルール
によって決まる、第1のサイズ、例えば一辺8μmの大
きい枠を発生させ、図2に示されているように、欠陥が
黒で、比較対象の回路パターンの枠の内部が真白である
場合と、欠陥Dが白で、比較対象の回路パターンの枠の
内部が真黒である場合は、この欠陥Dは回路パターンの
エッジから離れているとみることができるから、孤立欠
陥であると判定する。
【0027】孤立欠陥であれば、欠陥がある限度で微細
(例えば1μm以下)であれば集積回路装置の特性に支
障を生じないから、欠陥Dが検出されても欠陥メモリ9
(図6参照)に蓄積せず、ステッパーの解像度等によっ
て影響を受けるある限度より大きい場合は、孤立欠陥で
あっても集積回路装置の特性に支障を生じる恐れがある
ため欠陥ありとして欠陥メモリ9(図6参照)に記憶さ
せる。
【0028】第4過程(図1、図3、図6参照) この第1のサイズの枠の内部が真白か真黒でない場合は
孤立欠陥でなく、回路パターン近傍の欠陥であると判定
して、欠陥Dを中心にしたままで例えば一辺8μmの第
1のサイズの枠を例えば一辺2μmの第2のサイズの小
さい枠に小さくする。なお、この枠の大きさは設計ルー
ルによって適宜変更することができる。
【0029】第5過程(図1、図3、図6参照) 大きい第1のサイズの枠から小さい第2のサイズの枠に
縮小したとき、欠陥Dの近傍の回路パターンによって、
図3に示されているように、欠陥Dが黒で、枠の一辺
が、真白から真黒に、または、欠陥Dが白で、枠の一辺
が、真黒から真白に変化した場合は、微細な回路パター
ン部の欠陥であると判定する。この場合は、欠陥Dが集
積回路装置の特性に支障を生じる恐れがあるから欠陥メ
モリ9(図6参照)に欠陥ありとして記憶させる。
【0030】第6過程(図1、図4、図5、図6参照) 大きい第1のサイズの枠から小さい第2のサイズの枠に
縮小するとき、枠の一辺が、真白から真黒に、または、
真黒から真白に変化しなかった場合で、図4に示される
ように、大きい第1のサイズの枠の一辺が真黒か真白で
あり、小さい第2のサイズの枠の一辺が白黒混在する場
合は、微細な回路パターン部の欠陥であると判定する。
この場合は、欠陥Dが集積回路装置の特性に支障を生じ
る恐れがあるから欠陥メモリ9(図6参照)に欠陥あり
として記憶させる。
【0031】一方、大きい第1のサイズの枠から小さい
第2のサイズの枠に縮小するとき枠の一辺が、真白から
真黒に、または、真黒から真白に変化しなかった場合
で、大きい枠の一辺が真黒か真白でなく、小さい枠の一
辺が真黒か真白である場合は、微細な回路パターン部以
外の回路パターン近傍の欠陥であると判定する。この場
合は、欠陥が集積回路装置の特性に支障を生じないから
欠陥メモリ9(図6参照)に記憶させない。
【0032】
【発明の効果】以上説明したように、本発明によると、
マスクレチクルの欠陥のうち、集積回路装置の製造工程
で使用する場合に実際に支障を生じる欠陥だけを検査装
置が自動に判別するため、人手によって顕微鏡検査して
支障を生じる欠陥を判定するための負担が軽減され、検
査時間を短縮し、検査の信頼性を向上することが可能と
なり、スループットの短縮に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明のマスクレチクル等の欠陥検査方法の流
れ図である。
【図2】本発明の孤立欠陥の判定方法説明図であり、
(A)は検査対象、(B)は比較対象を示している。
【図3】微細パターン部の欠陥の判定方法説明図(1)
であり、(A),(A1 )は検査対象、(B),
(B1 )は比較対象を示している。
【図4】微細パターン部の欠陥の判定方法説明図(2)
であり、(A),(A1 )は検査対象、(B),
(B1 )は比較対象を示している。
【図5】微細パターン部以外のパターン近傍の欠陥の判
定方法説明図であり、(A),(A1 )は検査対象、
(B),(B1 )は比較対象を示している。
【図6】マスクレチクルの自動検査装置の概略説明図で
ある。
【符号の説明】
1 光源 2 マスクレチクル基板 21 ,22 回路パターン 31 ,32 レンズ系 41 ,42 受光素子 5 信号処理回路 6 画像メモリ 7 欠陥検出回路 8 欠陥判定回路 9 欠陥メモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/027

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板上の回路パターンを他の回路パター
    ンと比較することによって欠陥を検出する過程と、該欠
    陥の周囲の回路パターンを参照することによって該欠陥
    の回路の特性に与える支障の有無を判定する過程を有す
    ることを特徴とする欠陥検査方法。
  2. 【請求項2】 検査対象である基板上の回路パターン
    と、これと比較する他の回路パターンの画像データ上
    に、両回路パターンが一致しない部分として検出された
    欠陥を中心として第1のサイズの枠を設定し、該枠の内
    側の画像データの一方が真白または真黒であるか否かに
    より、該欠陥が孤立欠陥であるか、回路パターンのエッ
    ジ部あるいはエッジ近傍の欠陥であるかを判定すること
    を特徴とする請求項1に記載された欠陥検査方法。
  3. 【請求項3】 検出された欠陥を中心とする第1のサイ
    ズの枠の内側が回路パターンの一部が存在するため真白
    または真黒にならない場合、枠を第2のサイズまで小さ
    くし、その結果、枠の一辺が真白から真黒に、または、
    真黒から真白に変化すると、該欠陥が微細な回路パター
    ン部の欠陥であると判定することを特徴とする請求項2
    に記載された欠陥検査方法。
  4. 【請求項4】 検出された欠陥を中心とする第1のサイ
    ズの枠の内側が回路パターンの一部が存在するため真白
    または真黒にならない場合、枠を第2のサイズまで小さ
    くし、その結果、第1のサイズの枠の一辺が真白、また
    は、真黒であり、第2のサイズの枠の一辺に白と黒が混
    在すると、該欠陥が微細な回路パターン部の欠陥である
    と判定することを特徴とする請求項3に記載された欠陥
    検査方法。
  5. 【請求項5】 基板上の回路パターンを他の回路パター
    ンと比較することによって欠陥を検出する画像処理手段
    と、該欠陥の周囲の回路パターンを参照することによっ
    て該欠陥の回路の特性に与える支障の有無を判定する手
    段を具備することを特徴とする欠陥検査装置。
  6. 【請求項6】 検査対象である基板上の回路パターン
    と、これと比較する他の回路パターンの画像データ上
    に、両回路パターンが一致しない部分として検出された
    欠陥を中心として第1のサイズの枠を設定する手段と、
    第1のサイズの枠の内側の画像データの一方が真白また
    は真黒であるか否かにより、該欠陥が孤立欠陥である
    か、回路パターンのエッジ部あるいはエッジ近傍の欠陥
    であるかを判定する手段を具備することを特徴とする請
    求項5に記載された欠陥検査装置。
  7. 【請求項7】 検出された欠陥を中心とする第1のサイ
    ズの枠の内側に回路パターンの一部が存在するため真白
    または真黒にならない場合、枠を第2のサイズまで小さ
    くし、その結果、該枠の一辺が真白から真黒に、また
    は、真黒から真白に変化すると、該欠陥が微細な回路パ
    ターン部の欠陥であると判定する手段を具備することを
    特徴とする請求項6に記載された欠陥検査装置。
  8. 【請求項8】 検出された欠陥を中心とする第1のサイ
    ズの枠の内側に回路パターンの一部が存在するため真白
    または真黒にならない場合、第1のサイズの枠の一辺が
    真白または真黒であり、第2のサイズの枠の一辺に白と
    黒が混在すると、該欠陥が微細回路パターン部の欠陥で
    あると判定する手段を具備することを特徴とする請求項
    7に記載された欠陥検査装置。
JP1720793A 1993-02-04 1993-02-04 欠陥検査方法及びその装置 Withdrawn JPH06232229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1720793A JPH06232229A (ja) 1993-02-04 1993-02-04 欠陥検査方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1720793A JPH06232229A (ja) 1993-02-04 1993-02-04 欠陥検査方法及びその装置

Publications (1)

Publication Number Publication Date
JPH06232229A true JPH06232229A (ja) 1994-08-19

Family

ID=11937501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1720793A Withdrawn JPH06232229A (ja) 1993-02-04 1993-02-04 欠陥検査方法及びその装置

Country Status (1)

Country Link
JP (1) JPH06232229A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100270482B1 (ko) * 1996-03-13 2000-12-01 아끼구사 나오유끼 패턴 검사방법과 검사장치
JP2002323749A (ja) * 2001-04-25 2002-11-08 Dainippon Printing Co Ltd フォトマスクの欠陥部ないし修正後の欠陥部の判定方法
JP2009181147A (ja) * 2009-05-21 2009-08-13 Dainippon Printing Co Ltd 描画用基板の供給方法および基板選択装置
CN107256835A (zh) * 2017-06-05 2017-10-17 中芯长电半导体(江阴)有限公司 一种凸块缺陷检测方法
CN111257727A (zh) * 2020-01-17 2020-06-09 上海华力集成电路制造有限公司 侦测wat测试中电弧放电的装置和方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100270482B1 (ko) * 1996-03-13 2000-12-01 아끼구사 나오유끼 패턴 검사방법과 검사장치
JP2002323749A (ja) * 2001-04-25 2002-11-08 Dainippon Printing Co Ltd フォトマスクの欠陥部ないし修正後の欠陥部の判定方法
JP2009181147A (ja) * 2009-05-21 2009-08-13 Dainippon Printing Co Ltd 描画用基板の供給方法および基板選択装置
CN107256835A (zh) * 2017-06-05 2017-10-17 中芯长电半导体(江阴)有限公司 一种凸块缺陷检测方法
CN111257727A (zh) * 2020-01-17 2020-06-09 上海华力集成电路制造有限公司 侦测wat测试中电弧放电的装置和方法

Similar Documents

Publication Publication Date Title
US5038048A (en) Defect detection system and method for pattern to be inspected utilizing multiple-focus image signals
CN102210018B (zh) 用于检测掩模版上的缺陷的方法和系统
US4718767A (en) Method of inspecting the pattern on a photographic mask
US11727557B2 (en) Inspection apparatus for detecting defects in photomasks and dies
JP2776416B2 (ja) レチクル外観検査装置
US6894774B2 (en) Method of defect inspection of graytone mask and apparatus doing the same
JPH06232229A (ja) 欠陥検査方法及びその装置
US7035448B2 (en) Method of defect inspection of graytone mask and apparatus doing the same
JP3879904B2 (ja) グレートーンマスクの欠陥検査方法及び欠陥検査装置
US7160650B2 (en) Method of inspecting a mask
JP3076187B2 (ja) 外観検査装置および外観検査方法
US20010012391A1 (en) Pattern inspection method and apparatus
JP2004151622A (ja) マスク欠陥検査装置及びマスク欠陥検査方法
JPS60120519A (ja) ホトマスクおよび自動欠陥検査装置
JP3201396B2 (ja) 半導体デバイスの製造方法
JPH01244304A (ja) 外観欠陥検査方法
JP2616732B2 (ja) レチクルの検査方法
JPH01305477A (ja) 外観欠陥検査方法
KR20050066889A (ko) 마스크 정렬 및 오버레이 정렬을 위한 마크 시스템
JPH10246951A (ja) レチクルの欠陥検査方法及びその装置
JPS63124939A (ja) パターン検査方法およびその装置
JPH0145735B2 (ja)
JPS6186637A (ja) パタ−ン欠陥検出方法
JPH08106154A (ja) ハーフトーン位相シフトレチクルの検査方法
Ishihara et al. High-speed reticle qualification system

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000404