JPS5814662A

JPS5814662A - 読み取りセンサの位置ズレ補正装置

Info

Publication number: JPS5814662A
Application number: JP56112170A
Authority: JP
Inventors: Masaaki Fujinawa; 藤縄　雅章; Susumu Saito; 進斉藤
Original assignee: Hitachi Ltd; Hitachi Koki Co Ltd
Current assignee: Koki Holdings Co Ltd; Hitachi Ltd
Priority date: 1981-07-20
Filing date: 1981-07-20
Publication date: 1983-01-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発＠ＩＩｉ読み取りセンナの位置ズレ補正装置、特に
図面、文書等の画像情報を読み取るのみ好適な装置に関
する。

従来、画像読み取り装置において２領以上の読み取りセ
ンナ（−次元アレーセンナ）を用い画像を分割して読み
取る場合、この２個以上の読み取りセンナの位置合せは
、それぞれの方向への微動機構の上に読み取りセンナを
取り付け、その微動機構を人手により調整することによ
って行なわれていた。

通常、この読みＤＩＲ・センナ（−次元アレーセン？　
）　＋２）受光素子間隔１ｊｌＯ＃ｍから２０　ＪＩ　
Ｅｌｆである。２８以上のセ／すで、一画面を分割して
読み取る丸めには、それぞれのセンナの位置合せの精度
を受光素子間隔１！度の１／ｆＩＪ［で行なう必要があ
る。

このような高精度の位置合せを行なうためＫは微動機構
に、精度の高い送り機構が必要となり又その機構も大き
く、高価なものとなっていた。又、人手によりその送り
量の調整を哲なっていたため、多くの時間を費やしてい
たー１本発明は、かかる問題を解決するためになされたもの
であり、読み取りセンナの位置ズレな自動的に補正し得
る位置ズレ補正装置を提供することを目的とする。

本発明はこの目的を達成するために１−数個の読み取り
センナで基準マークの位置を検出し、この検出した信号
を用いてセンサの出力信号の遅延時間を制御することに
より、センナの位置ズレを自動的に補正するものである
。

第１図は本発明に係る位置ズレ補正装置が用いられる画
像読み堆り装置の概略構成を示す図である。１は読み取
るべき図面、文書等の画像情報が記録された原稿を保持
する原稿台である。原稿台ｌは原稿の配置領域を構成す
る透明ｇｉ１ｍと、透明板１ａを取り囲み支持する枠１
ｂとから構成される。２は原稿台の下側へ取り付けられ
た基準マークである１本実施例では枠１ｂの一端のほぼ
中央部分く基準マーク２が設けられている。３は原稿台
１を矢印Ｐの方向へ動かすための駆動機構であり、通常
ラック、ピニオン（図示せず）等から構成される。４は
原稿台１を下側から照射する照明用のランプ（例えば螢
光灯等］である。５はランプ４により照射された）原稿
台１からの反射光を９０＠　曲げて後述する結像レンズ
へ導くための鏡である。６．７は結像用のレンズであり
、８．９は画像読み取り用の読み取りセンナである。セ
ンサ８，９は原稿台１の結像面（原稿台ｌの移動方向Ｐ
に垂直な平面）においてＸ方向（原稿台１に平行な方向
）に−列に配列された複数個の光電変換素子からなる一
次元アレイ型センナである。なお、図示のＸ方向は原稿
台１の結像面内における原稿台１の移動方向を示し、Ｘ
方向と直角な方向である。そして、センサ８，９は原稿
台ｌ又は透明板１ａ上に置かれた原稿の右側半分、左側
半分をそれぞれ読み取るよう配置されている。

原稿台ｌはコンピュータ（１示せず）等からのスタート
指令を受けて、動き出すが、最初に基準マーク２を絖み
取〆す、それぞれの七ンｔ８．９のＸ方向、Ｘ方向（ｚ
　／方向　ｙ１方向］のズレ量を後述する検出回路で検
出する。そして、それぞれのセンサ８，９の位置ズレを
後述する補正回路で補正を行なった後、透明板１ａの上
に配置された原稿をセンナ８．９で読み取る。

なお、基準マーク２は、その境界の１つがセンサ８，９
のそれぞれ分担する読み取りの境界にほぼ一致するよう
に設けられる。基準マーク２とし、ではＬｍのマークを
用いるのが好ましい、そして、センサ８，９は位置ズレ
を検出するために、基準マーク２の上記境界をそれぞれ
のセンナが読み取るよう配置される。

次に各センサのＸ方向、Ｘ方向のズレ量を検出する方法
について説明する。第２図は本発明の詳細な説明する丸
めの図であり、基準！−り２と２個の読み取りセンナ８
．９の配置関係を模式的に示したものである。図におい
て、説明の便宜上、原稿台ｌのランプ４により照射され
ている領域を７個の点Ａ〜Ｇで代表して示し、位置ズレ
のない状態でのセンナ８．９をそれぞれ８Ａ、９Ａで示
す、Ｂ点からＦ点までの領域が有効読み取り範囲Ｗであ
る。この範囲Ｗは原稿の移動方向と直角方向に適宜設定
さ６．れる所定の長さであり、例えば原稿台移動方向Ｐ
に直角な方向の透明板１ｍの長さに相当する。Ｄ点は有
効読み取り範囲Ｗの中心であり、センサ８．９が読み取
り分担する境界に相当する。０点及びＥ点はＤ点から、
互＾に反対方向に同じ長さだけ隔てた点であり、Ａ点及
びＧ点はそれぞれＢ点、Ｆ点から互いに反対方向に同じ
長さだけ隔てた点である。そしてＣＤ＝ＤＥ−ＡＢ＝Ｆ
Ｇとする。これらＡ−Ｇ点は各センナの位置ズレがない
状態で、即ち、センサ８Ａ、９人上でそれぞれ結像レン
ズ６．７によりＡ’−Ｇ’点に結像される。そして、セ
ンサ８及び９は位置ズレのない状態でそれぞれＣ′〜Ｇ
’　、Ａ’−Ｅ’に対応する位置に一列に配列された複
数個の光電変換素子から一構成されてシー、センサ８．
９は原稿台のＣ−ｑ、Ａ−Ｅの領域をそれぞれ読み取る
。

したがって、各センサの読み取り領域はセ、ンサの位置
ズレのない状態でＣ点〜Ｅ点に対応する領域が互いにオ
ーバーラツプしている。ここで、位置ズレなしの状態、
即ちセンサ８人及び９Ａ上でＣ′点〜Ｅ′点に対、応す
る領域内にそれぞれ配列されている光電変換素子群ｗｓ
、、Ｗｓｔをズレ量検査領域とする。すなわち、センサ
９では左端（Ｅ’点）から０２点までの所定数の光電変
換素子Ｗ１１が、センサ８では右端（、Ｃ′点ンからＥ
′点ｔでの所定数の光電変換素子Ｗ１１がズレ量検査領
域を構成する。なお、原稿の読み取る方向は、原稿台上
では図示の矢印Ｑの方向く左から右）であり、センナ上
では図示の矢印凡の方向（右から左）である、モしてセ
ｙす８，９の分担する有効読み取り範囲はそれぞれ原稿
台のＤ−Ｆ、Ｂ−Ｄであり、これらに対応するセンナ上
の領域をそれぞれＷｌ。

Ｗ宜で示す。

一方、基準マーク２は互いに直角に交わる６つの境界Ｍ
ム〜Ｍ？で囲まれたＬＭのマークであり、互いに平行な
ａつの境界Ｍｍ、ＭＤＩ　ＭＦが原稿台移動方向Ｐと平
行に、かつ境界Ｍ−がセンナ８゜９の読み取り分担境界
ＤＫはぼ一致するように基準マーク２が配置されている
。基準マーク２としては、それが設けられる枠１ｂと光
反射率が異なるものであればいかなるものでもよい。一
般に枠１ｂは白字なので、マークとしては黒字を用いる
のが好ましい、また、基準ｉ−り２の設定位置は原稿台
１１０枠１ｂに限定されるものではなく、例えば、読み
取ろうとする画像上に設けてもよい。

次に位置ズレを生じた状態を考える。セン？８が位置ズ
レのない状態（第２図の８人で図示）から左方向（矢印
Ｒで示す方向）に８′だけズした状態を８Ｂで示し、セ
ンサ９が位置ズレのない状態（第２図の９人で図示）か
ら右方向（矢印Ｒと反対方向）に１＃だけズレ九状態ｔ
−９Ｂで示す。

ここで、センサ９の右端（情報読み出し開始点）から有
効読み取り範囲ＷＩの先頭Ｂ′までの長さ’ｋ”ｓセン
サルのズレ量検査領域Ｗｓｔに与えられた基準マーク２
０部分の長さをｂ１センサ８の右端（情報読み出し開始
点）から有効読み取り範囲Ｗ、の先１ｉＤ’　までの長
さをＣ１センサ８のズレ量検査領域Ｗ−１に与えられた
基準マーク２０部分の長さをｄとする。上述した如く、
τＢ−’１ｎ＝ＤＥ＝ＦＧ−ｔ’４るから、１Ｂ’　＝
σ＝しｚＴｒＰ；’　＝Ｆ′Ｇ′である。したがって、位置ズレの表いセンｔ９Ａでは叶す干Ａ’Ｂ’＋Ｄ’Ｅ’＝Ｃ’Ｄ’十Ｄ’Ｅ’−Ｃ’
Ｅ’＝Ｗｓｔ位置ズレのあるセンサ９Ｂでは叶−（Ａ′Ｗ＋ａ勺＋（Ｄ’ｒ−〆）＝）１ｇ＋び、ｌ
ｉ’　ｄＷｍ　を位置ズレのないセンサ８ＡではＣ十ｄ　ｚＣ’　ｌ）’　＋Ｄ’　Ｅ’　−Ｃ’　Ｅ’
　−Ｗ　ｓ　＠位置ズレのあるセンサ８Ｂではとなる。つまり、位置ズレのない状態及び位置ズレのあ
る状態で常に１＋ｂ＝ズレ量検査領域Ｗｌ電＝一定ｃ＋ｄ　＝ズレ量検査領域Ｗ虐に一定となる。

したがって、各センサの情報を一定のクロックで読み出
す場合、各センナからの情報を遅延回路によって各セン
ナのズレ量検査領域内で読み取られる基準マークの部分
の長さに相当する時間だけ遅らせることにより、各セン
サの分担する有効読み取り範囲の先頭の情報は各センナ
に位置ズレがあってもなくても常に各センナの読み出し
開始時刻からズレ量検査領域に相当する時間だけ遅れて
読み出される。

つまり、センサ取り付は位置の誤差が、ズレ量検査領域
以内であれば、それぞれのセンナの分担する有効読み取
り範囲の先頭の情報は常に各センサの読み出し開始時刻
から一定の時間だけ遅れて読み出されることとなり、位
置ズレ誤差の補正が可能となる。

ｙ方向（原稿台移動の方向］の位置ズレの桶正に関して
は、センサ８、センサ９のｙ方向のズレ量を検出し、そ
のズレ量をコンピュータ等の画像処理回路へ入力して、
その検出値をもちいて画像処理回路で処理する。

センサ８およびセンサ９より読み取られたデータは、通
常、画像処理回路内のメモリに格納される。センサ８，
９のｙ方向ズレ補正はｙ方向のズレ量に相当するメモリ
・アドレスの差を考直して、メモリ内のデータを合成す
れば、ｙ方向ズレ補正が可能となる。

ｙ方向の位置ズレ量の検出方法について簡単に説明する
。原稿台１の移動している状態で、基準マーク２の先頭
（境界Ｍム）をセンサ８で検出する。センサ８で基準マ
ークの先頭を検−巳してからそれぞれのセンサ８，９で
横棒の先頭（境界Ｍｃ）を検出するまでのキヨリを測定
し、その差よりセンサ８．９のｙ方向の位置ズレ量を求
める。

以上の説明では２個のセｙすで画像を分割して読み取る
場合について説明し九が、センナの数は２個に限定され
るものではなく、３個以上のセンサを用いても良いこと
は勿論である。この場合、基準マークを各センナがそれ
ぞれ分担する読み取り領域の境界付近にそれぞれ設け、
各センサに設けられたズレ量検査領域で、そのセンサの
分担する読み取り領域の境界付近に設けられた基準マー
クを読み取るよう各センナを配置すればよい。

第３図は、本発明による読み取りセンサの位置ズレ補正
装置の一実施例のブロック図であり、２個の読み取りセ
ンサを用いた場合を示す。８，９は第１図で示した一次
元プレイ型の読み取りセンサであり、センｔ８．９はタ
イミング発生回路１１５からｏＳＹＮＣＩ　及（ｊ　Ｃ
ＬＯＣＫｔＫ応答して、Ｘ方向の１次元アナログ画像信
号を時系列の形で出力する。ＣＬＯＣＫｌは動作の基本
となるクロックパルス信号であり、センナ８．９の読み
出しクロックとして使用される。８ＹＮＣ１は読み取り
センナの情報読み出しの同期を指示するためのパルス信
号であり、ＣＬＯＣＫｌのパルス数が所定数に達する毎
に、即ち、原稿台１が矢印Ｐ方向に単位長さ移動する毎
に１個ずつ出力され、センサ８及び９の読み出しの同期
信号として使用される。１００及び′″−１０１は２値
化回路であり、センサ８，９からのアナｐグ画偉信号を
黒は１１”、白は＠０”＋７）２０ｉ化された信号８　
Ｉ　Ｇｔ　−Ｓ　Ｉ　Ｇｓ　ＫソｔＬＪｅれ変換する。

１０２及び１０３はＸ方向のズレ量を検出する′″Ｘ方
向位置ズレ検出回路である。Ｘ方向位値ズレ検出回路１
０２は８ＩＧｔからズレ量検査領域Ｗｓｌ内の黒の量（
第２図のｄに相当する）を検出し、その黒の量を示す信
号ＤＥＬＡＹ１を出力する。Ｘ方向位装置ズレ検出回路
１０３は、８ＩＧ＊　　　’からズレ量検査領域Ｗ１内
の黒の量（第２図のｂに相当する）を検出し、その黒の
量を示す信号ＤＥＬＡＹｔを出力する。Ｘ方向位置ズレ
検出回路１０２及び１０３は同じ回路構成であり、検出
回路１０２０回路構戚の構成を第６図に示す、検出回路
１０２はＡＮＤ回路１２０とカウンタ１２１より構成さ
れる。ＡＮＤ回路１２０には２値化回路１００の出力信
号Ｓ工Ｇ１、タイミング発生回路１１５の出力信号ＧＡ
Ｔ＆　及びＣＬＯＣＫｔが入力される。　ＧＡＴＥＩ　
はセンサ８のズレ量検査領ＷｇＩに位置する光電変換素
子群から情報をＣＬＯＣＫ、で読み出す間、′ｌ＃とな
る信号であり、ＣＬＯＣＫｌはＣＬＯＣＫｓと同一の周
期で、半クロックだけ位相のずれたクロックパルス信号
である。これらの１８号がＡＮＤ回路１２０に入力され
ると、５ＩＧｓ及びＧＡＴＥｌが＠１１”の時のみＣＬ
ＯＣＫ、のクロックパルスを出力する。ＡＮＤ回路１２
０の出力信号はカウンタ１２１に入力され、そのパルス
数をカウントアツプして、そのカウント値をＤＥＬＡＹ
ｌとして出力する。なお、カウンタ１２１にはタイミン
グ発生回路１１５から信号ＣＬＥＡＲが入力され翫この
ＣＬＥＡＲに応答してカラン）ｆｌがクリアされる。Ｃ
ＬＥＡＲはＳ　ＹＮ　Ｃ，と同一周期で位相の異なる信
号であり、位相はＣＬＯＣ絢の１クロック分だけ進んで
いる。

１０４及び１０５はＸ方向の位置ズレ補正を行なう可変
遅延回路である。可変遅延回路１０４はタイミ”ラグ発
生回路１１５からのＣＬＯＣＫＩを遅延クロックとして
用いて、ＳＩＧ、をＤＥＬＡＹｒに相当す為時間だけ遅
らせた信号５ＩＧｓ’を出力する。

可変遅延回路１０５も同様にＣＬＯＣＫｌを遅延クロッ
クとして用いて、Ｓ　Ｉ　Ｇ　鵞ｔ”　ＤＥＬＡＹｔに
相当する時間だけ遅らせた信号５ＩＧ４を出力する。可
変遅延回路１０４の回路構成を第７図に示す、可変遅延
回路１０５の回路構成は同じなので、その説明は省略す
る。可変遅延回路１０４はシリアル・インパラレス・ア
ウトのシフトレジスタ１２２、マルチプレクサ１２３及
びラッチ回路１２４より構成される。シフトレジスタ１
２２はズレ量検査領域内の光電変換素子数に相当するビ
ット（例えば、ズレ量検査領域を１５とすれば、１５ビ
ツト）のシストレジスタであり、ＣＬＯＣＫｓをシフト
パルスとして用いて８ＩＧ＊をラッチし、このラッチし
た信号をマルチプレクサ１２３に対して並列に出力する
。ラッチ回路１２４は後述する可変遅延ラッチ信号発生
回路１１４の出力信号ＬＡＴＣＨ−Ｃでトリガされて、
ＤＥＬＡＹＩをラッチする。マルチプレクサ１２３は１
シフトレジスタ１２２からの入力信号をラッチ回路１２
４からの信号ＤＥＬＡＹ１に応じて選択して、５ＩＧｓ
として出力する。

１０６はセンサ８での基準！−り２の先頭（境界Ｍム）
検出および横棒の先頭（境界Ｍ　ｃ　）検出の機能をも
った先頭・横棒検出回路であり、センサ８が基準マーク
２の先頭である境界Ｍムを検出したことを示す信号ＣＬ
ＥＡＲ−Ｃと、センサ８が基準マーク２の横棒の先頭で
ある境界Ｍｅを検出したことを示す信号ＬＡＴＣＨ，と
を出力する。この検出回路１０６０回路構成の一例を第
８図に示す。

この例では、ズレ量検査領域Ｗｓｌを１５として、その
内２以上黒値号を検出した場合を先頭検出とし、１４以
上黒信号を検出した場合を横棒検出とする。但し黒信号
を何個以上検出したら、先頭、横棒とするかは、これら
の数値に限定されるものではない、検出回路１０６はラ
ッチ回路１２５、ＡＮＤ回路１２６及び１３０．ＯＲ回
路１２７、クリップ・フロップ１２８及び１２９及びイ
ンバータ１３１より構成される。ラッチ回路１２５はタ
イミング発生回路１１５からの信号ＬＡＴＣＨでトリガ
されて、ＤＥＬＡＹｓをラッチし、４ビツトの信号を出
力する。この４ビツトの信号のうち、上位の３ビツトの
信号はＡＮＤ回路１２６に入力され、これらの３ビツト
の信号が全て１１１のとき、ＡＮＤ回路１２６からラッ
チ回路１０８に対してラッチ指示する信号ＬＡＴＣＨＩ
が出力される。また、上記３ビツトの信号は、ＯＲ回路
１２７を介してスリップ・フロップ１２８をセットする
。クリップ・フロップ１２８の状態信号Ｑはフリップ・
フロップ１２９及びＡＮＤ回路１３０に与えられる。

フリップ・フロップ１２９はインバータ１３１を介して
入力される５ＹＮＣＩ　　でセットされ、その状態信号
Ｑｆ：ＡＮＤ回路１３０へ与える。フリップ・フロップ
１２８の状態信号Ｑが＠１＃で、かつフリップ・フロッ
プ１２９の状態信号Ｑが１１１のとき、ＡＮＤ回路１３
０から信号ＣＬＥＡＲ−Ｃが出力される。なお、ＬＡＴ
ＣＨはＣＬＥＡＲと同一周期で位相の異なる信号であり
、位相はＣＬＯＣＫｌの１クロック分だけ進んでいる。

また、フリップ・７０ツブ１２８及び１２９Ｆｉタイミ
ング発生回路１１５から信号ＲＥＳＥＴがリセット端子
に入力される。

１０７はセンナ９での基準マーク２の横棒の先頭（境界
Ｍ　ｃ　）検出の機能をもった横棒検出回路であり、セ
ンサ９が基準マーク２の横棒の先頭である境界Ｍｃを検
出したことを示す信号ＬＡＴＣＨ。

を出力する。この検出回路１０７０回路構成の一例を第
９図に示す。検出回路１０７はラッチ回路１３２及びＡ
ＮＤ回路１３３より構成される。ラッチ回路１３２はＬ
ＡＴＣＨでトリガされて、ＤＥＬＡ右をラッチし、４ビ
ツトの信号を出力する。

仁の４ビツトの信号のうち、上位の３ビツトの信号がＡ
ＮＤ回路１３３に入力され、これらの信号が全て１１＃
のとき、ＡＮＤ回路１３３から信号ＬＡＴＣにが出力さ
れる。仁の例でも、センサ９のズレ量検査領域Ｗ口を１
５とし、１４以上黒信号を検出し九場合を横棒検出とし
たが、この負は１４に限定されるものではないことは、
勿論である。

１１ｒＯ及び１１１はそれぞれカウンタであり、信号Ｃ
ＬＥＡＲ−Ｃによりクリア（内容が零）される。

カウンタ１１”は入力される信号５ＹＮｅｔ　の個数を
カウントアツプし、その個数に対応する信号を出力する
。カウンタ１１１は入力される信号５ＹＮＣｓ　の個数
をカウントダウンし、その個数に相当する信号Ｙを出力
する。

ｌＯ８及び１０９はそれぞれラッチ回路であり、ラッチ
回路１０Ｂは信号ＬＡＴＣＨＩによりトリガされ、カウ
ンタ１１０の出力信号をラッチする。これにより、ラッ
チ回路１０８には、−ンサ８が基準マーク２の先頭（境
界ＭＡ）を検出してから横棒の先頭（境界Ｍ　ｃ　）を
検出するまでの信号３ＹＮＣ，の個数、即ちセンサ８の
ｙ方向の位相に相当する信号が保持される。ラッチ回路
１０９は信号ＬＡＴＣＨ，によりトリガされ、カウンタ
１１１の出力信号をラッチする。これにより、ラッチ回
路１０９には、センサ８が基準マーク２の先頭（境界Ｍ
ム）を検出してからセンサ９が横棒の先頭（境界Ｍｃ）
を検出するまての信号８ＹＮ（４の個数、即ちセンサ９
のｙ方向の位相に相当する信号が補数の形で保持される
。１１２はデジタル加算回路であり、この加算回路には
ラッチ回路１０８及び１０９の出力信号が入力され、セ
ンサ８とセンサ９のｙ方向の位相差（位置ズレ量）に相
当する信号を出力する。１１３はフラグ発生回路であり
、先頭・横棒検出回路１０６からの信号ＬＡＴ　ＯＨ，
と横棒検出回路１０７からの信号ＬＡＴ　ＣＨ，とが入
力されると、ｙ方向の位相差を検出したことを示す信号
ＦＬＡＧｔ−出力する。

フラグ発生回路１１３０回路構成の一例を第１０図に示
す。フラグ発生回路１１３はクリップ・７０ツブ１３４
及び１３５とＡＮＤ回路１３６とから構成される。クリ
ップ・７０ツブ１３４はＬＡＴＣＨ，でセットされて＠
１１１の状態に対応する信号ｔＡＮＤ回路１３４に対し
て出力する。７リツプ・７ａツブ１３３はＬＡＴ　ＣＨ
ｔでセットされて、＠１′の状態に対応する信号をＡＮ
Ｄ回路１３４に対して出力する。ＡＮＤ回路１３４は７
リツプ・フロップ１３２及び１３３の両方から１１１″
の状態に対応する信号が入力されて、信号ＦＬＡＧを出
力する。タイミング発生回路１１５からのＲＥＳＢＴは
、フリップ・７０ツブ１３２及び１３３のリセット端子
にそれぞれ入力され、これにより１１″の状態に対応す
る信号の出力が止む。

第３図に戻って１１６Ｆｉラッチ回路であり、信号ＦＬ
ＡＧによりトリガされ、加算回路１１２の出力信号をラ
ッチする。これにより、ラッチ回路１１６にはセンサ８
とセンサ９のｙ方向の位相差に相当する信号が保持され
る。１１４は可変ｉ４延ラッチ信号発生回路であり、セ
ンサ８が基準マーク２の先１Ｎ（境界ＭＡ）を検出して
からセンサ８又はセンサ９が基準マーク２の横棒の先頭
（境界Ｍ　ｃ　）を検出するまでの間に、可変遅延回路
１０４及び１０５に対して位置ズレ検出回路１０２゜ｉ
ｏａの信号ＤＥＬＡＹｓ　、　ＤＥＬＡＹ冨をそれぞれ
ラッチ指示するための信号ＬＡＴＣＨ−Ｃを出力する。

可変遅延ラッチ信号発生回路１１４の回路構成の一例を
示す、この回路１１４はＡＮＤ回路１３８．７リツプ・
７０ツブ１３７、数値設定回路１３９、インバータ１４
１及びデ１ジタル・コンパレータ１４０より構成される
。数値設定回路１３９はあらかじめ定めた数値人（セン
サ８が基準マーク２の境界Ｍムを検出してからセンサ８
又は９が境界Ｍｃを検出するまでの間に発生する５ＹＮ
ＣＩ　のパルス数よりも少ない数値であり、例えばＡ＝
１でアル）ヲコンパレータ１４Ｇに与える。まり、コン
パレータ１４Ｇにはカウンタ１１１の１ｔａｎｙが与え
られ、これら２つの数値ＡとＹとを比較し、ＡＮＹのと
きＫＡＮＤ回路１３８を開く。ＡＮＤ回路１３８には、
ＬＡＴＣＨがインバータ１４１を介して入力されて、ク
リップ＠７０ツブ１３７をセットする信号を出力する。

この信号が７リツプ・フロック１３７ｔセツトすると、
７リツプ・７０ツブ１３７から可変遅延回路１０４及び
１０５に対して、ＤＥＬＡＹｓ＝ＤＥＬＡＹｔをラッチ
指示する信号ＬＡＴＣＨ−Ｃが発生される。なお、フリ
ップ・フロップ１３７のリセット端子には先頭・横棒検
出回路１０６からＣＬＥＡＲ−Ｃが入力される。

１１５はタイミング発生回路であり、画像読み取り装置
全体を制御するマイクロ・プロセッサ等（図示せず）か
らのコマンドにより、上述した各回路のタイミングを指
示するための各種のタイミング信号を出力する。

次に、上記構成においてその動作を第４図及び＃！５図
のタイミングチャートを用いてさらに靜しく説明する。

第４図は読み取り開始時の動作ｆｔ説明するためのタイ
ミングチャートであり、第５図は５ＹＮＣＩ　の１周期
の間の動作を説明するためのタイミングチャートである
。まず、ＲＥＳＥＴがタイミング発生回路１１５から出
力され、このＲＥ８ＥＴは先頭−横棒検出回路１０６０
７リツプ・フロップ１２８，１２９及びフラグ発生回路
１１３の７リツプ・フロップ１３４．１３５をリセット
して、先頭・横棒検出回路１０６及びフラグ発生回路１
１３の初期化を行う。次に、タイミング発生回路１１５
からの５ＹＮＣｓ　に同期して、センサ８及び９の読み
出しが開始される。

５ＹＮＣ，は上述したように、原稿台１が矢印Ｐ方向に
単位長さ移動する毎に出方され、これに同期してセンｔ
８及び９の読み出しが繰り返えされる。

５ＹＮＣ１の一周期の間には、第５図に示すような動作
が行われる。即ち、センサ８，９の情報はＣＬＯＣＫ、
で読み出され、そのズレ量検査領域Ｗｓｌ。

Ｗ１鵞に相当するタインングでＧＡＴＥｌ、ＧＡＴ＆が
タイミング発生回路１１５からＸ方向位置ズレ検査回路
１０２，１０３にそれぞれ与えられ、Ｘ方向位置ズレ検
出回路１０２，１０３でズレ量検査領域内の黒信号（１
１＃の信号に相当する］の数をＣＬＯＣＫ、を用いてそ
れぞれカウントされる。そしてこれらの黒信号の数は、
先頭・横棒検出回路１０６、横棒検出回路１０７でタイ
ミング発生回路１１５からの信号ＬＡＴＣＨによりトリ
ガされてラッチされる。そして、Ｘ方向位置ズレ検出回
路１０２．１０３の黒信号の数は、タイミング発生回路
１１５からのＣＬＥＡＲでクリアされる６以上の動作が
５ＹＮＣ，の−周期毎に繰り返えされる。

第４図に戻って、センｔ８が基準マーク２の先頭（境界
Ｍム）が検出すると、即ち先頭・横棒検出回路１０６で
ラッチされた黒信号の数が、信号ＲＥＳ　ＥＴを受けて
からはじめである一定数以上に達すると（例えば、ズレ
量検査領域が１５個の光電変換素子からなるとして、黒
信号の数が２以上になると）、信号ＣＬＥＡＲ−Ｃが信
号ＬＡＴＣＨに同期して上記回路１０６から出力される
。この信号Ｃ，Ｊ、ＥＡＲｒ−イ社カクンタ１１Ｇ、１
１１をクリアするとともに、可変遅延ラッチ信号発生回
路１１４の７リツプ・フロップ１３７をリセットする。

、なお、信号ＣＬＥＡＲ−イ社、セットされてから次の
５ＹＮＣ，でリセットされる。そして、センサ８又はセ
ンサ９が基準マーク２の横棒の先頭（境界Ｍ　ｃ　）を
検出するまでの間に、可変遅延ラッチ信号発生１１４か
らＬＡＴＣＨに同期してＬＡＴＣＨ−Ｃが発生される。

この信号ＬＡＴＣＨ−Ｃにより、可変遅延回路１０４及
び１０５でＸ方向のズレ量を示す信号ＤＥＬＡＹｓ−Ｄ
ＥＬＡＹｔがそれぞれラッチされ、これ以降は可変遅延
回路１０４及び１０５から、ＳＩα、ｓｒ偽をそれぞれ
ＤＢＬＡＹｔ−ＤＥＬＡＹｔに相当する時間だけ遅らせ
た信号８ＩＧ１．５ＩＧ４が出力される。これにより、
Ｘ方向の位置ズレ補正が行なわれたことになる１次に、
センサ８，９がそれぞれ基準マーク２の横棒の先頭（境
界Ｍｃ）を検出すると、即ち先頭・横棒検出回路１０６
、横棒検出回路１０７でそれぞれラッチされた黒信号の
数がある一定数以上に達するとく例えば、ズレ量検査領
域が１５個の光電変換素子からなるとして、黒信号の数
が１４以上になると）、信号ＬＡＣＨ，。

ＬＡＴＣＨｔが信号ＬＡＴＣＨＫ同期して上記回路１０
６＃１０７からそれぞれ出力される。これらの信号ＬＡ
ＴＣＨＩ−ＬＡＴＣＨＩ　Ｆｉ　’）ツチ回路１０８．
１０９に対してそれぞれラッチ指示して、ラッチ回路１
０８．１０９でカウンタ１１０．１１１の計数値をそれ
ぞれラッチする。これにより、ラッチ回路１０８，１０
９にはセンサ８が基準マーク２の先１［（境界Ｍム）を
検出してからセンナ８、センサ９がそれぞれ横棒の先１
［（境界Ｍｃ）を検出するまでの８ＹＮＣ，の個数、即
ち各センナのｙ方向の位相がそれぞれラッチされ、加算
回路１１２からセンｔ８と９のｙ方向の位相差（位置ズ
レ量）を示す信号が発生される。また、フラグ発生回路
１１Ｑから信号ＦＬＡＧが出力され、この信号によりラ
ッチ回路１１６で加算回路１１２の出力信号がラッチさ
れ、ラッチ回路１１６にセンサ８と９のｙ方向の位置ズ
レ量が保持される。また、ＦＬＡＧはｉイクロ・プルセ
ッサ（図示セス）Ｗｃ与えられ、マイクｎ・グ四セツｔ
Ｋｙ方向ｏ位ｔズレ量が検出されたことを指示する。こ
れを受けて、マイクｐ・プロセッサは画像処理回路（図
示せず）に指令を与えて、これ以降センサ８及び９より
読み取られたデータを画像処理回路内のメモリに格納す
る。かくして、メモリには、Ｘ方向の位置ズレ補正され
たデータが格納される。一方、ｙ方向の位置ズレに関し
て社、補正されていなｈが、ラッチ回路１１６に保持さ
れているｙ方向の位置ズレ量からメモリ・アドレスの差
を考直して、メモリ内のデータを合成することｋより、
ｙ方向のズレ補正を行なう仁とができる。

以上説明した如く、本発明によれば、読み取りセンナの
位置ズレ補正を自動的に行なうことができるので読み取
りセンナの配置に高ｉ精度を必要とせず、またセンナの
位置合わせのための微動機構も不要となる。なお銃み取
りセンナの素子数を（２Ｎ＋２菖−１）として（ただし
Ｎ、Ｍは整数）、ズレ量検査領域の幅を（２菖−１）と
すると処理回路の構成が簡単となる。

また、本発明は基準！−りを基準点としてａｌｉｉ偉の
ＩＢの領域だけを読み出す（部分切り出し）場合にも適
用で龜る。この場合、部分切り出し領域が基準マーりよ
り隔れるにしたがって、紙の伸縮等が生ずるため部分切
り出し領域の位置誤差が大きくなることがあるので、同
一紙面に複数個の基準マークを設けることによって、部
分切り出し領域の位置誤差を小さくすることもで龜る。

つまりＸ方向位置ズレ検出回路の出力ＤＥＬＡＹｚＤＥ
ＬＡＹｍおよびカウンタ１１１の出力Ｙ等をマイク四・
プロセッサ（図示せず］へ転送し、タイミング発生回路
１１５のＲＥＳＥＴ信号を制御し、複数個の基準ｉ−り
を読み取ることにより、より精匿の高い画像の部分切り
出しがｆｆＪ能となる。

【図面の簡単な説明】

第１１１は本発明による位置ズレ補正装置を説明するた
めの画像読みｊｅ２り装置の概略構成を示す図、第２図
は本発明の詳細な説明する丸めの図、第３図は本発明の
一実施例を示すブロック図、第４図及び第５図はその動
作を説明するためのタイきングチャー）、８６図乃至第
１１図位それぞれ第３図に示した本発明の一実施例の要
部を示す図である。葛　２（２１ ■ χδ図第　６　図第７１２１第　　８　　口第９　図圧１

Claims

【特許請求の範囲】

画像の移動方向と−直な方向に配列された２個以上の１
次元読みＳＯセンナと、上記１次元読み取りセンナの各
々に読み取られる位置に設けられ九基準マークと、上記
基準マークを読み取った上記センナの出力信号から上記
基準マークの位置を検出する位置検出手段と、上記位置
検出手段の出力信号に応じて上記センナの出力信号の遅
延時間を制御する制御手段とを具備することを特徴とす
る読み１１）センナの位置ズレ補正装置。