JPS5814640A - デ−タ交換機における信号受信方式 - Google Patents
デ−タ交換機における信号受信方式Info
- Publication number
- JPS5814640A JPS5814640A JP56113343A JP11334381A JPS5814640A JP S5814640 A JPS5814640 A JP S5814640A JP 56113343 A JP56113343 A JP 56113343A JP 11334381 A JP11334381 A JP 11334381A JP S5814640 A JPS5814640 A JP S5814640A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- circuit
- signal
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ交換機における信号受信方式に関する。
従来、同一の回線属性を持つデータ回線例えば特定文字
′″８ＹＮ’″を検出することによ〕同期をとる″″８
ＹＮ８ＹＮ同期のピットシーケンス１Ｆビツト”を検出
することにより同期をとる”Ｆ同期″、スタートおよび
スト、プビットを用いて同期をとる１調歩同期”などや
属性を持つ回線からのあて先信号を受信し、このあて先
信号からそれぞれの属性に対応する文字を組立て、この
組立文字を解釈して出回線を選択し交換接続動作を行う
データ交換機における信号受信方式は、第１図に示すよ
う表構成を有する。第１図は従来のデータ交換機におけ
る信号受信方式Ｑ−例の構成を示すブロック図である。
′″８ＹＮ’″を検出することによ〕同期をとる″″８
ＹＮ８ＹＮ同期のピットシーケンス１Ｆビツト”を検出
することにより同期をとる”Ｆ同期″、スタートおよび
スト、プビットを用いて同期をとる１調歩同期”などや
属性を持つ回線からのあて先信号を受信し、このあて先
信号からそれぞれの属性に対応する文字を組立て、この
組立文字を解釈して出回線を選択し交換接続動作を行う
データ交換機における信号受信方式は、第１図に示すよ
う表構成を有する。第１図は従来のデータ交換機におけ
る信号受信方式Ｑ−例の構成を示すブロック図である。
同図において１０，１１．・・・Ｉｎはそれぞれ異なる
回線属性を持つデータ回線、２０゜２１、・・・２ｎは
それぞれ３２回線程度のデータ回線を収容する回線処理
ユ＝、）、４は数十個の回線処理ユニッ）１０，１１．
・・・１ｎとそれぞれデータ線３によって接続され時分
割的に前記受信データから文字の組立てを行う信号制御
ユニットである。
回線属性を持つデータ回線、２０゜２１、・・・２ｎは
それぞれ３２回線程度のデータ回線を収容する回線処理
ユ＝、）、４は数十個の回線処理ユニッ）１０，１１．
・・・１ｎとそれぞれデータ線３によって接続され時分
割的に前記受信データから文字の組立てを行う信号制御
ユニットである。
また回線処理ユニット２０は被収容データ回線ごとのレ
ベル変換回路２００が前記データ回線からのあて先信号
を受信し１時分割多重化回路２０１で多重化して信号制
御ユニット４に送る。なお回線処理ユニツ）２１．・・
・２ｎはいずれも回線処理ユニット２０と同じ構成およ
び同じ機能を有する。
ベル変換回路２００が前記データ回線からのあて先信号
を受信し１時分割多重化回路２０１で多重化して信号制
御ユニット４に送る。なお回線処理ユニツ）２１．・・
・２ｎはいずれも回線処理ユニット２０と同じ構成およ
び同じ機能を有する。
さらに信号制御ユニ、ト４では回線処理ユニ、）２０．
２１．・・・２ｎからの受信あて先信号（本例では回線
処理ユニット当シ３２回線程度のデータ回線を収容する
寺で受信信号のピット速度は約６４Ｋｂｐｓとなる）を
時分割多重化回路４０により多重化しその出力の時分割
多重信号（本例では時分割多重化回路４０には数十個の
回線処理ユニットｚｏ。
２１．・・・２ｎからの受信あて先信号（本例では回線
処理ユニット当シ３２回線程度のデータ回線を収容する
寺で受信信号のピット速度は約６４Ｋｂｐｓとなる）を
時分割多重化回路４０により多重化しその出力の時分割
多重信号（本例では時分割多重化回路４０には数十個の
回線処理ユニットｚｏ。
２１、・・・２ｎを接続するので前記時分割多重信号の
ビット速度は３Ｍｂｐｓ程度となる）を時分割多重信号
受信回路４１に入力する。時分割多重信号受信回路４１
は内部の文字組立回路により文字組立てを行いこの組立
文字を受信文字報告回路４２に入力する。次に受信文字
報告回路４２から報告を受けたプロセ、す（一般にマイ
クロプロセッサ）４３はこの報告を中央制御装置（図示
せず）に伝え、該中央制御装置が前記組立文字を解釈し
て出回線を選択し交換接続を行う。
ビット速度は３Ｍｂｐｓ程度となる）を時分割多重信号
受信回路４１に入力する。時分割多重信号受信回路４１
は内部の文字組立回路により文字組立てを行いこの組立
文字を受信文字報告回路４２に入力する。次に受信文字
報告回路４２から報告を受けたプロセ、す（一般にマイ
クロプロセッサ）４３はこの報告を中央制御装置（図示
せず）に伝え、該中央制御装置が前記組立文字を解釈し
て出回線を選択し交換接続を行う。
以上本例について説明したように従来のデータ交換機に
おける信号受信方式では、信号制御ユニ、トの時分割多
重信号受信回路は多重化された信号をメガビット／秒の
オーダの極めて高速な処理を実行することを要求される
ので、一般に処理速度の遅いＭＯ８技術をペースとした
ＬＳＩ化は困難であシ、また１回路で多種の属性のデー
タ回線からの時分割多重化された信号を受信しなければ
ならないので、その回路は規模が大きくなり且つ複雑な
ものとなるばかりでなく個別回線処理用の汎用ＬｆＳＩ
を使用することができず多重回線処理用の専用ＬＳＩを
使用することになる。従って前記時分割多重信号受信回
路は大型となシ高価になるという欠点があった。
おける信号受信方式では、信号制御ユニ、トの時分割多
重信号受信回路は多重化された信号をメガビット／秒の
オーダの極めて高速な処理を実行することを要求される
ので、一般に処理速度の遅いＭＯ８技術をペースとした
ＬＳＩ化は困難であシ、また１回路で多種の属性のデー
タ回線からの時分割多重化された信号を受信しなければ
ならないので、その回路は規模が大きくなり且つ複雑な
ものとなるばかりでなく個別回線処理用の汎用ＬｆＳＩ
を使用することができず多重回線処理用の専用ＬＳＩを
使用することになる。従って前記時分割多重信号受信回
路は大型となシ高価になるという欠点があった。
本発明の目的は多種の属性のデータ回線からのあて先信
号を受け、回線処理ユニットによって交る。
号を受け、回線処理ユニットによって交る。
本発明によれば同一の回線属性を持つ複数のデータ回線
をそれぞれ収容する複数の回線処理ユニ、トと、該複数
の回線処理ユニットを制御するための信号制御ユニット
とを有するデータ交換機において、各前記回線処理ユニ
ットはそれに収容された前記データ回線からのあて先信
号を受信する手段と、該あて先信号から文字を組立てる
手段と、咳文字の前記信号制御ユニットへの書込みを指
示する手段を備え、且つ前記信号制御ユニットは前記回
線処理ユニットとそれぞれデータ線によって接続され前
記文字を格納するファーストインファーストアウトメモ
リと、少なくとも１つのプロセ、すを含み前記ファース
トインファーストアウトメモリから前記格納文字を読み
出して前記プロセ、すに報告する手段を備えることを特
徴とするデータ交換機における信号受信方式が得られる
。
をそれぞれ収容する複数の回線処理ユニ、トと、該複数
の回線処理ユニットを制御するための信号制御ユニット
とを有するデータ交換機において、各前記回線処理ユニ
ットはそれに収容された前記データ回線からのあて先信
号を受信する手段と、該あて先信号から文字を組立てる
手段と、咳文字の前記信号制御ユニットへの書込みを指
示する手段を備え、且つ前記信号制御ユニットは前記回
線処理ユニットとそれぞれデータ線によって接続され前
記文字を格納するファーストインファーストアウトメモ
リと、少なくとも１つのプロセ、すを含み前記ファース
トインファーストアウトメモリから前記格納文字を読み
出して前記プロセ、すに報告する手段を備えることを特
徴とするデータ交換機における信号受信方式が得られる
。
次に図面を参照して本発明の実施例について説明する。
第２図は本発明のデータ交換機における信号受信方式の
一実施例の構成を示すプロ、り図である。
一実施例の構成を示すプロ、り図である。
同図において５０は収容された複数の８ＹＮ同期データ
回線１０からのデータ信号を受信して文字組立てを行う
回線処理ユニ、）Ｓ （ＬＰＵＳ）である。回線処理ユ
ニットは同一回線属性を持つデータ回線群ごとに設け、
従りて回線処理ユ＝、）ｐ（ＬＰＵＰ）５１は複数のＦ
同期データ回線１１を収容し１回線処理ユニ、）Ａ（Ｌ
ＰＵＡ）５２は複数の調歩同期データ回線１２を収容す
るが、いずれもＬＰＵ８５０ と同様の構成および機能
を有する。また前記各回線処理ユニ、） （ＬＰＵ）は
前記回線属性ごとの収容データ回線数を例えば３２回線
、６４回線などにあらかじめ定めであるので、同一属性
を持つデータ回線数がとの予設定数を超える場合にはそ
れぞれのＬＰＵを必要数設ける。次に７は上述の複数の
ＬＰＵを制御するための信号制御ユニットチ、前記ＬＰ
ＵＳ５０ 、ＬＰＵＦ５１ 、ＬＰＵＡ５２１１れぞれ
対応するファーストインファーストアウトメモリ（ＦＩ
ＦＯ）８７０．ＰＩＦＯＦ７１．ＦＩＰＯＡ７２および
アンドゲート（ＡＮＤ）８７４．ＡＮＤＦ７５゜ＡＮＤ
人７６ と、前記各ＦＩＦＯを周期的に走査して前記各
ＦＩＦＯの内容の読出しを指示するＦＩＦＯ指定回路７
３と、データ報告回路７８およびプロセ、す（一般にマ
イク鴛プロセ、す）７９を含み構成される。
回線１０からのデータ信号を受信して文字組立てを行う
回線処理ユニ、）Ｓ （ＬＰＵＳ）である。回線処理ユ
ニットは同一回線属性を持つデータ回線群ごとに設け、
従りて回線処理ユ＝、）ｐ（ＬＰＵＰ）５１は複数のＦ
同期データ回線１１を収容し１回線処理ユニ、）Ａ（Ｌ
ＰＵＡ）５２は複数の調歩同期データ回線１２を収容す
るが、いずれもＬＰＵ８５０ と同様の構成および機能
を有する。また前記各回線処理ユニ、） （ＬＰＵ）は
前記回線属性ごとの収容データ回線数を例えば３２回線
、６４回線などにあらかじめ定めであるので、同一属性
を持つデータ回線数がとの予設定数を超える場合にはそ
れぞれのＬＰＵを必要数設ける。次に７は上述の複数の
ＬＰＵを制御するための信号制御ユニットチ、前記ＬＰ
ＵＳ５０ 、ＬＰＵＦ５１ 、ＬＰＵＡ５２１１れぞれ
対応するファーストインファーストアウトメモリ（ＦＩ
ＦＯ）８７０．ＰＩＦＯＦ７１．ＦＩＰＯＡ７２および
アンドゲート（ＡＮＤ）８７４．ＡＮＤＦ７５゜ＡＮＤ
人７６ と、前記各ＦＩＦＯを周期的に走査して前記各
ＦＩＦＯの内容の読出しを指示するＦＩＦＯ指定回路７
３と、データ報告回路７８およびプロセ、す（一般にマ
イク鴛プロセ、す）７９を含み構成される。
次に第３図は第２図における回線処理ユニットの一実施
例の構成を示すプロ、り図である。同図において５００
はデータ回線ごとに設は入力データ信号のレベル変換を
行うレベル変換回路、 ５０１は前記データ受信回路ご
とに設は入力のあて先信号から文字組立てを行う文字組
立回路、５０２は前記各文字組立回路を選択してそれの
組立文字を出力するセレクタ％５０４は前記組立文字の
書込動作をセレクタ５０２に指示するセレクタおよび書
込制御回路である。
例の構成を示すプロ、り図である。同図において５００
はデータ回線ごとに設は入力データ信号のレベル変換を
行うレベル変換回路、 ５０１は前記データ受信回路ご
とに設は入力のあて先信号から文字組立てを行う文字組
立回路、５０２は前記各文字組立回路を選択してそれの
組立文字を出力するセレクタ％５０４は前記組立文字の
書込動作をセレクタ５０２に指示するセレクタおよび書
込制御回路である。
続いて第２図および第３図によ〕本実施例の動作につい
て８ＹＮ同期データ回線からあて先信号が入力された場
合を例にとって詳述する。第２図におけるデータ線６０
は第３図に示す書込用組立文字データ線６００と回線番
号データ線６０１とで構成される。まずレベル変換回路
５００は８ＹＮ同期データ回線１０からのあて先信号を
受信してレベル変換しこれを文字組立回路５０１に入力
する。文字組立回路５０１は文字組立を完了するとこれ
を組立完了報告線５０３を介してセレクタおよび書込制
御回路５０４に報告する。次にセレクタおよび書込制御
回路５０４は制御ａＩ５０５によりセレクタ５０２に対
して組立文字の書込指示を行うとともに１回線番号デー
タ＠６０１にあて先回線番号を送り、ｔたクロック源（
図示していない）から分配された書込クロ、りを制御線
６２に送出する。セレクタ５０２は前記書込指示に基づ
き文字組立回路５０１を選択し前記組立文字を組立文字
データ線５０６を介して入力し書込用組立文字データ線
６００に送出する。次いでＰＩＦＯ８７０は制御線６２
を介した前記書込クロックによシデータ線６０を介した
ＬＰＵＳ５０からの書込データ（前記組立文字およびあ
て先回線番号）を書き込む（書込動作）。次いでＦＩＦ
Ｏ指定回路７３はＦＩＦＯ指定クロ、りを制御線７０３
を介してＡＮＤ８７４に送シＦＩＦＯ８７０内の前記書
込データの読出しを指示する。力お前記ＦＩＦＯ指定ク
ロックはＰＩＦＯ８７０，ＰＩＦＯＦ７１．ＰＩＦＯＡ
７２を順次指定するように周期的ＫＡＮＤ８７４．ＡＮ
ＤＦ７５．ＡＮＤＡ７６へ送られる。ＡＮＤ８７４は前
記ＦＩＦＯ指定クロ、りを受けた時点に制御線７０２を
介してＰＩ ＦＯ８７０における前記書込データの存否
表示を確認し、これが存在するときは読出クロックを制
御線７００に送出する。ＰＩＦＯ８７０は前記読出クロ
、りの指示により前記書込データを読出データ線７０１
を介してデータおよび制御ノ（スフ７に送出する。−万
データ報告回路７８は制御線７０４を介したＦＩＦＯ指
定回路７３からの指示により前記ＦＩＦＯ指定クロ、り
と同期して制御線７０２を走査し、データおよび制御バ
ス７７上のデータを読みこれをプロセッサ７９に報告す
る（読出動作）。Ｙロセ、す７９はこの報告を中央制御
装置（図示していない）に伝え、該中央制御装置はその
後のデータ交換処理を行う。なおＦ同調データ回線１１
からＬＰＵＰ５にあて先信号を入力した場合および調歩
同期データ回線１２からＬＰＵＡ５２にあて先信号を入
力した場合はいずれも上述と同様の書込動作および読出
動作を行う。
て８ＹＮ同期データ回線からあて先信号が入力された場
合を例にとって詳述する。第２図におけるデータ線６０
は第３図に示す書込用組立文字データ線６００と回線番
号データ線６０１とで構成される。まずレベル変換回路
５００は８ＹＮ同期データ回線１０からのあて先信号を
受信してレベル変換しこれを文字組立回路５０１に入力
する。文字組立回路５０１は文字組立を完了するとこれ
を組立完了報告線５０３を介してセレクタおよび書込制
御回路５０４に報告する。次にセレクタおよび書込制御
回路５０４は制御ａＩ５０５によりセレクタ５０２に対
して組立文字の書込指示を行うとともに１回線番号デー
タ＠６０１にあて先回線番号を送り、ｔたクロック源（
図示していない）から分配された書込クロ、りを制御線
６２に送出する。セレクタ５０２は前記書込指示に基づ
き文字組立回路５０１を選択し前記組立文字を組立文字
データ線５０６を介して入力し書込用組立文字データ線
６００に送出する。次いでＰＩＦＯ８７０は制御線６２
を介した前記書込クロックによシデータ線６０を介した
ＬＰＵＳ５０からの書込データ（前記組立文字およびあ
て先回線番号）を書き込む（書込動作）。次いでＦＩＦ
Ｏ指定回路７３はＦＩＦＯ指定クロ、りを制御線７０３
を介してＡＮＤ８７４に送シＦＩＦＯ８７０内の前記書
込データの読出しを指示する。力お前記ＦＩＦＯ指定ク
ロックはＰＩＦＯ８７０，ＰＩＦＯＦ７１．ＰＩＦＯＡ
７２を順次指定するように周期的ＫＡＮＤ８７４．ＡＮ
ＤＦ７５．ＡＮＤＡ７６へ送られる。ＡＮＤ８７４は前
記ＦＩＦＯ指定クロ、りを受けた時点に制御線７０２を
介してＰＩ ＦＯ８７０における前記書込データの存否
表示を確認し、これが存在するときは読出クロックを制
御線７００に送出する。ＰＩＦＯ８７０は前記読出クロ
、りの指示により前記書込データを読出データ線７０１
を介してデータおよび制御ノ（スフ７に送出する。−万
データ報告回路７８は制御線７０４を介したＦＩＦＯ指
定回路７３からの指示により前記ＦＩＦＯ指定クロ、り
と同期して制御線７０２を走査し、データおよび制御バ
ス７７上のデータを読みこれをプロセッサ７９に報告す
る（読出動作）。Ｙロセ、す７９はこの報告を中央制御
装置（図示していない）に伝え、該中央制御装置はその
後のデータ交換処理を行う。なおＦ同調データ回線１１
からＬＰＵＰ５にあて先信号を入力した場合および調歩
同期データ回線１２からＬＰＵＡ５２にあて先信号を入
力した場合はいずれも上述と同様の書込動作および読出
動作を行う。
本実施例における各ＬＰＵには単一の属性を持つデータ
回線が収容され受信データのビ、）速度は高々＠４Ｋｂ
ｐｓでらるので１文字組立回路には信号受信用の汎用Ｌ
ＳＩを使用することができ。
回線が収容され受信データのビ、）速度は高々＠４Ｋｂ
ｐｓでらるので１文字組立回路には信号受信用の汎用Ｌ
ＳＩを使用することができ。
回路の簡単化、小型化および低価格化が実現される。ま
た信号制御ユニットは各ＬＰＵからの組立文字の受信管
理のみを行えばよいので回路の著しい簡単化が実現され
る。
た信号制御ユニットは各ＬＰＵからの組立文字の受信管
理のみを行えばよいので回路の著しい簡単化が実現され
る。
また本実施例では収容するデータ回線の属性として８Ｙ
Ｎ同期、Ｆ同期および調歩同期の３１１類について述べ
たが、これ以外の回縁属性を持つデ−タ回線てあっても
それぞれの属性に対応する種類の回線処理ユニットを設
けることによシ、何ら制限するとと々く収容してデータ
信号を受信することができる。さらに信号制御ユニット
には１個の現用プロセッサを内蔵するとしたが、予備を
含め複数のプロセッサを内蔵してもかまわない。
Ｎ同期、Ｆ同期および調歩同期の３１１類について述べ
たが、これ以外の回縁属性を持つデ−タ回線てあっても
それぞれの属性に対応する種類の回線処理ユニットを設
けることによシ、何ら制限するとと々く収容してデータ
信号を受信することができる。さらに信号制御ユニット
には１個の現用プロセッサを内蔵するとしたが、予備を
含め複数のプロセッサを内蔵してもかまわない。
以上説明したように本発明によれば、信号受信用の汎用
ＬＳＩを使用した回線処理エニツ）Ｋよって文字組立て
を行うことにより、回線属性がいかに多種に亘っても、
ｔた各属性のデータ回線数がいかに多くても、これらを
制限することなく収容してデータ信号を受信できるので
、従来万式に比しよ）簡単な回路構成で小形化され且つ
低価格のデータ交換機における信号受信方式が実現され
る効果が生じる。
ＬＳＩを使用した回線処理エニツ）Ｋよって文字組立て
を行うことにより、回線属性がいかに多種に亘っても、
ｔた各属性のデータ回線数がいかに多くても、これらを
制限することなく収容してデータ信号を受信できるので
、従来万式に比しよ）簡単な回路構成で小形化され且つ
低価格のデータ交換機における信号受信方式が実現され
る効果が生じる。
第１図は従来のデータ交換機における信号受信方式の一
例の構成を示すブ四、り図、第２図は本発明のデータ交
換機における信号受信方式の一実施例の構成を示すブロ
ック図、第３図は第２図における回線処理ユニットの一
実施例の構成を示すプｐ、り図である。 １０．１１，１２．Ｉｎ−・・・・−データ回９，２０
，２１゜２ｆｉ、５０，５１．５２・・・・・・回線処
理ユニット、３，６０゜５０６．６００，６０１，７０
１・・・・・・データ線、４，７０．。 ・・・信号制御ユニット、２００，５００・・・・・・
レベル変換回路、 ２０１．４０・・・・・・時分割多
重化回路、４１・・・・・・時分割多重信号受信回路、
４２・・・・・・受信文字報告回路、４３．７９・・・
・・・プロセッサ、７０，７１．７２・・・・・・ファ
ーストインファーストアウトメモリ（ＦＩＦＯ）、７３
・・・・・・ＦＩＦＯ指定回路、７４，７５゜７６・・
・・・・アンドゲート、７７・・・・・・データおよび
制御パス、７８・・・・・・データ報告回路、５０１・
・・・・・文字組立回路、５０２・・・・・・セレクタ
、５ｏ３・・・・・・組立完了報告線、５０４・・・・
・・セレクタおよび書込制御回路、６２，５０５，７０
０，７０２，７０３，７０４・・・・・・制御線。
例の構成を示すブ四、り図、第２図は本発明のデータ交
換機における信号受信方式の一実施例の構成を示すブロ
ック図、第３図は第２図における回線処理ユニットの一
実施例の構成を示すプｐ、り図である。 １０．１１，１２．Ｉｎ−・・・・−データ回９，２０
，２１゜２ｆｉ、５０，５１．５２・・・・・・回線処
理ユニット、３，６０゜５０６．６００，６０１，７０
１・・・・・・データ線、４，７０．。 ・・・信号制御ユニット、２００，５００・・・・・・
レベル変換回路、 ２０１．４０・・・・・・時分割多
重化回路、４１・・・・・・時分割多重信号受信回路、
４２・・・・・・受信文字報告回路、４３．７９・・・
・・・プロセッサ、７０，７１．７２・・・・・・ファ
ーストインファーストアウトメモリ（ＦＩＦＯ）、７３
・・・・・・ＦＩＦＯ指定回路、７４，７５゜７６・・
・・・・アンドゲート、７７・・・・・・データおよび
制御パス、７８・・・・・・データ報告回路、５０１・
・・・・・文字組立回路、５０２・・・・・・セレクタ
、５ｏ３・・・・・・組立完了報告線、５０４・・・・
・・セレクタおよび書込制御回路、６２，５０５，７０
０，７０２，７０３，７０４・・・・・・制御線。
Claims (1)
- 同一の回線属性を持つ複数のデータ回線をそれぞれ収容
する複数の回線処理ユニットと、＃複数の回線処理ユニ
ットを制御するための信号制御ユニットとを有するデー
タ交換機において、各前記回線処理ユニットはそれに収
容された前記データ回線からのあて先信号を受信する手
段と、咳あて先信号から文字を組立てる手段と、該文字
の前記信号制御ユニットへの書込みを指示する手段を備
え、且つ前記信号制御ユニットは前記回線処理ユ＝、）
とそれぞれデータ線によりて接続され前記文字を格納す
るファーストインファーストアウトメモリと、少なくと
も一つのプｐセ、すを含み前記ファーストインファース
トアウトメモリから前記格納文字を読み出して前記プロ
セ、すに報告する手段を備えることを特徴とするデータ
交換機における信号受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113343A JPS5814640A (ja) | 1981-07-20 | 1981-07-20 | デ−タ交換機における信号受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113343A JPS5814640A (ja) | 1981-07-20 | 1981-07-20 | デ−タ交換機における信号受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5814640A true JPS5814640A (ja) | 1983-01-27 |
Family
ID=14609834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56113343A Pending JPS5814640A (ja) | 1981-07-20 | 1981-07-20 | デ−タ交換機における信号受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009059541A (ja) * | 2007-08-30 | 2009-03-19 | Mitsubishi Electric Corp | ガス遮断器 |
-
1981
- 1981-07-20 JP JP56113343A patent/JPS5814640A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009059541A (ja) * | 2007-08-30 | 2009-03-19 | Mitsubishi Electric Corp | ガス遮断器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683564A (en) | Matrix switch system | |
| US5164894A (en) | Method of data entry into a plant loop | |
| US4551583A (en) | Control signal transmission system for key telephone system | |
| JPH04312152A (ja) | ネットワーク用入出力装置 | |
| JPS5814640A (ja) | デ−タ交換機における信号受信方式 | |
| US4023145A (en) | Time division multiplex signal processor | |
| GB1581837A (en) | Peripheral device controller for a data processing system | |
| JPH01270431A (ja) | 高速パケット交換スイッチ | |
| KR950003970B1 (ko) | 디지탈 전자교환기의 피시엠 데이타 접속장치 | |
| JP2971006B2 (ja) | シリアル通信方法およびシリアル通信コントローラ | |
| KR100350465B1 (ko) | 선입선출 메모리를 이용한 동기화 장치 및 방법 | |
| KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
| SU1205150A1 (ru) | Имитатор внешнего устройства | |
| JPH0272744A (ja) | インターフェース装置 | |
| JPH07250102A (ja) | データ伝送回路 | |
| JPH0440551A (ja) | データ転送方式 | |
| JPH10105375A (ja) | 非同期ｆｉｆｏバッファ装置 | |
| JPH04221491A (ja) | セルｆｉｆｏ回路 | |
| JPH0227829A (ja) | フレーム同期方式の中継装置 | |
| JPS6282846A (ja) | 回線デ−タのトレ−ス方式 | |
| JPS6251544B2 (ja) | ||
| JPS5831437A (ja) | デ−タ受信装置 | |
| JPH01307329A (ja) | 受信回路 | |
| JPS6232505B2 (ja) | ||
| JPS60151770A (ja) | デ−タ転送方式 |