JPS58142571A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、脣にベースに比べて禁止＃嘱の広
い物質から成るスギツメｔ４する半導体装置及びその製
造方法に係る。

半導体装置、例えばトランジスタのエミッタ注入効率を
高める中段のひとつとして、二ｔツタｔベース會構成す
る物質よ１４８止帯帳の広い物質で構成したヘテロ接合
トランジスタが知られておシ、電流層−卓ｈｔｍ　性能
の向上が期待されている。Ａｍ審質関のへテロ接台が有
効に動作するためには構成物質問の格子定数、熱膨張係
数がはソー歇していること、接合界面単位の発生が少な
いことが必賛で、これまでＧａ−Ａｔ−ＡｌとＧ１−Ａ
ｌの組合せ、酸素全ドープした多結晶又は非晶質シリコ
ンと単結晶７リコンとの１ｌｌ１合せ等が知られている
。以下、図面によって従来技術を詳しく説明する。

１ｓ１図は従来のへテロ接合トランジスタの＃ＴＩｆＩ
を示す図面である。図において、単結晶シリコン基体ｌ
は一対の主機１ｉ１１１．１２閣にｎｇの比較的＾抵抗
率のコレクタ層１３、ｎＪの低抵抗率Ｏコｌ／　／　タ
層１４、及びｐｍｏ比賊的低＊ｆｃ４ペース層１５を備
えている。この基体１の一方の主表向ｌｌ上にはエミッ
タとして酸素、燐ｔドープした多結晶又は非晶質シリコ
ン層２が積層されている。３．４及び５μそれぞれエミ
ッタ、ベース。

コレクタの各電極金属である。６は８五〇ｔの即きパッ
シベーション膜でるる。酸素ドープした多結晶又は非晶
質シリコン層の禁止４ＩＩｉ幅が単結晶シリコンのそれ
Ｌ９も大きいため、エミッタ・ベース関のｐｎｎ会合へ
テロ飯台とな９、ベースからエミッタへの正孔の逆注入
が紡げられる。その結果、エミッタの注入効率が大金〈
なり、トランジスタのエミッタ接鳩電流増幅卓ｈν■が
大きくなるという効来がもたらされる６次に、か＼るヘ
テロ接合トランジスタの製造方法について説明する。

′１１４２図はその製造１根のフローを、ｔた第３図は
第２図の（→〜（ｅ）ｖｃおける製造途中の装置の断面
図を示す。ｎｇ高抵抗率の単結晶シリコン９エノ１に燐
を拡散して００層１４を形成してｎｏｎｎ”９エバｔ−
得る（第３１１ｇ１（匈）、この９エバを熱酸化して、
酸化膜（ｓｉｏｔ属）１６．１６’を形成する。一方の
８ｊＱ、膜１６の所定の部分にホトエツチングによりｊ
ｌあけし、ボロンを拡散してｐベース層１５ｔ−得る。

再びワエ１ｓｔ−威化して８ゑ０．膜を形成し、このａ
ｊＯＲ属（これも便宜上１６と符号する）の所定の部分
に窓あけした（＃Ｅ３図（ｂ））後、ワエハｔ６００〜
８００Ｃに加熱し、８盪Ｈ，ＩＰＨａ　、Ｎｅｏ　　の
混合ガス雰囲気中にさらすことによって、酸素、燐がド
ープされた多Ｍ島又は非晶質シリコン膜２ｔ−付層する
（＃Ｉ３図（Ｃ））。然る嶽に９００１：’以上の高温
加熱錫塩をして、膜２の中の燐を活性化し、ホトエツチ
ング妖術によプ膜２ｔｉ’ｈ足のエミッタ形状に加工す
る。さらにワエハ諌面に例えば８１０．の如き公知のパ
ッシベーションＩｇ６ｔ−形成する（ｌ＠３図（ｄ））
。ホトエツチングによりパッシベーションＪＩ！Ｉ［６
の所定の部分に［１けし、エミッタ電極３．ベース４ｉ
ｉ４、さらにコレクタ電極５ｔ−形成して鉄酸が完成す
る（第３図（ｅ））。

か−る工種を経て製造δれた半導体装置は、パッシベー
ション膜の信頼性が低くこのため高耐圧化が図れないと
いう欠点かめる。また、酸素及び燐ｔドープした多結晶
シリコンからなる半導体層は、選択的なエツチングが困
−で６ること、更に全工楊を通じてエツチング錫塩が多
く１機が煩雑であること、等の欠点がある。

本発明の目的は、上述の欠点′ｔ−除去し次へテロｍ合
手導体装置及びその製造方法１ｍ供する４０でめる。史
に具体的に画先は、高耐圧高信１ＩＷｌパツ７ベーショ
ンｔ＊　ｔ、、且つホトエッチンク等製造工程数が少な
ｉヘテロ接合半導体装置及びその製造方法を提供するも
のである。

本発＃４は、ヘテロ接合半導体装置のエンツタである酸
素、燐ドープした多結晶又は非晶質シリコン層から高部
ＩＬ［ｔｌｌｌるためのドーピング不純物である燐を取
去れば、１Ｇ’〜１０１＠ｇ−１０半絶に着目し、エン
ツタとパッジベージ曹４とを同一の半導体層で形成し九
ものである。

そして本＠明半導体装置の特徴とするところは、所定の
ｐｎｌｋ＊を形成した半導体基体の一方の主機国土ＩＣ
基体よｐ広い禁止ａｇｆ：有する半導体層管形成し、こ
の半導体層のエミッタとなる部分には所定導電型を呈す
る不純物がドープされ、残りの部分は高抵抗率のｔ〜に
されてパッシベーション膜とした点にある。

本発明の製造方法にお−ては、８　ｊＨ＊　−Ｎ！Ｏｒ
原料ガスとして単結晶シリコン基体上にｌｌ素ドープさ
れた半絶縁性の多結晶又は非１質シリコン層を成長させ
、然る後にエミッタとなる部分にのみ導電型決定不純物
をドープすることによって低抵抗率化する方法を採って
いる。なお、本＠明看等の実験によれば、８ｊＨ，ガス
のみで形成した多結晶シリコン膜の抵抗率は１０”Ｍ−
ｃｓ＜以上＃Ｉ９、且つこれに本発明を適用して得たト
ランジスタでは単結晶シリコンで形成した従来臘（ホモ
接合）トランジスタよりも高い注入効率が得られている
。

以下本発明を実施例として示し次図面により詳細に説明
する。

第４図におりて、１は単結晶シリコン基体で、その一対
の生表向１１．１２間ににｎ［の比較的高抵抗率のコレ
クタ層１３１ｎｆｆｌの低抵抗率のコレクタ層１４、及
びｐｌｉの比軟的低抵抗率のベース層−１５を備えてい
る。この基体１は第１図に示した従来装置と同一である
。７は基体１の一方の主表向ｌｌ上に形成した酸素をド
ープして基体１より広い禁止帯幅を有する多結晶シリコ
ン又は非晶質シリコンから成る高抵抗率を有する半導体
層で、この層はベース層１ｓｏｓ択された個所弐面に１
１！接しｎ朧ｔｎする不純智ガえば燐がｉｉａ濃匿にド
ープされた第１の部分７１と、酸素がドープされた多結
晶シリコン又は非晶質シリコンのみからなるＩｓ２の部
分７２とから成っている。そして、第１の部分７１はｎ
臘のエミッタとして横目し、第２の部分７２はパッシベ
ーション膜として機能する。３は第１の部分７１表面に
オーミック接触したエミッタ電極、４はｊＩ２の部分７
２の一部を貝通してベース層１５４向にオーミック接触
したペース電極、５はコレクタ層１４表面にオーミック
接触したコレクタ電極である。

この工うな構成にすることにより、パッジページ日ン膜
の高惰輌化が図れ、よって高耐圧牛導体装ａｔ得ること
が可能となる。

か＼る構成のトランジスタの本＠明による製造方法を次
に述べる。１ｓ５図の工４！１（１）〜（４）は従来例
（第２図）と同じである。この後、９工バ表山の８　ｉ
０＊　１１４１６１−除去し、ウェハを反応炉中で６６
０Ｃに加熱し、Ｎ＠　　Ｈ２５ｔ／■、　　８ｉＨ４Ｈ
３０ｉ：ｍ’／騙、Ｎ、０７６０備”／ｗｉｇの混合ガ
ス雰囲気中でｓｏｉａｇ＋保つ。これによって厚さ約１
μｍ、抵抗率約１０１０ｇ・国の多結晶又は非晶質シリ
コン膜７が形成される（第６図（Ｃ））。このワエハ１
ｋｌＩｉ素気流中で熱酸化し、Ｓｉｎ、膜を形成し、エ
ミッタとすべき部分のみホトエッチし、窓をあける。こ
の窓から燐ｔ−８０ｋＶで約Ｉ　Ｘ　１０”３−”打込
ｔｒ（第６図（ｄ））。次にワエ）１９００〜１１００
Ｃで熱処理し、燐を膜７の厚さ方向全体への引伸し拡散
を兼ねて活性化させる。その後、膜７のベース電極接着
すべ１ｉ部分を窓あけし、エミッタ、ペース電極として
Ｃｒ−４ｕｔ−蒸着してトランジスタが完成する。なお
、ｆｉ１４２．５図には記していないが電極形成後、ワ
エハを水素気流中３５０〜５００Ｃで熱処理することに
よって所期の高いｈＦＩが得られる。

本実施例のトランジスタはｐバー１層１５厚さ１８μｍ
で、ｈＦｌ　　が１００〜２００と、同じベース、コレ
クタ構成のホモ接合トランジスタのそれの約１０倍であ
った。ま友コレクタ・エミッタ関神伏電圧は約４００Ｖ
、リーク電ｆＩＬは１０−”Ａ以下であった。

なお、第５図の工１ｉ（８）ではイオン打込みでなく既
存の燐拡散技術によって燐ドープしてもよい。

この場合には、イオン打込み装置がなくとも一ドープで
きる。また、活性化処理でに内えば１〜５Ｊ／３２のエ
ネルギのＶ−ザ光を１０〜ｉｏ。

ｎｓ照射する方法で活性化することも可能である。

この場合には極めて短時間で活性化処埴可能なメリット
がある外、レーザ光のエネルギを最適制御することにｌ
、ＪＩ［７中の燐が準結晶層へ殆んど拡散せず、良好な
ヘテロ接合が形成でき、且つ極めて高い燐の活性化率を
祷られるメリットがある。

本発明の製造方法によれば高信＠藏高耐圧パッジベージ
コンと高注入効率のヘテＣｘＩＩ！会が同時に祷られ、
且つ第２図、第５園を比軟すると明らかな如く、従来の
製造プロセスよｐホトエラチェ楊ｔ−１回削減できる。

牛導体装置の製造工種ではホトエツチングはプロセスが
長く、且つ９工バ１枚毎の処理となる九め製造コストに
占める割合が大き−。従って本発明の製造方法によって
多大のコスト低減がもたらされる。

以上は本発明ｔ−％定のトランジスタｆ：ｆ１１に採っ
て説明したが、これに限定されることなく、種々の変形
が可能である。

【図面の簡単な説明】

第１図は従来のへテｏ接合トランジスタの断面図、第２
図は第１図のトランジスタの製造工１ＩＡｆ：示すブロ
ック図、纂３図はａＩｚ図のプロセス途中でのワエハの
断面を示す概略図、８４図は本発明を適用し九トランジ
スタの一例を示す断面図、第５図は本発明の製造方法に
もとづくヘテロ接合トランジスタの製造工種を示すブロ
ック図、第６図は第５図のプロセス途中でのワエハの断
面を示す概略図である。 １・・・単結晶シリコン基体、１３．１４・・・ｎｆｊ
ｌコレクタ層、１５・・・ｐ型代−ス層、７・・・多結
晶又は非晶質シリコンから成る半導体層、７１・・・半
導体層のｊｌｌの部分、７２・・・半導体層の第２の部
分、３゜４．５・・・電極。 （ｅ〕

Claims (1)

1. 【特許請求の範囲】 １、一方の主機１にｆＩ４接する一方導電麿の第１の層
   、−万の主機ｍに＃接し菖１０層内に延び第１の層との
   間に端部が一方Ｏ主表面に露出する第１のｐｎ＊＊を形
   成する他方４電ｊｉｌｔ）１１に２Ｏ層を肩する半導体
   基体と、 ＃ｆ−導体基体の一方Ｏ主＃ｌ！由上に形成され、１ｓ
   ２０層に隣接する部分の一部には４２０層との間に萬２
   のｐｍ接合ｔ−形成するべく一方導電臘を呈する不純物
   が案内され残９の部分は高低率を有し、半導体基体よｐ
   ４ｈ広ｉ禁止帯輔を有する半導体層と、 半導体層の一方導電臘ｔｍする不純物が案内された部分
   ＃Ｉ山にオーミック接触した１１１１の電極と、半導体
   層の一方導電臘ｔｊ＆する不純物が案内された部分を除
   く部分を貫通して、半導体基体の菖２０層ＩＮ向にオー
   ずツク接触した嬉２の電極と、を具備することを特徴と
   する半導体装置。 ２、％軒−求の範囲第１項において、半導体基体がシリ
   コン単結晶、半導体層が少なくとも半導体基体に隣接す
   る部分に酸素をドープした多結晶シリコン或いは非晶質
   シリコンから成っていることを％黴とする半導体装置。 ３、一方の主表面に隣接する一方導電臘のｗｎ。 層、一方の主ｌＲ面に隣接し第１の層内に延び１ｓ１の
   層との間に項部が一方の主表面に露出する１１１のｐａ
   ｗ合を形成する他方導電蓋の１１１２０層ｔ−有する半
   導体基体を準備する工程と、 半導体基体の一方の主表面上に、半導体基体よｐ＾抵抗
   率及び広い禁止帯＠ｔ−肩する半導体層を形成する工程
   と、 半導体層の第２の層上に位置する部分の一部に他方導電
   蓋ｔｍする不純物をドープする工程と、半導体層の他方
   導電ｍｔ＊する不＃ＩＩＩ吻ｔドープした部分職薗、及
   び半導体層の他方導電臘會呈する不純物ｔドープした部
   分を除く部分を貫通して半導体基体の第２の層表向にそ
   れぞれオーミック接触する電極を形成する工程と、 を具備することｔｑ＃黴とする半導体装置の製造方法。 ４、脣ｔｆｍ求の聰−編３項におｉて、半導体基体がシ
   リコン単結晶、半導体層が少なくとも半導体基体に隣接
   する一分に酸ａｔ全ドープた多結晶シリコン或いは非晶
   質シリコンから成って−ることｔ籍畝とする半導体装置
   の製造方法。 ５、％軒縛求の範囲第３項或いは縞４項において、半導
   体層の一部に他方導電ｆＪ１ｔ−呈する不ｇ物をドープ
   する方法としてイオン打込み法１ｗ用することｔ％黴と
   する半導体装置の製造方法。