JPS58140160A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS58140160A
JPS58140160A JP57023239A JP2323982A JPS58140160A JP S58140160 A JPS58140160 A JP S58140160A JP 57023239 A JP57023239 A JP 57023239A JP 2323982 A JP2323982 A JP 2323982A JP S58140160 A JPS58140160 A JP S58140160A
Authority
JP
Japan
Prior art keywords
photothyristor
gate
transistor
hfe
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57023239A
Other languages
Japanese (ja)
Other versions
JPH0547989B2 (en
Inventor
Toshibumi Yoshikawa
俊文 吉川
Yukinori Nakakura
仲倉 幸典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP57023239A priority Critical patent/JPS58140160A/en
Publication of JPS58140160A publication Critical patent/JPS58140160A/en
Publication of JPH0547989B2 publication Critical patent/JPH0547989B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/11Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
    • H01L31/1105Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Thyristors (AREA)

Abstract

PURPOSE:To omit the complicated process of a semiconductor device by a method wherein base width of the P-N-P transistor is made to be the most suitable, the current amplification factor and photosensitivity are enlarged, moreover gate resistance is reduced, and the transistor is formed in a chip the same with a photo thyristor. CONSTITUTION:Boron of P type impurity is diffused to 5-60mum at the prescribed places of an N type substrate 1 to form an anode 2, a gate 3. Then phos phorus of N type impurity is diffused in the gate 3 to form a cathode 4. An anode electrode 6, a gate electrode 7 and a cathode electrode 8 of Al respectively are provided in the regions 2, 3, 4 thereof. By making base width of the P-N- P transistor to be contained in the photo thyristor to be the most suitable, while by providing a phosphorus diffusion region S at the circumference of the chip surrounding the element region provided with the anode 2 and the cathode 4, the current amplification factor is enlarged, nd moreover gate resistance is reduced.

Description

【発明の詳細な説明】 本発明は、ホトサイリスタに関し、特に発光ダイオード
と組み合せて光結合半導体装置として用いられるホトサ
イリスタに関するものである0第1図に示すように、入
力側に発光ダイオードGL、出力側にホトサイリスタP
Tを用いて、ワンパッケージにしたホトサイリスタカプ
ラが実用化されている。このようなホトサイリスタカプ
ラは電磁リレーに比べて一1■入出力間の絶縁性が極め
て良い、■動作速度が早い、■寿命が長い、■ノイズの
発生が少ない、■外部磁界の影響がない、■小型である
等の長所がオリ、各種機器の電子回路化が進むにつれて
、信号伝達系のアイソレーションやACコントロール等
、広い分野で利用されている。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a photothyristor, and more particularly to a photothyristor that is used as an optically coupled semiconductor device in combination with a light emitting diode.As shown in FIG. Photothyristor P on the output side
A photothyristor coupler in one package using T has been put into practical use. Compared to electromagnetic relays, this type of photothyristor coupler has the following features: ■Extremely good insulation between input and output, ■Fast operating speed, ■Long life, ■Less noise generation, and ■No influence from external magnetic fields. , ■ Due to its advantages such as small size, as electronic circuits of various devices progress, it is used in a wide range of fields such as isolation of signal transmission systems and AC control.

しかし、ホトサイリスタのアノードA・カソードに間に
急峻な電圧が印加されると、ホトサイリスタ本来のブレ
ークオーバー電圧よりも低い電圧でオン状態になる。こ
の現象は急峻な立上シ電圧(dv/dt)が印加される
と、第2図のホトサイリスタ等価回路図に示すように容
量C8(接合容量等)を通して、次式で示す変位電流が
流れることによる。
However, when a steep voltage is applied between the anode A and the cathode of the photothyristor, the photothyristor turns on at a voltage lower than its original breakover voltage. This phenomenon occurs when a steep rising voltage (dv/dt) is applied, and as shown in the photothyristor equivalent circuit diagram in Figure 2, a displacement current flows through the capacitor C8 (junction capacitance, etc.) as shown in the following equation. It depends.

1dQ7 =d(C,V)/dt=(、d′7dt+y
dco/dt、−(1)D    dt ここで、C0ニ一定と仮定すると、(1)式は更に次の
ようになる。
1dQ7 = d(C,V)/dt=(, d'7dt+y
dco/dt, -(1)D dt Here, assuming that C0 is constant, equation (1) becomes further as follows.

1D=Cod′/dt・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・(2)この結果
、dルー、の値が大きいとサイリスタはオン状態となる
。このような現象を起こさない最大の立上り電圧(d’
/、 t)M(7)値を臨界オフ電圧上昇率という。
1D=Cod'/dt・・・・・・・・・・・・・・・
(2) As a result, when the value of dru is large, the thyristor is turned on. The maximum rising voltage (d'
/, t)M(7) value is called critical off-voltage rise rate.

実際にホトサイリスタカプラを使用する場合には、第3
図に示すように、ホトサイリスタのゲー)PGとカソー
ドにの間に、抵抗R6とコンデンサCGを接続し、急峻
な電圧が印加された場合の誤動作を防止している。とこ
ろで、実際の使用上、抵抗、コンデンサを外付けするこ
とは取付場所、コストアップの点より大変不便である。
When actually using a photothyristor coupler, the third
As shown in the figure, a resistor R6 and a capacitor CG are connected between the photothyristor gate PG and the cathode to prevent malfunction when a steep voltage is applied. However, in actual use, externally attaching resistors and capacitors is very inconvenient in terms of installation location and increased cost.

上述のようなホトサイリスタの急峻な立上り電圧による
誤動作防止のだめの改善方法については、次のような方
法が報告されている。
The following method has been reported to improve the prevention of malfunction caused by the steep rising voltage of the photothyristor as described above.

(1)PNP)ランジスタのhFEを小さくするΩ(2
)ゲート抵抗R6を小さくする。
(1) PNP) To reduce the hFE of the transistor Ω(2
) Reduce gate resistance R6.

(3)  ゲート抵抗をトランジスタで制御する0(4
)ゲート抵抗をMOS F ETで制御する。
(3) 0(4) whose gate resistance is controlled by a transistor
) Control the gate resistance with a MOS FET.

しかしいずれの方法も、仮え(dVdt)−を大きくす
ることができても、そのために最小トリガ電流IFが大
きくなったり、回路の製造に複雑或いは特別な工程を要
するなどの欠点があり、実用化には問題があった。
However, in both methods, even if it is possible to increase the voltage (dVdt), there are disadvantages such as the minimum trigger current IF becoming large and the circuit manufacturing requiring a complicated or special process. There was a problem with the conversion.

本発明は従来装置のように外付部品を不用とし、また複
雑な工程を用いることなく(dv/dt)Mを改善した
半導体装置を提供するものである。
The present invention provides a semiconductor device that improves (dv/dt)M without requiring external parts or using complicated processes unlike conventional devices.

上記目゛的はラテラル型(横型)ホトサイリスタにおい
て、PNPトランジスタのベース幅を最適化し、熱処理
、裏面処理等によりPNP !−ランジスタのhFK及
び光感度を大きくし、かつ、ゲート抵抗を小さくシ、更
にゲート抵抗をホトサイリスタと同一チップに作り込む
ことにより達成できる。
The above objective is to optimize the base width of the PNP transistor in a lateral photothyristor, and to improve the PNP transistor by heat treatment, back surface treatment, etc. - This can be achieved by increasing the hFK and photosensitivity of the transistor, reducing the gate resistance, and further fabricating the gate resistance on the same chip as the photothyristor.

以下、本発明を実施例を用いて説明する。The present invention will be explained below using examples.

第4図は本発明によるラテラル型ホトサイリスタの構造
である。1はN型半導体基板で通常20〜50Ωαの比
抵抗で200〜400μの厚さをもったシリコンを用い
る。2,3は上記N型基板lの所定の場所にP型不純物
であるボロンを5〜60μ拡散形成したもので、拡散深
さは耐圧1 hFE等により変化させる。2はアノード
、3はゲートとして形成され、両頭域の間はベース幅d
として設定されている。次に4はゲート3の中にN型不
純物リンを拡散し、カソードを形成する。拡散深さはゲ
ート3の拡散深さにより変化し、2〜20μ程度である
。半導体基板1上の5は絶縁膜で、一般的には5i02
が用いられる。上記領域2.3.4の夫々−に設けられ
た6、 7.8はアノード電極、ゲート電極、カソード
電極であシ、一般的にはAtが用いられる。
FIG. 4 shows the structure of a lateral type photothyristor according to the present invention. Reference numeral 1 denotes an N-type semiconductor substrate, which is usually made of silicon having a specific resistance of 20 to 50 Ωα and a thickness of 200 to 400 μ. 2 and 3 are those in which 5 to 60 μm of boron, which is a P-type impurity, is diffused into a predetermined location of the N-type substrate 1, and the diffusion depth is changed depending on the breakdown voltage of 1 hFE or the like. 2 is formed as an anode, 3 is formed as a gate, and the base width d is formed between the two head regions.
is set as . Next, 4 diffuses N-type impurity phosphorus into the gate 3 to form a cathode. The diffusion depth varies depending on the diffusion depth of the gate 3, and is approximately 2 to 20 microns. 5 on the semiconductor substrate 1 is an insulating film, generally 5i02
is used. The electrodes 6 and 7.8 provided in each of the regions 2.3.4 are an anode electrode, a gate electrode, and a cathode electrode, and generally At is used.

断面構造は上述のように従来の横型ホトサイリスタと同
じ構造をもつが、(dv7.□)Mを大きくするためこ
の実施例によるホトサイリスタは、ホトサイリスタに含
まれるPNP )ランジスタのベース幅を最適化すると
共に、hFEを大きく且つゲート抵抗を小さくしたもの
である。
As mentioned above, the cross-sectional structure is the same as that of the conventional horizontal photothyristor, but in order to increase (dv7. In addition, the hFE is increased and the gate resistance is decreased.

上記条件の内hFE及びゲート抵抗は、例えば次のよう
な熱処理を施こすか、或いは拡散領域を設けることによ
って更には両者を併用することによって所望の特性が得
られる。
Among the above conditions, desired characteristics of hFE and gate resistance can be obtained by, for example, performing the following heat treatment, providing a diffusion region, or using both together.

1例として、カソード電極4の拡散終了後900℃N2
中にて熱処理すると、PNPトランジスタのhFつは1
.5〜2倍改善される。この場合一般のホトサイリスタ
は表面をSiO□で保護されており、酸素雰囲気中で熱
処理すると他方のNPN)ランジスタのhFF、は大幅
に劣化する。従って、5102膜を一度剥離する等、別
の工程追加が必要である。hFF、を大きくするために
無転位拡散技術。
As an example, after the completion of diffusion of the cathode electrode 4, 900°C N2
When heat treated inside, hF of PNP transistor becomes 1
.. Improved by 5-2 times. In this case, the surface of the general photothyristor is protected with SiO□, and when it is heat-treated in an oxygen atmosphere, the hFF of the other NPN transistor is significantly deteriorated. Therefore, it is necessary to add another process such as once removing the 5102 film. Dislocation-free diffusion technology to increase hFF.

不純物濃度の最適化等いか・なる方法を用いてもよい0 又、受光素子等に適用されている如くウニ・・−の裏面
にリン処理を行うと、PNP)ランジスタのhFEは1
.5〜2,5倍と大きくなる。さらにこの処理は光感度
を20〜30%upできる。
Any method such as optimizing the impurity concentration may be used.Also, if the back side of the sea urchin is treated with phosphorus, as is applied to light-receiving elements, the hFE of the PNP transistor will be 1.
.. It becomes 5 to 2.5 times larger. Furthermore, this treatment can increase photosensitivity by 20 to 30%.

更にアノード2及びカソード8が設けられた素子領域を
囲んで、チップの周辺にリン拡散領域Sを設けることに
よりhFEを大きく且つゲート抵抗を小さくすることが
できる。即ちリン拡散領域Sによりアノード3から注入
された正孔が反射され、hFEは更に1.5〜2.0倍
程度大きくなる。上記リン拡散領域Sを深く、ウェハー
を貫通させると効果は一層大きくなる。
Further, by providing a phosphorus diffusion region S at the periphery of the chip, surrounding the element region where the anode 2 and cathode 8 are provided, hFE can be increased and gate resistance can be decreased. That is, the holes injected from the anode 3 are reflected by the phosphorus diffusion region S, and hFE becomes larger by about 1.5 to 2.0 times. If the phosphorus diffusion region S is deep and penetrates the wafer, the effect will be even greater.

上記ラテラル型ホトサイリスタ構造において、t−j’
PNP)ランジスタのベース幅を例えば100μの一定
値に作製したものについて、上記熱処理、裏面処理等に
よって、PNP )ランジスタのhFEを変化させた測
定値を第5図に示す。同図は、ホトサイリスタを第1図
に示す関係に光結合し、ホトサイリスタをオフからオン
状態へ移行させるに必要な発光ダイオードの順方向電流
の最小れぞれの素子において、コレクタ電流を変化した
場合のhFEのピークの値を示す。
In the above lateral photothyristor structure, t-j'
FIG. 5 shows the measured values of the hFE of the PNP) transistor which was manufactured to have a constant base width of, for example, 100 μm by the heat treatment, back surface treatment, etc. described above. The figure shows how photothyristors are optically coupled in the relationship shown in Figure 1, and the collector current is changed in each element to minimize the forward current of the light emitting diode required to transition the photothyristor from off to on state. The peak value of hFE is shown.

第5図の直線Aはゲート抵抗R6を51にΩに固定(N
PN)ランジスタのhFEも固定)した場合に、PNP
 )ランジスタのhFEを0−2.0.5.1.0.2
に順次変化させたときのIFEと(”/、、>Mとの関
係を示す。直線Aは比較的緩やかガ勾配をもち、■ に
対する(dv/dt)Mの変化が小さいことを示T す。
Straight line A in Figure 5 indicates that the gate resistance R6 is fixed at 51Ω (N
(PN) transistor hFE is also fixed), PNP
) hFE of transistor 0-2.0.5.1.0.2
This shows the relationship between IFE and (''/, , >M when the values are sequentially changed. Line A has a relatively gentle gradient, indicating that the change in (dv/dt)M with respect to ■ is small. .

次にPNP )ランジスタのhFEを一定(NPNトラ
ンジスタのhFF、も一定)にし、ゲート抵抗R,(1
:  )内に示す)を変化させた場合のIFTと(dV
dt)Mとの関係を直線Bに示す。直線BはPNP )
ランジスタのhFEを1に設定した場合で、従って直線
A上のhF、=1の点を通る直線となる。
Next, set hFE of the PNP transistor to a constant value (hFF of the NPN transistor is also constant), and gate resistance R, (1
: IFT and (dV
dt) The relationship with M is shown in straight line B. Straight line B is PNP)
This is a case where hFE of the transistor is set to 1. Therefore, the straight line passes through the point hF=1 on straight line A.

hFEを2.0.0.5.0.2と変化させた場合には
直線A上の各hFEO点を通って直線Bとほぼ平行な直
線で表わす変化を示す。直線Bから判るようにゲート抵
抗を変化させた場合、IFTに対して(dVdt)Mの
変化が非常に大きい。
When hFE is changed to 2.0.0.5.0.2, the change is represented by a straight line that passes through each hFEO point on straight line A and is almost parallel to straight line B. As can be seen from the straight line B, when the gate resistance is changed, the change in (dVdt)M is very large for the IFT.

今ホトサイリスタのPNP )ランジスタがhFE=1
に設定されているとすると、発光ダイオードの最小トリ
ガ電流IFTが5mAである場合、従来ノ素子テハ(d
v/dt)Mハ12V/1t88゜テアルカ本発明によ
れば直#!Bから130V/It8e。となり10.8
倍の改善が得られるo IFT= 10mAに対しては
34倍モ(dv/dt)Mtl−大きくすることができ
る。PNPトランジスタのhFEが更に大きくなると効
果は更に一層顕著になる。
Now PNP of photothyristor) transistor is hFE=1
If the minimum trigger current IFT of the light emitting diode is 5 mA, then the conventional device
v/dt) Mha 12V/1t88゜TearukaAccording to the present invention, direct #! 130V/It8e from B. next 10.8
For IFT = 10 mA, an improvement of 34 times (dv/dt) Mtl can be obtained. The effect becomes even more pronounced as the hFE of the PNP transistor becomes even larger.

従来のラテラル型ホトサイリスタではhFF、=0.0
3〜0.3. Ro= 50〜I OOKΩ程度で使用
されているが、本発明においては上述のようにhFEが
大きく、Roが小さい方が望ましい。
In the conventional lateral type photothyristor, hFF, = 0.0
3-0.3. It is used with Ro=about 50 to IOOKΩ, but in the present invention, as mentioned above, it is desirable that hFE is large and Ro is small.

上記dv/d−の改善は、更に第4図におけるホトサイ
リスタのPNP トランジスタのベース幅dを選ぶこと
によって顕著になる。即ちベース幅dはdv/dt値が
最も大きくなるように選ばれる。
The above-mentioned improvement in dv/d- becomes more remarkable by selecting the base width d of the PNP transistor of the photothyristor shown in FIG. That is, the base width d is selected so that the dv/dt value is the largest.

第6図は、上記第5図のり、F、= 1.0として測定
した場合と同じ作製条件で作製したホトサイリスタにお
いて、ベース幅dを50,100,150゜300μに
順次変化させた場合に、各ホトサイリスタから得られる
IFTと(d′7d、)Mとの関係を示す。
Figure 6 shows the photothyristor fabricated under the same manufacturing conditions as those in Figure 5 above when measurements were taken with F = 1.0, but when the base width d was sequentially changed to 50, 100, 150° and 300μ. , shows the relationship between IFT obtained from each photothyristor and (d'7d,)M.

図中の()数値はゲート抵抗を示す。図から読取れるよ
うにベース幅dを大きくすることにより、同一のIFT
に対して(dv/d、)Mは顕著に変化し、ベース幅d
の増加につれて(d7dt)−大きくなる。IFTの値
が大きくなるにつれて上記効果は一層顕著になる。
The numbers in parentheses in the figure indicate gate resistance. By increasing the base width d as can be read from the figure, the same IFT
(dv/d,)M changes significantly for the base width d
As (d7dt) increases, it becomes larger. The above effect becomes more pronounced as the value of IFT increases.

尚上記第6図において、PNP トランジスタのhFK
の値は、ペース幅50,100,150,300μに対
して、1.5.1.0.0.75.0.48 に対応す
る。上記効果はPNP )ランジスタのhFEをさらに
大きくすると顕著になる。
In Fig. 6 above, hFK of the PNP transistor
The value of corresponds to 1.5.1.0.0.75.0.48 for pace widths of 50, 100, 150, and 300μ. The above effect becomes more noticeable when the hFE of the PNP transistor is further increased.

光結合装置として、ホトサイリスタと発光ダイオードを
一体化して構成する場合のパッケージの構造を改善する
ことによ!’IFTを小さくしても(dv/dt)Mの
上昇を図ることができる。−例としてガラスフィルムの
両面に発光・受光素子の夫々を設置し、画素子間の距離
を小さくした構造、或いは透明樹脂で光結合した素子の
外側をモールドする際に、黒色樹脂で囲む代シに白色樹
脂を用いて反射光を利用し得る構造によってIFTを小
さくすることができる。
By improving the structure of the package when a photothyristor and a light emitting diode are integrated as an optical coupling device! 'Even if IFT is reduced, (dv/dt) M can be increased. - For example, a structure in which light-emitting and light-receiving elements are installed on both sides of a glass film to reduce the distance between pixel elements, or a structure in which the outside of an element optically coupled with transparent resin is surrounded by black resin when molded. The IFT can be made smaller by using a structure in which a white resin is used to utilize reflected light.

上記hFEを大きくする、ゲート抵抗を小さくする、及
びベース幅を最も大きく選ぶことにょるdv/d、値の
大幅な改善は、以下のように説明される0 まず、ホトサイリスタにおいて、PNPトランジスタ部
分の応答を考える。トランジスタの応答蝉次式で表わさ
れる。
The significant improvement in the dv/d value by increasing the hFE, decreasing the gate resistance, and selecting the largest base width is explained as follows. First, in the photothyristor, the PNP transistor part Consider the response of The response of a transistor is expressed by the following equation.

j PNP owe=h F E X j D・・・・
・・叫・・囮・・・・・・面・(3)tDはPNP )
ランジスタの構造等により決定される値である。一般的
にhゆを大きくすると、応答は遅くなり、急峻な信号に
追随できなくなる。
j PNP owe=h F E X j D...
・・Scream・・Decoy・・・(3) tD is PNP)
This value is determined by the structure of the transistor, etc. Generally, when h is increased, the response becomes slower and it becomes impossible to follow steep signals.

次にゲート抵抗の効果を考える。第7図の等価回路にお
いてホトサイリスタのゲートPG、カソードに間にゲー
ト抵抗R6を接続した場合を考える。上記式f+)、 
+2)に基づく変位電流は、まずゲート抵抗R6に流れ
、ゲートの電位は次式となる。
Next, consider the effect of gate resistance. Consider the case where a gate resistor R6 is connected between the gate PG and cathode of the photothyristor in the equivalent circuit of FIG. 7. The above formula f+),
The displacement current based on +2) first flows through the gate resistor R6, and the potential of the gate is expressed by the following equation.

Vo” l DRG ”; CRG dv/dt・・”
・・””” (4)上記V。の値がサイリスタの活性電
圧V。B以上になると、サイリスタはオン状態となる。
Vo” l DRG ”; CRG dv/dt...”
...""" (4) When the value of V. above becomes equal to or higher than the activation voltage V.B of the thyristor, the thyristor is turned on.

そこでゲート抵抗R6を小さくすると臨界オフ電圧上昇
率は大きくなる。
Therefore, if the gate resistance R6 is made smaller, the rate of increase in the critical off-voltage increases.

更に式(3)におけるtDは次式で与えられるt D@
Cd” ・・・・・・・・・・・・・・・・・・・・・
・・・叫・・・・・・・・・山・・(5)dはPNP 
)ランジスタのベース幅を示す。このようにベース幅d
を大きくすると応答は遅くなる。
Furthermore, tD in equation (3) is given by the following equation: tD@
Cd” ・・・・・・・・・・・・・・・・・・
...Scream...Mountain...(5) d is PNP
) indicates the base width of the transistor. In this way, the base width d
The larger the value, the slower the response will be.

ところで、 に1による変位電流は過渡現象である。こ
のため上記効果は相乗的に作用することが期待できる。
By the way, the displacement current due to 1 is a transient phenomenon. Therefore, the above effects can be expected to act synergistically.

このようにPNP )ランジスタのベース幅を大きくし
、更にhFEを大きくシ、かつゲート抵抗を小さくする
ことにより、dVdt値を大幅に改善できる。
In this way, by increasing the base width of the PNP transistor, increasing hFE, and decreasing the gate resistance, the dVdt value can be significantly improved.

又、PNPトランジスタのhFEを大きくする方法は一
般に光感度を大きくする効果を伴う。このためIFTを
小さくする効果があシ、dv/dt値の改善効果をさら
に高める。一般的に上述のように900℃忰啼N 2中
にてアニールすると光感度は約20〜80%改善される
Furthermore, the method of increasing hFE of a PNP transistor generally has the effect of increasing photosensitivity. Therefore, the effect of reducing the IFT is lost, and the effect of improving the dv/dt value is further enhanced. Generally, as mentioned above, annealing at 900° C. in N 2 improves photosensitivity by about 20 to 80%.

さらに、ゲート抵抗PGは容易にホトサイリスタとlチ
ップ化できる。第8図に一例を示す。9は半導体基板1
の中にP型不純物ボロンを拡散して作成する抵抗であり
、抵抗の一端はゲート部3と重ねて作成し、他方は電極
10によりカンード電極8と接続する。同一抵抗値のも
のを使用して外付抵抗と抵抗内蔵した場合を比較すると
、抵抗内蔵の方がdv/d、値は2〜3倍大きくなる。
Furthermore, the gate resistor PG can be easily formed into a photothyristor and an l-chip. An example is shown in FIG. 9 is a semiconductor substrate 1
The resistor is made by diffusing P-type impurity boron into the resistor, and one end of the resistor is made to overlap the gate part 3, and the other end is connected to the cando electrode 8 by an electrode 10. When comparing the case where an external resistor and a built-in resistor are used with the same resistance value, the dv/d value is 2 to 3 times larger with the built-in resistor.

これはdv/dtの過渡現象は分布関数として考える必
要があり、ゲート抵抗をホトサイリスタに近づけて設置
することの必要性を意味する。この効果により、本発明
はさらに改善できる。
This means that the transient phenomenon of dv/dt needs to be considered as a distribution function, and it is necessary to install the gate resistor close to the photothyristor. This effect allows the present invention to be further improved.

ところで一チップ化した場合、発光ダイオードによる光
照射により半導体中に電子・正孔が発生し、伝達度変調
によってゲート抵抗値が変化する。
By the way, when integrated into a single chip, electrons and holes are generated in the semiconductor by light irradiation from a light emitting diode, and the gate resistance value changes due to conductivity modulation.

−例として、ゲート抵抗R6=50にΩの場合発光ダイ
オードに10mA流すと、抵抗値は約I/2に変化する
。このため、IFTが大きくなる。しかし本発明によれ
ばゲート抵抗を大幅に小さくでき実質上抵抗変化は無視
できる。又、抵抗値を小さくできるため、チップ面積も
小さくできる。
- For example, if the gate resistance R6 is 50Ω and 10mA is applied to the light emitting diode, the resistance value changes to about I/2. Therefore, IFT becomes large. However, according to the present invention, the gate resistance can be significantly reduced and changes in resistance can be virtually ignored. Furthermore, since the resistance value can be reduced, the chip area can also be reduced.

又、第8図において、11に示すように抵抗部分9をA
tでカバーすると、光によるゲート抵抗の変化はさらに
小さくなる。
In addition, in FIG. 8, as shown in 11, the resistance portion 9 is
When covered by t, the change in gate resistance due to light becomes even smaller.

以上本発明のように、ベース幅を最適値に選びhFEを
大きく且つゲート抵抗を小さくしてラテラル型ホトサイ
リスタを構成することによりdv/d。
As described above, according to the present invention, by selecting the base width to an optimum value, increasing hFE and decreasing the gate resistance to configure a lateral type photothyristor, dv/d can be achieved.

値を非常に大きくでき、外部部分の不用なホトサイリス
タカプラを作ることができる。また素子の製造工程に何
等複雑な工程を伴うことがなく実用価値が大きい。
The value can be made very large, making it possible to create photothyristor couplers that do not require external parts. Furthermore, the manufacturing process of the device does not involve any complicated steps, so it has great practical value.

実施例はホトサイリスタ1個について説明したが、逆並
列接続1チツプにも適用できる。又、ホトサイリスタに
必らず一般のサイリスタにも適用できる。
Although the embodiment has been described with respect to one photothyristor, it can also be applied to one chip connected in antiparallel. Moreover, it is applicable not only to photothyristors but also to general thyristors.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は光結合されたホトサイリスタを示す図、第2図
はホトサイリスタの等価回路図、第3図は従来の改良型
光結合ホトサイリスタを示す図、第4図は・本発明によ
る横型ホトサイリスタの断面図、第5図及び第6図は本
発明によるホトサイリスタの動作を説明するための(d
v/dt)M−IFTの関係を示す特性図、第7図は本
発明によるホトサイリスタの動作を説明するだめの等価
回路図、第8図は本発明による他の実施例の断面図であ
る。 GL:発光ダイオード、PT:ホトサイリスタ、Ro 
:ゲート抵抗、d:ベース幅。 代理人 弁理士 福 士 愛 彦 (他2名)竿 3 
図 、? 4 図 条ノトトつη′電5先IFT(rrL勺第5 図 %)+\) q η’l!& I Fr  (mA)、
?6図
Fig. 1 is a diagram showing an optically coupled photothyristor, Fig. 2 is an equivalent circuit diagram of the photothyristor, Fig. 3 is a diagram showing a conventional improved optically coupled photothyristor, and Fig. 4 is a horizontal type according to the present invention. 5 and 6 are cross-sectional views of the photothyristor (d) for explaining the operation of the photothyristor according to the present invention.
v/dt)M-IFT, FIG. 7 is an equivalent circuit diagram for explaining the operation of the photothyristor according to the present invention, and FIG. 8 is a sectional view of another embodiment according to the present invention. . GL: Light emitting diode, PT: Photothyristor, Ro
: Gate resistance, d: Base width. Agent Patent Attorney Aihiko Fukushi (and 2 others) Pole 3
figure,? 4 IFT (rrL勺Fig. 5%) + \) q η'l! & I Fr (mA),
? Figure 6

Claims (1)

【特許請求の範囲】 1、  PNPNよりなる横型ホトサイリスタにおいて
、ホトサイリスタに含まれるPNP )ランジスタのベ
ース幅を臨界オフ電圧上昇率< dv >を最もt 大きくし得る値に設定し、更にhFEを大きくし、且つ
ゲート抵抗を小さくして、臨界オフ電圧上昇率を改善し
たことを特徴とする半導体装置。 2 前記ホトサイリスタは半導体基板の裏面にリン拡散
層を備えることによってPNP)ランジスタのhFEの
増大が図られてなる特許請求の範囲第1項記載の半導体
装置。 3、前記ホトサイリスタは、素子領域の周辺にリン拡散
層が形成されることにより、PNP )ランジスタのh
FEの増大が図られてなる特許請求の範囲第1項記載の
半導体装置。 4、前記ゲート抵抗は、ホトサイリスタ本体と同一半導
体基板に一体に形成されてなる特許請求の範囲第1項記
載の半導体装置。
[Claims] 1. In a horizontal photothyristor made of PNPN, the base width of the PNP transistor included in the photothyristor is set to a value that can maximize the critical off-voltage rise rate <dv>, and further hFE is 1. A semiconductor device characterized in that the critical off-state voltage rise rate is improved by increasing the size and reducing the gate resistance. 2. The semiconductor device according to claim 1, wherein the photothyristor is provided with a phosphorus diffusion layer on the back surface of the semiconductor substrate to increase the hFE of the PNP transistor. 3. In the photothyristor, a phosphorus diffusion layer is formed around the element region, so that the h of the PNP transistor is
The semiconductor device according to claim 1, wherein the FE is increased. 4. The semiconductor device according to claim 1, wherein the gate resistor is integrally formed on the same semiconductor substrate as the photothyristor main body.
JP57023239A 1982-02-15 1982-02-15 Semiconductor device Granted JPS58140160A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57023239A JPS58140160A (en) 1982-02-15 1982-02-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57023239A JPS58140160A (en) 1982-02-15 1982-02-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS58140160A true JPS58140160A (en) 1983-08-19
JPH0547989B2 JPH0547989B2 (en) 1993-07-20

Family

ID=12105048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57023239A Granted JPS58140160A (en) 1982-02-15 1982-02-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS58140160A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857748A (en) * 1981-09-30 1983-04-06 Sharp Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857748A (en) * 1981-09-30 1983-04-06 Sharp Corp Semiconductor device

Also Published As

Publication number Publication date
JPH0547989B2 (en) 1993-07-20

Similar Documents

Publication Publication Date Title
US3925801A (en) Photon isolator with improved photodetector transistor stage
JPS61154063A (en) Optical semiconductor device and manufacture thereof
KR920010314B1 (en) Semiconductor device
US5109266A (en) Semiconductor integrated circuit device having high breakdown-voltage to applied voltage
JPS58140160A (en) Semiconductor device
JPH0547990B2 (en)
US3518510A (en) Planar transistor with substrate-base connection providing automatic gain control
JPH0337746B2 (en)
JP3128885B2 (en) Semiconductor device
JPH09223791A (en) Semiconductor device
JPS6211787B2 (en)
JPS6258678A (en) Transistor
JP2557984B2 (en) Input protection circuit for semiconductor device
JPH0337745B2 (en)
JPS61120467A (en) Semiconductor device
JP3553715B2 (en) Optical semiconductor device
JP3403123B2 (en) Photothyristor element and bidirectional photothyristor element
JPS60254651A (en) Input protection circuit for cmos circuit
KR950000120B1 (en) Laser diode on photo diode
JP3268991B2 (en) Optical switching element
JPS6126232B2 (en)
JPH0262046A (en) Semiconductor device
JPH0481872B2 (en)
JPH0730143A (en) Optical-coupling semiconductor device
JPH07122729A (en) Photothyristor