JPH0547989B2 - - Google Patents

Info

Publication number
JPH0547989B2
JPH0547989B2 JP57023239A JP2323982A JPH0547989B2 JP H0547989 B2 JPH0547989 B2 JP H0547989B2 JP 57023239 A JP57023239 A JP 57023239A JP 2323982 A JP2323982 A JP 2323982A JP H0547989 B2 JPH0547989 B2 JP H0547989B2
Authority
JP
Japan
Prior art keywords
photothyristor
pnp transistor
base width
value
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57023239A
Other languages
Japanese (ja)
Other versions
JPS58140160A (en
Inventor
Toshibumi Yoshikawa
Yukinori Nakakura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP57023239A priority Critical patent/JPS58140160A/en
Publication of JPS58140160A publication Critical patent/JPS58140160A/en
Publication of JPH0547989B2 publication Critical patent/JPH0547989B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/11Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
    • H01L31/1105Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 本発明は、ホトサイリスタに関し、特に発光タ
ダイオードと組み合せて光結合半導体装置として
用いられるホトサイリスタに関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a photothyristor, and more particularly to a photothyristor used as an optically coupled semiconductor device in combination with a light emitting diode.

第1図に示すように、入力側に発光ダイオード
GL、出力側にホトサイリスタPTを用いて、ワン
パツケージにしたホトサイリスタカプラが実用化
されている。このようなホトサイリスタカプラは
電磁リレーに比べて、入出力間の絶縁性が極め
て良い、動作速度が早い、寿命が長い、ノ
イズの発生が少ない、外部磁界の影響がない、
小型である等の長所があり、各種機器の電子回
路化が進むにつれて、信号伝達系のアイソレーシ
ヨンやACコントロール等、広い分野で利用され
ている。
As shown in Figure 1, a light emitting diode is installed on the input side.
A photothyristor coupler that uses a photothyristor PT on the GL and output side to form a one-piece cage has been put into practical use. Compared to electromagnetic relays, these photothyristor couplers have extremely good insulation between input and output, operate faster, have a longer lifespan, generate less noise, and are not affected by external magnetic fields.
They have advantages such as being compact, and as the use of electronic circuits in various devices progresses, they are used in a wide range of fields such as signal transmission system isolation and AC control.

しかし、ホトサイリスタのアノードA・カソー
ドK間に急峻な電圧が印加されると、ホトサイリ
スタ本来のブレークオーバー電圧よりも低い電圧
でオン状態になる。この現象は急峻な立上り電圧
(dv/dt)が印加されると、第2図のホトサイリ
スタ等価回路図に示すように容量C0(接合容量
等)を通して、次式で示す変位電流が流れること
による。
However, when a steep voltage is applied between the anode A and the cathode K of the photothyristor, the photothyristor turns on at a voltage lower than its original breakover voltage. This phenomenon is caused by the fact that when a steep rising voltage (dv/dt) is applied, a displacement current expressed by the following equation flows through the capacitor C 0 (junction capacitance, etc.) as shown in the photothyristor equivalent circuit diagram in Figure 2. by.

iD=dQ/dt=d(C0V)/dt=C0 dv/dt+V
dc0/dt …(1) ここで、C0:一定と仮定すると、(1)式は更に
次のようになる。
i D = d Q / dt = d (C 0 V) / dt = C 0 dv / dt + V
dc 0 /dt (1) Here, assuming that C 0 is constant, equation (1) becomes further as follows.

iD=C0 dv/dt …(2) この結果、dv/dtの値が大きいとサイリスタ
はオン状態となる。このような現象を起こさない
最大の立上り電圧(dv/dt)Mの値を臨界オフ電
圧上昇率という。
i D =C 0 dv/dt (2) As a result, when the value of dv/dt is large, the thyristor is turned on. The value of the maximum rising voltage (dv/dt) M that does not cause this phenomenon is called the critical off-voltage rise rate.

実際にホトサイリスタカプラを使用する場合に
は、第3図に示すように、ホトサイリスタのゲー
トPGとカソードKの間に、抵抗RGとコンデンサ
CGを接続し、急峻な電圧が印加された場合の誤
動作を防止している。ところで、実際の使用上、
抵抗、コンデンサを外付けすることは取付場所、
コストアツプの点より大変不便である。
When actually using a photothyristor coupler, as shown in Figure 3, a resistor R G and a capacitor are connected between the photothyristor gate PG and cathode K.
CG is connected to prevent malfunction when a steep voltage is applied. By the way, in actual use,
Installing resistors and capacitors externally requires
This is extremely inconvenient in terms of increased costs.

上述のようなホトサイリスタの急峻な立上り電
圧による誤動作防止のための改善方法について
は、次のような方法が報告されている。
The following method has been reported as an improvement method for preventing malfunction caused by the steep rising voltage of the photothyristor as described above.

(1) PNPトランジスタのhFEを小さくする。(1) Reduce h FE of PNP transistor.

(2) ゲート抵抗RGを小さくする。(2) Reduce gate resistance R G.

(3) ゲート抵抗をトランジスタで制御する。(3) Control the gate resistance with a transistor.

(4) ゲート抵抗をMOSFETで制御する。(4) Control gate resistance with MOSFET.

しかしいずれの方法も、仮え(dv/dt)M値を
大きくすることができても、そのために最小トリ
ガ電流IFが大きくなつたり、回路の製造に複雑或
いは特別な工程を要するなどの欠点があり、実用
化には問題があつた。
However, with either method, even if it is possible to increase the (dv/dt) M value, there are drawbacks such as the minimum trigger current I F becoming large and the circuit manufacturing requiring a complicated or special process. However, there were problems in practical application.

本発明は従来装置のように外付部品を不用と
し、また複雑な工程を用いることなく(dv/dt)
Mを改善した半導体装置を提供するものである。
The present invention eliminates the need for external parts and complicated processes unlike conventional devices (DV/DT).
The present invention provides a semiconductor device with improved M.

上記目的は、横型サイリスタにおいて、PNP
トランジスタのベース幅を大きくし、かつhFEを
大きくすることにより、その最小トリガ電流に対
する臨界オフ電圧上昇率の特性が急峻になること
に鑑みて、PNPトランジスタのベース幅を150μ
ないし、300μ、及びPNPトランジスタのhFE
0.48ないし0.75とすることにより達成できる。
The above purpose is to use PNP in horizontal thyristors.
Considering that by increasing the base width of the transistor and increasing hFE, the characteristic of the critical off-voltage rise rate with respect to the minimum trigger current becomes steeper, we decided to increase the base width of the PNP transistor to 150μ.
No, 300μ, and h FE of PNP transistor
This can be achieved by setting the value to 0.48 to 0.75.

以下、本発明を実施例を用いて説明する。 The present invention will be explained below using examples.

第4図は本発明によるラテラル型ホトサイリス
タの構造である。1はN型半導体基板で通常20〜
50Ωcmの比抵抗で200〜400μの厚さをもつたシリ
コンを用いる。2,3は上記N型基板1の所定の
場所にP型不純物であるボロンを5〜60μ拡散形
成したもので、拡散深さは耐圧、hFE等により変
形させる。2はアノード、3はゲートとして形成
され、両領域の間はベース幅dとして設定されて
いる。次にゲート3の中にN型不純物リンを拡散
し、カソードを形成する。拡散深さはゲート3の
拡散深さにより変化し、2〜20μ程度である。半
導体基板1上の5は絶縁膜で、一般的にはSiO2
が用いられる。上記領域2,3,4の夫々に設け
られた6,7,8はアノード電極、ゲート電極、
カソード電極であり、一般的にはAlが用いられ
る。
FIG. 4 shows the structure of a lateral type photothyristor according to the present invention. 1 is an N-type semiconductor substrate, usually 20~
Silicon with a resistivity of 50Ωcm and a thickness of 200 to 400μ is used. 2 and 3 are those in which 5 to 60 μm of boron, which is a P type impurity, is diffused into a predetermined location of the N type substrate 1, and the diffusion depth is changed depending on the breakdown voltage, hFE , etc. 2 is formed as an anode, 3 is formed as a gate, and a base width d is set between both regions. Next, N-type impurity phosphorus is diffused into the gate 3 to form a cathode. The diffusion depth varies depending on the diffusion depth of the gate 3, and is approximately 2 to 20 microns. 5 on the semiconductor substrate 1 is an insulating film, generally SiO 2
is used. 6, 7, and 8 provided in each of the regions 2, 3, and 4 are anode electrodes, gate electrodes,
It is a cathode electrode, and Al is generally used.

断面構造は上述のように従来の横型ホトサイリ
スタと同じ構造をもつが、(dv/dt)Mを大きくす
るためこの実施例によるホトサイリスタは、ホト
サイリスタに含まれるPNPトランジスタのベー
ス幅を最適化すると共に、hFEを大きく且つゲー
ト抵抗を小さくしたものである。
As mentioned above, the cross-sectional structure is the same as the conventional horizontal photothyristor, but in order to increase (dv/dt) M , the photothyristor according to this embodiment optimizes the base width of the PNP transistor included in the photothyristor. At the same time, h FE is increased and gate resistance is decreased.

上記条件の内hFE及びゲート抵抗は、例えば次
のような熱処理を施こすか、或いは拡散領域を設
けることによつて更には両者を併用することによ
つて所望の特性が得られる。
Among the above conditions, desired characteristics of hFE and gate resistance can be obtained by, for example, performing the following heat treatment, providing a diffusion region, or using both together.

1例として、カソード領域4の拡散終了後900
℃N2中にて熱処理すると、PNPトランジスタの
hFEは1.5〜2倍改善される。この場合一般のホト
サイリスタは表面をSiO2で保護されており、酸
素雰囲気中で熱処理すると他方のNPNトランジ
スタのhFEは大幅に劣化する。従つて、SiO2膜を
一度剥離する等、別の工程追加が必要である。
hFEを大きくするために無転位拡散技術、不純物
濃度の最適化等いかなる方法を用いてもよい。
As an example, after the completion of diffusion of cathode region 4, 900
When heat treated in ℃ N2 , the PNP transistor
h FE is improved by 1.5-2 times. In this case, the surface of a typical photothyristor is protected with SiO 2 , and when it is heat-treated in an oxygen atmosphere, the h FE of the other NPN transistor deteriorates significantly. Therefore, it is necessary to add another process such as once removing the SiO 2 film.
h Any method such as dislocation-free diffusion technology or optimization of impurity concentration may be used to increase FE .

又、受光素子等に適用されている如くウエハー
の裏面にリン処理を行うと、PNPトランジスタ
のhFEは1.5〜2.5倍と大きくなる。さらにこの処理
は光感度を20〜30%upできる。
Furthermore, if phosphorus treatment is applied to the back surface of the wafer, as is applied to light-receiving elements, the h FE of the PNP transistor increases by 1.5 to 2.5 times. Additionally, this treatment can increase photosensitivity by 20-30%.

更にアノード2及びカソード3が設けられた素
子領域を囲んで、チツプの周辺にリン拡散領域S
を設けることによりhFEを大きく且つゲート抵抗
を小さくすることができる。即ちリン拡散領域S
によりアノード3から注入された正孔が反射さ
れ、hFEは更に1.5〜2.0倍程度大きくなる。上記リ
ン拡散領域Sを深く、ウエハーを貫通させると効
果は一層大きくなる。
Furthermore, a phosphorus diffusion region S is provided around the chip, surrounding the device region where the anode 2 and cathode 3 are provided.
By providing , it is possible to increase h FE and decrease gate resistance. That is, the phosphorus diffusion region S
As a result, the holes injected from the anode 3 are reflected, and hFE further increases by about 1.5 to 2.0 times. If the phosphorus diffusion region S is deep and penetrates the wafer, the effect will be even greater.

上記ラテラル型ホトサイリスタ構造において、
まずPNPトランジスタのベース幅を例えば100μ
の一定値に作製したものについて、上記熱処理、
裏面処理等によつて、PNPトランジスタのhFE
変化させた測定値を第5図に示す。同図は、ホト
サイリスタを第1図に示す関係に光結合し、ホト
サイリスタをオフからオン状態へ移行させるに必
要な発光ダイオードの順方向電流の最小値(最小
トリガ電流:IFT)と臨界オフ電圧上昇率dv/dt
の関係を示す。図中の( )内に示すhFEの値は
それぞれの素子において、コレクタ電流を変化し
た場合のhFEのピークの値を示す。
In the above lateral type photothyristor structure,
First, set the base width of the PNP transistor to 100μ, for example.
For those manufactured to a constant value of , the above heat treatment,
Figure 5 shows measured values of h FE of a PNP transistor that was changed by back surface treatment. The figure shows the minimum forward current value (minimum trigger current: I FT ) of the light emitting diode required to transition the photothyristor from off to on state and the critical Off-voltage rise rate dv/dt
shows the relationship between The value of h FE shown in parentheses in the figure indicates the peak value of h FE when the collector current is changed for each element.

第5図の直線Aはゲート抵抗RGを51KΩに固定
(NPNトランジスタのhFEも固定)した場合に、
PNPトランジスタのhFEを0.2,0.5,1.0,2に順
次変化させたときのIFEと(dv/dt)Mとの関係を
示す。直線Aは比較的緩やかな勾配をもち、IFT
に対する(dv/dt)Mの変化が小さいことを示す。
Straight line A in Fig. 5 shows that when the gate resistance R G is fixed at 51KΩ (h FE of the NPN transistor is also fixed),
The relationship between I FE and (dv/dt) M is shown when h FE of a PNP transistor is sequentially changed to 0.2, 0.5, 1.0, and 2. Straight line A has a relatively gentle slope, and I FT
(dv/dt) indicates that the change in M is small.

次にPNPトランジスタのhFEを一定(NPNトラ
ンジスタのhFEも一定)にし、ゲート抵抗RG(〔 〕
内に示す)を変化させた場合のIFTと(dv/dt)M
との関係を直線Bに示す。直線BはPNPトラン
ジスタのhFEを1に設定した場合で、従つて直線
A上のhFE=1の点を通る直線となる。hFEを2.0,
0.5,0.2と変化させた場合には直線A上の各hFE
点を通つて直線Bとほぼ平行な直線で表わす変化
を示す。直線Bから判るようにゲート抵抗を変化
させた場合、IFTに対して(dv/dt)Mの変化が非
常に大きい。
Next, set the h FE of the PNP transistor constant (the h FE of the NPN transistor is also constant), and set the gate resistance R G ([ ]
I FT and (dv/dt) M when changing )
The relationship with is shown in straight line B. Straight line B is a straight line when h FE of the PNP transistor is set to 1, and therefore passes through the point on straight line A where h FE =1. h FE 2.0,
When the value is changed to 0.5, 0.2, the change is represented by a straight line that passes through each hFE point on straight line A and is almost parallel to straight line B. As can be seen from straight line B, when the gate resistance is changed, the change in (dv/dt) M is very large with respect to IFT .

今ホトサイリスタのPNPトランジスタがhFE
1に設定されているとすると、発光ダイオードの
最小トリガ電流IFTが5mAである場合、従来の素
子では(dv/dt)Mは12V/μsecであるが本発明に
よれば直線Bから130V/μsecとなり10.8倍の改
善が得られる。IFT=10mAに対しては34倍も
(dv/dt)Mを大きくすることができる。PNPトラ
ンジスタのhFEが更に大きくなると効果は更に一
層顕著になる。
Now the PNP transistor of the photothyristor is h FE =
1, if the minimum trigger current I FT of the light emitting diode is 5 mA, (dv/dt) M is 12 V/μsec in the conventional device, but according to the present invention, it is 130 V/μsec from the straight line B. μsec, resulting in an improvement of 10.8 times. For I FT = 10 mA, M can be increased by a factor of 34 (dv/dt). The effect becomes even more pronounced as the h FE of the PNP transistor becomes larger.

従来のラテラル型ホトサイリスタでは第5図に
示される直線A、すなわちPNPトランジスタの
ベース幅を100μとして、hFE=0.03〜0.3,RG=50
〜100KΩ程度で使用されているが、本発明のホ
トサイリスタは、以下に説明するように、PNP
トランジスタのベース幅の設定が(dv/dt)M
改善の顕著なパラメータとなることによりなされ
たものである。
In the conventional lateral type photothyristor, h FE = 0.03 to 0.3, R G = 50, assuming the straight line A shown in Figure 5, that is, the base width of the PNP transistor to be 100μ.
~100KΩ, but the photothyristor of the present invention is PNP as described below.
This was achieved by setting the base width of the transistor as a significant parameter for improving (dv/dt) M .

上記dv/dt値の改善は、更に第4図における
ホトサイリスタのPNPトランジスタのベース幅
dを選ぶことによつて顕著になる。即ちベース幅
dはdv/dt値が最も大きくなるように選ばれる。
The above-mentioned improvement in the dv/dt value becomes more remarkable by selecting the base width d of the PNP transistor of the photothyristor shown in FIG. That is, the base width d is selected so that the dv/dt value is the largest.

第6図は、上記第5図のhFE=1.0として測定し
た場合と同じ作製条件で作製したホトサイリスタ
において、ベース幅dを50,100,150,300μに
順次変化させた場合に、各ホトサイリスタから得
られるIFTと(dv/dt)Mとの関係を示す。図中の
( )数値はゲート抵抗を示す。図から読取れる
ようにベース幅dを大きくすることにより、同一
のIFTに対して(dv/dt)Mは顕著に変化し、ベー
ス幅dの増加につれて(dv/dt)Mは大きくなる。
IFTの値が大きくなるにつれて上記効果は一層顕
著になる。
Figure 6 shows the results for each photothyristor when the base width d was sequentially changed to 50, 100, 150, and 300μ in a photothyristor fabricated under the same manufacturing conditions as when h FE = 1.0 in Figure 5 above. The relationship between I FT obtained from a thyristor and (dv/dt) M is shown. The numbers in parentheses in the figure indicate gate resistance. As can be seen from the figure, by increasing the base width d, (dv/dt) M changes significantly for the same I FT , and as the base width d increases, (dv/dt) M becomes larger.
The above effect becomes more pronounced as the value of I FT increases.

尚上記第6図において、PNPトランジスタの
hFEの値は、ベース幅50,100,150,300μに対し
て、1.5,1.0,0.75,0.48に対応する。上記効果
はPNPトランジスタのhFEをさらに大きくすると
顕著になる。
In addition, in Figure 6 above, the PNP transistor
The values of h FE correspond to 1.5, 1.0, 0.75, and 0.48 for base widths of 50, 100, 150, and 300μ. The above effect becomes more noticeable when the h FE of the PNP transistor is further increased.

このように、サイリスタの最小トリガ電流に関
係して(dv/dt)Mの改善が図れるが、特に、ベ
ース幅が150μないし300μ、かつhFEが0.48ないし
0.75の範囲のものについては、従来のべーす幅
100μ,hFE=0.03〜0.3,Rg=50〜100KΩのものに
比して臨界オフ電圧上昇率を改善できるのはもち
ろんのこと、ベース幅を同様に100μとしてhFE
0.3以上とした(第5図の直線B、hFE=1.0、参
照)場合に比べても、その特性直線はさらに急峻
にすることができ、飛躍的な改善効果が期待でき
る。おな、ゲート抵抗Rgは小さくすればなお効
果的ではあるが、第6図のかつこ( )書きに明
らかなように、ベース幅を大きくすることにより
臨界オフ電圧上昇率におけるゲート抵抗Rgのパ
ラメータの価値を低くできる利点があり、本例に
よれば、Rgの抵抗値を大きくしても最小トリガ
電流を低下させないで臨界オフ電圧上昇率を改善
でき有利である。
In this way, it is possible to improve (dv/dt) M in relation to the minimum trigger current of the thyristor, especially when the base width is 150μ to 300μ and h FE is 0.48 to 300μ.
For those in the 0.75 range, the conventional base width
100μ, h FE = 0.03 to 0.3, Rg = 50 to 100KΩ Not only can the critical off-voltage rise rate be improved compared to that of 100μ, h FE = 0.03 to 0.3, but also the h FE can be
Compared to the case where h FE = 0.3 or more (see straight line B in FIG. 5, h FE = 1.0), the characteristic line can be made even steeper, and a dramatic improvement effect can be expected. Although it is more effective to reduce the gate resistance Rg, as is clear from the brackets in Figure 6, by increasing the base width, the parameter of the gate resistance Rg at the critical off-voltage rise rate can be reduced. According to this example, even if the resistance value of Rg is increased, the critical off-voltage rise rate can be improved without reducing the minimum trigger current, which is advantageous.

光結合装置として、ホトサイリスタと発光ダイ
オードを一体化して構成する場合のパツケージの
構造を改善することによりIFTを小さくしても
(dv/dt)Mの上昇を図ることができる。一例とし
てガラスフイルムの両面に発光・受光素子の夫々
を設置し、両素子間の距離を小さくした構造、或
いは透明樹脂で光結合した素子の外側をモールド
する際に、黒色樹脂で囲む代りに白色樹脂を用い
て反射光を利用し得る構造によつてIFTを小さく
することができる。
By improving the structure of a package that integrates a photothyristor and a light emitting diode as an optical coupling device, it is possible to increase (dv/dt) M even if I FT is reduced. For example, a structure in which light-emitting and light-receiving elements are installed on both sides of a glass film and the distance between the two elements is reduced, or when molding the outside of an element optically coupled with transparent resin, instead of surrounding it with black resin, white I FT can be reduced by a structure that uses resin to utilize reflected light.

上記hFEを大きくする、ゲート抵抗を小さくす
る、及びベース幅を最も大きく選ぶことによる
dv/dt値の大幅な改善は、以下のように説明さ
れる。
By increasing the above h FE , decreasing the gate resistance, and selecting the widest base width.
The significant improvement in dv/dt values is explained as follows.

まず、ホトサイリスタにおいて、PNPトラン
ジスタ部分の応答を考える。トランジスタの応答
は次式で表される。
First, consider the response of the PNP transistor part of the photothyristor. The response of the transistor is expressed by the following equation.

tPNP∝hFE×tD …(3) tDはPNPトランジスタの構造等により決定される
値である。一般的にhFEを大きくすると、応答は
遅くなり、急峻な信号に追随できなくなる。
t PNP ∝h FE ×t D (3) t D is a value determined by the structure of the PNP transistor, etc. Generally, when h FE is increased, the response becomes slower and it becomes impossible to follow steep signals.

次にゲート抵抗の効果を考える。第7図の等価
回路においてホトサイリスタのゲートPG、カソ
ードK間にゲート抵抗RGを接続した場合を考え
る。上記式(1),(2)に基づく変位電流は、まずゲー
ト抵抗RGに流れ、ゲートの電位は次式となる。
Next, consider the effect of gate resistance. Consider the case where a gate resistor RG is connected between the gate PG and cathode K of the photothyristor in the equivalent circuit shown in FIG. The displacement current based on the above equations (1) and (2) first flows through the gate resistor RG , and the potential of the gate is given by the following equation.

VG=iDRG≒CRGdv/dt …(4) 上記VGの値がサイリスタの活性電圧VGB以上に
なると、サイリスタはオン状態となる。そこでゲ
ート抵抗RGを小さくすると臨界オフ電圧上昇率
は大きくなる。
V G = i D R G ≒ CR G dv/dt (4) When the value of V G above becomes equal to or higher than the activation voltage V GB of the thyristor, the thyristor is turned on. Therefore, if the gate resistance R G is reduced, the rate of increase in the critical off-voltage increases.

更に式(3)におけるtDは次式で与えられる tD=d2 …(5) dはPNPトランジスタのベース幅を示す。こ
のようにベース幅dを大きくすると反応は遅くな
る。
Further, t D in equation (3) is given by the following equation: t D = d 2 (5) d indicates the base width of the PNP transistor. When the base width d is increased in this way, the reaction becomes slower.

ところで、dv/dtによる変位電流は過渡現象
である。このため上記効果は相乗的に作用するこ
とが期待できる。このようにPNPトランジスタ
のベース幅を大きくし、更にhFEを大きくし、か
つゲート抵抗を小さくすることにより、dv/dt
値を大幅に改善できる。
By the way, the displacement current due to dv/dt is a transient phenomenon. Therefore, the above effects can be expected to act synergistically. In this way, by increasing the base width of the PNP transistor, further increasing hFE , and decreasing the gate resistance, dv/dt
value can be significantly improved.

又、PNPトランジスタのhFEを大きくする方法
は一般に光感度を大きくする効果を伴う。このた
めIFTを小さくする効果があり、dv/dt値の改善
効果をさらに高める。一般的に上述のように900
℃N2中にてアニールすると光感度は約20〜30%
改善される。
Furthermore, the method of increasing h FE of a PNP transistor generally has the effect of increasing photosensitivity. Therefore, it has the effect of reducing I FT and further enhances the effect of improving the dv/dt value. Generally 900 as mentioned above
When annealed in ℃ N2 , the photosensitivity is about 20-30%.
Improved.

さらに、ゲート抵抗PGは容易にホトサイリス
タと1チツプ化できる。第8図に一例を示す。9
は半導体基板1の中にP型不純物ボロンを拡散し
て作成する抵抗であり、抵抗の一端はゲート部3
と重ねて作成し、他方は電極10によりカソード
電極8と接続する。同一抵抗値のものを使用して
外付抵抗と抵抗内蔵した場合を比較すると、抵抗
内蔵の方がdv/dt値は2〜3倍大きくなる。こ
れはdv/dtの過渡現象は分布関数として考える
必要があり、ゲート抵抗をホトサイリスタに近づ
けて設置することの必要性を意味する。この効果
により、本発明はさらに改善できる。
Furthermore, the gate resistor PG can be easily integrated into a single chip with a photothyristor. An example is shown in FIG. 9
is a resistor created by diffusing P-type impurity boron into the semiconductor substrate 1, and one end of the resistor is connected to the gate portion 3.
and the other is connected to the cathode electrode 8 through the electrode 10. When comparing the case of using an external resistor and a built-in resistor using the same resistance value, the dv/dt value is 2 to 3 times larger with the built-in resistor. This means that it is necessary to consider the dv/dt transient phenomenon as a distribution function, and it is necessary to install the gate resistor close to the photothyristor. This effect allows the present invention to be further improved.

ところで一チツプ化した場合、発光ダイオード
による光照射により半導体中に電子・正孔が発生
し、伝達度変調によつてゲート抵抗値が変化す
る。
However, when integrated into a single chip, electrons and holes are generated in the semiconductor by light irradiation from a light emitting diode, and the gate resistance value changes due to conductance modulation.

一例として、ゲート抵抗RG=50KΩの場合発光
ダイオードに10mA流すと、抵抗値に約1/2に変
化する。このため、IFTが大きくなる。しかし本
発明によればゲート抵抗を大幅に小さくでき実質
上抵抗変化は無視できる。又、抵抗値を小さくで
きるため、チツプ面積も小さくできる。
As an example, when the gate resistance R G =50KΩ, when 10mA is applied to the light emitting diode, the resistance value changes by about 1/2. Therefore, I FT becomes large. However, according to the present invention, the gate resistance can be significantly reduced and changes in resistance can be virtually ignored. Furthermore, since the resistance value can be reduced, the chip area can also be reduced.

又、第8図において、11に示すように抵抗部
分9をAlでカバーすると、光によるゲート抵抗
の変化はさらに小さくなる。
Furthermore, if the resistance portion 9 is covered with Al as shown in 11 in FIG. 8, the change in gate resistance due to light will be further reduced.

以上本発明のように、PNPトランジスタのベ
ース幅を150μないし300μ、かつPNPトランジス
タのhFEを0.48ないし0.75としてラテラル型ホトサ
イリスタを構成することによりdv/dt値を非常
に大きくでき、外部部分の不用なホトサイリスタ
カプラを作ることができる。また素子の製造工程
に何等複雑な工程を伴うことがなく実用価値が大
きい。
As described above, by configuring a lateral photothyristor with the base width of the PNP transistor being 150μ to 300μ and the h FE of the PNP transistor being 0.48 to 0.75 as in the present invention, the dv/dt value can be greatly increased, and the external part You can make unnecessary photothyristor couplers. Furthermore, the manufacturing process of the device does not involve any complicated steps, so it has great practical value.

実施例はホトサイリスタ1個について説明した
が、逆並列接続1チツプにも適用できる。又、ホ
トサイリスタに必らず一般のサイリスタにも適用
できる。
Although the embodiment has been described with respect to one photothyristor, it can also be applied to one chip connected in antiparallel. Moreover, it is applicable not only to photothyristors but also to general thyristors.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は光結合されたホトサイリスタを示す
図、第2図はホトサイリスタの等価回路図、第3
図は従来の改良型光結合ホトサイリスタを示す
図、第4図は本発明による横型ホトサイリスタの
断面図、第5図及び第6図は本発明によるホトサ
イリスタの動作を説明するための(dv/dt)M
IFTの関係を示す特性図、第7図は本発明による
ホトサイリスタの動作を説明するための等価回路
図、第8図は本発明による他の実施例の断面図で
ある。 GL……発光ダイオード、PT……ホトサイリス
タ、RG……ゲート抵抗、d……ベース幅。
Figure 1 is a diagram showing an optically coupled photothyristor, Figure 2 is an equivalent circuit diagram of a photothyristor, and Figure 3 is a diagram showing an optically coupled photothyristor.
The figure shows a conventional improved optically coupled photothyristor, FIG. 4 is a sectional view of a horizontal photothyristor according to the present invention, and FIGS. /dt) M
FIG . 7 is an equivalent circuit diagram for explaining the operation of the photothyristor according to the present invention, and FIG. 8 is a sectional view of another embodiment according to the present invention. GL...Light emitting diode, PT...Photothyristor, R G ...Gate resistance, d...Base width.

Claims (1)

【特許請求の範囲】 1 PNPNよりなる横型サイリスタにおいて、
ホトサイリスタに含まれるPNPトランジスタの
ベース幅を150μないし300μ、及びPNPトランジ
スタのhFEを0.48ないし0.75として、ホトサイリス
タの最小トリガ電流との関係においてホトサイリ
スタの臨界オフ電圧上昇率を改善したことを特徴
とする半導体装置。 2 前記ホトサイリスタは半導体基板の裏面にリ
ン拡散層を備えることによつてPNPトランジス
タのhFEの増大が図られてなる特許請求の範囲第
1項記載の半導体装置。 3 前記ホトサイリスタは、サイリスタ素子領域
の周辺にリン拡散層が形成されることにより、
PNPトランジスタのhFEの増大が図られてなる特
許請求の範囲第1項記載の半導体装置。
[Claims] 1. A horizontal thyristor made of PNPN,
By setting the base width of the PNP transistor included in the photothyristor to 150 μ to 300 μ and the h FE of the PNP transistor to 0.48 to 0.75, the critical off-voltage rise rate of the photothyristor was improved in relation to the minimum trigger current of the photothyristor. Characteristic semiconductor devices. 2. The semiconductor device according to claim 1, wherein the photothyristor is provided with a phosphorus diffusion layer on the back surface of the semiconductor substrate to increase the h FE of the PNP transistor. 3. The photothyristor has a phosphorus diffusion layer formed around the thyristor element region, so that
2. The semiconductor device according to claim 1, wherein h FE of a PNP transistor is increased.
JP57023239A 1982-02-15 1982-02-15 Semiconductor device Granted JPS58140160A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57023239A JPS58140160A (en) 1982-02-15 1982-02-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57023239A JPS58140160A (en) 1982-02-15 1982-02-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS58140160A JPS58140160A (en) 1983-08-19
JPH0547989B2 true JPH0547989B2 (en) 1993-07-20

Family

ID=12105048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57023239A Granted JPS58140160A (en) 1982-02-15 1982-02-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS58140160A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857748A (en) * 1981-09-30 1983-04-06 Sharp Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857748A (en) * 1981-09-30 1983-04-06 Sharp Corp Semiconductor device

Also Published As

Publication number Publication date
JPS58140160A (en) 1983-08-19

Similar Documents

Publication Publication Date Title
JP3352349B2 (en) Bidirectional thyristor element
US4139935A (en) Over voltage protective device and circuits for insulated gate transistors
US3925801A (en) Photon isolator with improved photodetector transistor stage
KR920010314B1 (en) Semiconductor device
JPS61154063A (en) Optical semiconductor device and manufacture thereof
US4293868A (en) Semiconductor device, method of manufacturing the same and application thereof
GB2050054A (en) Vmos/bipolar switching device
US5747836A (en) Semiconductor integrated circuit provided with thyristor
US4489340A (en) PNPN Light sensitive semiconductor switch with phototransistor connected across inner base regions
GB2168842A (en) Integrated semiconductor power devices
KR950021508A (en) Apparatus and method for increasing breakdown voltage fastness in semiconductor devices
US4939564A (en) Gate-controlled bidirectional semiconductor switching device with rectifier
US20020000609A1 (en) Semiconductor device
US5506152A (en) Method of making silicon controlled rectifier with a variable base-shunt resistance
US3465213A (en) Self-compensating structure for limiting base drive current in transistors
JPH0550852B2 (en)
JPH0547989B2 (en)
US6995408B2 (en) Bidirectional photothyristor chip
JPH0337746B2 (en)
JPH0547990B2 (en)
JPH0337745B2 (en)
US4982259A (en) Sensitive thyristor having improved noise-capability
EP0108961A1 (en) Thyristor device protected from an overvoltage
US5686857A (en) Zero-crossing triac and method
JPH09223791A (en) Semiconductor device