JPH09223791A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH09223791A
JPH09223791A JP8028097A JP2809796A JPH09223791A JP H09223791 A JPH09223791 A JP H09223791A JP 8028097 A JP8028097 A JP 8028097A JP 2809796 A JP2809796 A JP 2809796A JP H09223791 A JPH09223791 A JP H09223791A
Authority
JP
Japan
Prior art keywords
thyristor
terminal
bidirectional
lateral
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8028097A
Other languages
Japanese (ja)
Inventor
Hidehiko Suzuki
秀彦 鈴木
Yasunori Usui
康典 碓氷
Toshio Chagi
俊雄 茶木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8028097A priority Critical patent/JPH09223791A/en
Publication of JPH09223791A publication Critical patent/JPH09223791A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an AC switch capable of preventing mistaken ignition and easy to manufacture. SOLUTION: This AC switch is constructed into a Darlington connection structure where an output terminal of a driving stage bidirectional thyristor 12 is directly connected with a gate terminal of an output stage bidirectional thyristor 14. The driving stage bidirectional thyristor 12 is adapted such that a first thyristor 12a where a first rsistor R1 is connected with an anode electrode and a cathode electrode and a second thyristor where a second resistor R2 is connected with the anode electrode or the cathode electrode are anti- parallely connected, and the first thyristor 12a, the second thyristor 12b, the first resistor R1, and the second resistor R2 are disposed symmetrically on the same chip and are integrated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はACスイッチとての
パワー・フォトカプラに係り、特に駆動段トライアック
(TRIAC)と出力段トライアックがダーリントン接
続されたACスイッチの駆動段トライアックの誤点弧防
止に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power photocoupler as an AC switch, and more particularly to prevention of false ignition of a drive stage triac of an AC switch in which a drive stage triac (TRIAC) and an output stage triac are Darlington connected. .

【0002】[0002]

【従来の技術】従来ACスイッチとしてトライアック
(TRIAC)を用いることが知られている。トライア
ックは2個のサイリスタを逆並列接続した等価回路で表
現できるものである。通常トライアックは双方向3端子
サイリスタとしてゲートによるターンオン機能を有して
いる。このトライアックを用いた図8に示すようなパワ
ー・フォトカプラが知られている。図8において駆動段
トライアック12は光点弧(光ターンオン)可能なトラ
イアックであり、発光ダイオード等の発光素子11の光
を照射することによりターンオンする。駆動段トライア
ックの出力端子は出力段のパワー・トライアック14の
ゲート端子に直結され、駆動段トライアックがターンオ
ンすると、出力段のパワー・トライアックもターンオン
し、交流大電力を制御できる。
2. Description of the Related Art Conventionally, it is known to use a TRIAC as an AC switch. A triac can be represented by an equivalent circuit in which two thyristors are connected in antiparallel. Normally, the triac has a gate turn-on function as a bidirectional three-terminal thyristor. A power photocoupler using this triac as shown in FIG. 8 is known. In FIG. 8, a drive stage triac 12 is a triac capable of light ignition (light turn-on), and is turned on by irradiating light from a light emitting element 11 such as a light emitting diode. The output terminal of the drive stage triac is directly connected to the gate terminal of the output stage power triac 14, and when the drive stage triac turns on, the power stage triac of the output stage also turns on, and high AC power can be controlled.

【0003】図8に示した従来技術においては、駆動段
トライアックの電位降下を大きくし、誤動作を防止する
目的で駆動段トライアックの出力端子と出力段のパワー
・トライアックの入力端子間に抵抗Rを挿入している。
In the prior art shown in FIG. 8, a resistor R is provided between the output terminal of the drive stage triac and the input terminal of the power triac of the output stage in order to increase the potential drop of the drive stage triac and prevent malfunction. Inserting.

【0004】図9は抵抗を挿入した場合(R有り)、挿
入しない場合(R無し)のそれぞれの場合についての駆
動段トライアックの電圧−電流(VTM−ITM)特性と出
力段のパワー・トライアックの電圧−電流(VTM
TM)特性を示す。抵抗Rが有ると全電流領域におい
て、出力段のパワー・トライアックのオン電圧VTMは駆
動段トライアックのオン電圧VTMより小さくなる。した
がって図8に示す等価回路のような構成により、駆動段
トライアックの誤点弧防止が可能となる。
FIG. 9 shows the voltage-current (V TM -I TM ) characteristics of the drive stage triac and the power of the output stage with and without a resistor (with R) and without resistor (without R). triac of voltage - current (V TM -
I ) characteristics. In all current region and the resistor R is present, the power triac ON voltage V TM of the output stage is smaller than the ON voltage V TM of the drive stage triac. Therefore, with the configuration such as the equivalent circuit shown in FIG. 8, it is possible to prevent erroneous ignition of the drive stage triac.

【0005】図8の等価回路に示すパワー・フォトカプ
ラは具体的には、(イ)SSR(Solid State Relay)で
表されるような回路基板上での各個別素子の外部配線
(金属配線)による接続方法、すなわち出力段のパワー
・トライアック素子14、抵抗素子13および発光素子
11と駆動段トライアック素子からなるカプラ素子とを
金属配線で接続する方法(第1の方法)、(ロ)図10
に示すような所定のリードフレーム401,403,4
05のダイパッド上に発光素子11、駆動段トライアッ
クチップ221、出力段のパワー・トライアックチップ
222をそれぞれ搭載し、Au 線231,232,23
3,Al 線224を用いてボンディング工程で互いのボ
ンディングパッド相互間、あるいはボンディングパッド
とリードフレーム間を接続し、樹脂封止体にて密閉する
方法(第2の方法)がある。第2の方法による装置は一
般的にはパワー・フォトカプラあるいは光結合ACスイ
ッチ(あるいは単にACスイッチ)などと呼ばれてい
る。発光素子11と駆動段トライアックチップ221と
は図11に示すようにシリコーン樹脂などの透光性樹脂
封止体226および樹脂封止体225を用いてモールド
されカプラ素子を形成している。このカプラ素子では、
発光素子11から出た光は透光性樹脂封止体226と樹
脂封止体115との界面で反射され、駆動段トライアッ
クチップ221の上に照射され、駆動段トライアックが
ターンオンする。
The power photocoupler shown in the equivalent circuit of FIG. 8 is specifically (a) external wiring (metal wiring) of each individual element on a circuit board represented by SSR (Solid State Relay). 10, the method of connecting the power triac element 14, the resistance element 13 and the light emitting element 11 at the output stage to the coupler element composed of the drive stage triac element by the metal wiring (first method), (b) FIG.
Predetermined lead frames 401, 403, 4 as shown in
The light emitting element 11, the drive stage triac chip 221, and the output stage power triac chip 222 are mounted on the die pad of No. 05, respectively.
3, there is a method (second method) in which the bonding pads are connected to each other or the bonding pads and the lead frame are connected to each other in the bonding step using the Al wire 224 and sealed with a resin sealing body. The device according to the second method is generally called a power photocoupler or an optically coupled AC switch (or simply AC switch). As shown in FIG. 11, the light emitting element 11 and the drive stage triac chip 221 are molded using a translucent resin encapsulant 226 and a resin encapsulant 225 such as a silicone resin to form a coupler element. In this coupler element,
The light emitted from the light emitting element 11 is reflected at the interface between the translucent resin encapsulant 226 and the resin encapsulant 115, and is irradiated onto the drive stage triac chip 221, and the drive stage triac is turned on.

【0006】[0006]

【発明が解決しようとする課題】上記の第1の方法のよ
うにSSRで代表される個別素子を組合せる製品では、
半田印刷工程、素子マウント工程、リフロー工程、洗浄
工程といった一連の製造工程の流れの中に抵抗素子を内
蔵する工程を容易に取り入れることができ、新たに工程
を追加する必要はない。しかし、上記第2の方法のよう
に、個別チップ11,221,222をリードフレーム
401,403,405上に搭載しボンディング工程に
て配線するベアチップ・タイプの半導体装置(ACスイ
ッチ)においては、抵抗素子13を内蔵するためには、
抵抗素子13を個別素子として先に述べたSSRの製造
工程がさらに必要となる。すなわちSSRの製造工程に
より、抵抗素子を回路基板上に外部配線(金属配線)等
で接続し組み立てることが必要となる。すなわち第2の
方法において抵抗素子13を接続するためには、新たな
工程を追加する必要が発生し、製品コストが高くなると
いう欠点がある。
In the product in which the individual elements represented by the SSR are combined as in the first method described above,
The step of incorporating the resistance element can be easily incorporated into the flow of a series of manufacturing steps such as the solder printing step, the element mounting step, the reflow step, and the washing step, and it is not necessary to add a new step. However, in the bare chip type semiconductor device (AC switch) in which the individual chips 11, 221, 222 are mounted on the lead frames 401, 403, 405 and wiring is performed in the bonding process like the second method, the resistance is In order to incorporate the element 13,
Further, the above-described SSR manufacturing process is required by using the resistance element 13 as an individual element. That is, it is necessary to connect and assemble the resistance element on the circuit board by an external wiring (metal wiring) or the like by the manufacturing process of the SSR. That is, in order to connect the resistance element 13 in the second method, it is necessary to add a new step, and there is a drawback that the product cost becomes high.

【0007】上記問題点に鑑み、本発明は第2の方法の
ベアチップをボンディングで接続するタイプの装置にお
ける駆動段トライアックの誤動作を防止することを目的
とする。より具体的には、本発明の目的は、駆動段トラ
イアックの保持電流IH から最大サージ電流ITSM まで
にわたる全出力電流範囲において、一定の電位降下分を
発生させ、これにより駆動段トライアックのオン電圧V
TMを高くし、駆動段トライアックの誤動作が防止された
パワー・フォトカプラの新規な構造を提供することであ
る。
In view of the above problems, it is an object of the present invention to prevent erroneous operation of a drive stage triac in a device of the type in which bare chips are connected by bonding. More specifically, the object of the present invention is to generate a constant potential drop in the entire output current range from the holding current I H of the drive stage triac to the maximum surge current I TSM , thereby turning on the drive stage triac. Voltage V
It is an object of the present invention to provide a novel structure of a power photocoupler in which the TM is increased and the malfunction of the drive stage triac is prevented.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、この発明による半導体装置は、図1の等価回路に示
すように、駆動段トライアックとして用いられる第1の
双方向3端子サイリスタ12と出力段のパワー・トライ
アックとして用いられる第2の双方向3端子サイリスタ
14とから少なくとも構成されるACスイッチであっ
て、第1の双方向3端子サイリスタ12は、アノード電
極に第1の抵抗R1 を直結した第1のラテラルサイリス
タ12aと、アノード電極に第2の抵抗R2 を直結した
第2のラテラルサイリスタ12bとが逆並列接続されて
構成され、第1の抵抗R1,第2の抵抗R2 ,第1のラ
テラルサイリスタ12a、および第2のラテラルサイリ
スタ12bは同一チップ上に形成された集積化構造であ
ることを第1の特徴とする。第2双方向3端子サイリス
タ14はバーティカル型でもラテラル型でもよい。さら
に本発明の第1の特徴においては、この第1の双方向3
端子サイリスタ12の一方の出力端子が第2の双方向3
端子サイリスタ14のゲート端子に接続されたダーリン
トン接続構造である。
To achieve the above object, a semiconductor device according to the present invention has a first bidirectional three-terminal thyristor 12 used as a drive stage triac and an output, as shown in the equivalent circuit of FIG. An AC switch including at least a second bidirectional three-terminal thyristor 14 used as a power triac for a stage, wherein the first bidirectional three-terminal thyristor 12 directly connects a first resistor R1 to an anode electrode. The first lateral thyristor 12a and the second lateral thyristor 12b in which the second resistor R2 is directly connected to the anode electrode are connected in antiparallel, and the first resistor R1, the second resistor R2, and the first resistor R2 are connected. The first feature is that the lateral thyristor 12a and the second lateral thyristor 12b are integrated structures formed on the same chip. . The second bidirectional three-terminal thyristor 14 may be a vertical type or a lateral type. Further, in the first aspect of the present invention, this first bidirectional 3
One output terminal of the terminal thyristor 12 is the second bidirectional 3
The Darlington connection structure is connected to the gate terminal of the terminal thyristor 14.

【0009】上記第1の特徴において好ましくは図2お
よび図3に示すように第1および第2の抵抗R1 ,R2
はポリシリコンより成り、このポリシリコン抵抗が第1
および第2のラテラルサイリスタ12a,12bの上部
に形成された集積化構造であることである。より具体的
には図3に示すように第1および第2のラテラルサイリ
スタ12a,12bのn- ベース層1を構成する半導体
基板の表面に形成された酸化膜5の上部に形成されたこ
とである。
In the above first feature, preferably, as shown in FIGS. 2 and 3, first and second resistors R1 and R2 are provided.
Is made of polysilicon, and this polysilicon resistance is the first
And the integrated structure formed on the second lateral thyristors 12a and 12b. More specifically, as shown in FIG. 3, it is formed on the oxide film 5 formed on the surface of the semiconductor substrate forming the n base layer 1 of the first and second lateral thyristors 12a and 12b. is there.

【0010】また好ましくは、上記第1の特徴におい
て、図2の平面配置図に示すように第1および第2の抵
抗R1 ,R2 は、それぞれ長辺と短辺を有する矩形を基
調とした形状であり、第1および第2の抵抗R1 ,R2
の長辺が互いに平行となるように離間して配置され、こ
の第1および第2の抵抗R1 ,R2 の間に、第1のラテ
ラルサイリスタ12aのアノード領域21および第2の
ラテラルサイリスタ12aのアノード領域22が共に配
置され、第1および第2のラルサイリスタ12a,12
bは平面パターンに関しては互いに対称となる構造を有
することである。すなわち直線X−X´に関して互いに
鏡像関係となる対称構造を有することである。ここで矩
形を基調としたとは、矩形の角部に多少の丸みがあって
もよく、さらには楕円形に近い矩形でもよいということ
である。また長辺に多少の曲折部があってもよいという
意で、おおよそ矩形とみなされる形状を意味する。
Preferably, in the first feature, as shown in the plan view of FIG. 2, the first and second resistors R1 and R2 have a shape based on a rectangle having a long side and a short side, respectively. And the first and second resistors R1 and R2
Of the first lateral thyristor 12a and the anode of the second lateral thyristor 12a are disposed between the first and second resistors R1 and R2 so that their long sides are parallel to each other. The regions 22 are arranged together and the first and second ralthy thyristors 12a, 12
b has a structure that is symmetrical with respect to the plane pattern. That is, it has a symmetrical structure that is a mirror image of each other with respect to the straight line XX ′. Here, “based on a rectangle” means that the corners of the rectangle may have some roundness, or even a rectangle close to an ellipse. Further, it means that there may be some bent portions on the long side, which means a shape that is considered to be approximately rectangular.

【0011】また、好ましくは、上記第1の特徴におい
て、第1および第2のラテラルサイリスタ12a,12
bはそれぞれ光点弧(光トリガ,あるいは光ターンオン
ともいう)可能な3端子サイリスタであって、図2、お
よび図3に示すように光照射用の窓部91,92をカソ
ード領域41,42の上部に有することである。さらに
好ましくは、第1および第2のラテラルサイリスタ12
a,12bのベース領域31,32中での小数キャリア
のライフタイムτ1 が第2の双方向3端子サイリスタ1
4のベース領域内の小数キャリアのライフタイムτ2
り長いことである。より具体的には、第2の双方向3端
子サイリスタ14のベース領域内の少数キャリアのライ
フタイムτ2 は、4μs〜10μs程度が適当であり、
駆動段の第1および第2のラテラルサイリスタ12a,
12bのベース領域内の少数キャリアのライフタイムτ
1 は、8μs〜12μs程度が適当である。
Further, preferably, in the first feature, the first and second lateral thyristors 12a, 12 are provided.
Reference numeral b denotes a three-terminal thyristor capable of light firing (also referred to as light trigger or light turn-on). As shown in FIGS. 2 and 3, light irradiation windows 91 and 92 are provided in the cathode regions 41 and 42. Is to have on top of. More preferably, the first and second lateral thyristors 12
The lifetime τ 1 of the minority carrier in the base regions 31 and 32 of a and 12b is the second bidirectional three-terminal thyristor 1.
4 is longer than the lifetime τ 2 of the minority carrier in the base region 4. More specifically, the lifetime τ 2 of the minority carriers in the base region of the second bidirectional three-terminal thyristor 14 is preferably about 4 μs to 10 μs,
Drive stage first and second lateral thyristors 12a,
Minority carrier lifetime τ in the base region of 12b
A value of 1 is preferably about 8 μs to 12 μs.

【0012】さらに好ましくは、上記第1の特徴におい
て第1および第2の抵抗R1 ,R2の値は50〜100
0Ωであることである。
More preferably, the values of the first and second resistors R1 and R2 in the first characteristic are 50 to 100.
It is 0Ω.

【0013】上記第1の特徴の構成により、第1および
第2のラテラルサイリスタ12a,12bに対して、第
1および第2の抵抗R1 ,R2 の抵抗値を選択すること
により所望の電位降下を与えることができるので、駆動
段としての第1の双方向3端子サイリスタ12の誤点弧
が防止できる。また抵抗R1 ,R2 をポリシリコンで形
成することにより光照射による抵抗値の変化を考慮する
必要がなくなり、設計の自由度が増大する。また、同一
チップ上への集積化が容易な構造であるので、製造が容
易で、製造工程が簡略化され、生産コストが低減する。
また、図2に示すような対称構造(鏡像関係)とするこ
とによりQC(特性チェック)が簡単化され、またチッ
プ内での電界分布、ポテンシャル分布が均一化し、電流
集中が生じにくくなる。なお、図1には光点弧する場合
の等価回路を表示したが、本発明の技術思想はパワー・
フォトカプラに限定されるものでなく、駆動用の第1の
双方向3端子、サイリスタのゲートに所定の電流を流し
て電気的に駆動してもよいことはもちろんである。
With the configuration of the first characteristic, the desired potential drop is achieved by selecting the resistance values of the first and second resistors R1 and R2 for the first and second lateral thyristors 12a and 12b. Since it can be given, the false firing of the first bidirectional three-terminal thyristor 12 as the drive stage can be prevented. Further, by forming the resistors R1 and R2 of polysilicon, it is not necessary to consider the change in the resistance value due to light irradiation, and the degree of freedom in design is increased. Moreover, since the structure is easily integrated on the same chip, the manufacturing is easy, the manufacturing process is simplified, and the production cost is reduced.
In addition, the symmetric structure (mirror image relationship) as shown in FIG. 2 simplifies QC (characteristic check), makes the electric field distribution and the potential distribution uniform in the chip, and prevents current concentration. Although an equivalent circuit for light ignition is shown in FIG. 1, the technical idea of the present invention is to
The invention is not limited to the photocoupler, and it goes without saying that a predetermined current may be passed through the first bidirectional three-terminal for driving and the gate of the thyristor to electrically drive the thyristor.

【0014】本発明の第2の特徴は図4の等価回路に示
すように、駆動段として用いられる第1の双方向3端子
サイリスタ12と、出力段として用いられる第2の双方
向3端子サイリスタ14とから少なくとも構成されるA
Cスイッチであって、第1の双方向3端子サイリスタ1
2は、カソード電極に第1の抵抗R1 を直結した第1の
ラテラルサイリスタ12aと、カソード電極に第2の抵
抗R2 を直結した第2のラテラルサイリスタ12bとが
逆並列接続されて構成され、第1の抵抗R1 ,第2の抵
抗R2 ,第1のラテラルサイリスタ12a、および第2
のラテラルサイリスタ12bは同一チップ上に形成され
た集積化構造であり、第1の双方向3端子サイリスタ1
2の一方の出力端子が第2の双方向3端子サイリスタ1
4のゲート端子に接続されたダーリントン接続構造であ
ることである。
The second characteristic of the present invention is, as shown in the equivalent circuit of FIG. 4, a first bidirectional 3-terminal thyristor 12 used as a drive stage and a second bidirectional 3-terminal thyristor used as an output stage. 14 and at least A
C switch, which is a first bidirectional 3-terminal thyristor 1
A second lateral thyristor 12a having a cathode electrode directly connected to a first resistor R1 and a second lateral thyristor 12b directly connected to a cathode electrode for a second resistor R2 are connected in antiparallel to each other. 1st resistance R1, 2nd resistance R2, 1st lateral thyristor 12a, and 2nd
The lateral thyristor 12b is an integrated structure formed on the same chip, and the first bidirectional 3-terminal thyristor 1
One output terminal of 2 is the second bidirectional three-terminal thyristor 1
4 is the Darlington connection structure connected to the gate terminal of No. 4.

【0015】上記第2の特徴において好ましくは図5に
示すように第1および第2の抵抗R1 ,R2 はポリシリ
コンより成り、このポリシリコンからなる抵抗R1 ,R
2 が第1および第2のラテラルサイリスタ12a,12
bの上部に形成された集積化構造であることである。
In the above second feature, preferably, as shown in FIG. 5, the first and second resistors R1 and R2 are made of polysilicon, and the resistors R1 and R made of this polysilicon are used.
2 is the first and second lateral thyristors 12a, 12
That is, it is an integrated structure formed on the upper part of b.

【0016】また好ましくは、上記第2の特徴におい
て、図5に示すように第1および第2の抵抗R1 ,R2
は、それぞれ長辺と短辺を有する矩形を基調とした形状
であり、第1および第2の抵抗R1 ,R2 の長辺が「実
質的な同一直線」を形成するように、互いに離間してそ
れぞれ配置されていることである。図5に明らかなよう
に抵抗R1 と抵抗R2 のそれぞれの中心線は若干ズレが
あり、厳密には同一直線ではないが、この程度のズレを
許容する意味で「実質的な同一直線」とここでは表現し
ている。この「実質的な同一直線」を中心線とみなした
場合、この中心線の一方の側に第1のラテラルサイリス
タ12aのアノード領域21およびカソード領域41が
配置され、中心線の他方の側に第2のラテラルサイリス
タ12bのアノード領域22とカソード領域42とが配
置され、この中心線の中央の点Pに関して平面パターン
が対称構造(回転対称構造)を有することである。
Further, preferably, in the above-mentioned second feature, as shown in FIG. 5, first and second resistors R1 and R2 are provided.
Is a shape based on a rectangle having a long side and a short side, respectively, and is separated from each other so that the long sides of the first and second resistors R1 and R2 form "substantially the same straight line". It is arranged respectively. As is clear from FIG. 5, the center lines of the resistors R1 and R2 are slightly different from each other and are not exactly the same straight line, but in the sense of allowing such a difference, the term "substantially the same straight line" is used here. Is expressed. When this "substantially collinear line" is regarded as the center line, the anode region 21 and the cathode region 41 of the first lateral thyristor 12a are arranged on one side of the center line, and the anode region 21 and the cathode region 41 of the first lateral thyristor 12a are arranged on the other side of the center line. The anode region 22 and the cathode region 42 of the second lateral thyristor 12b are arranged, and the plane pattern has a symmetrical structure (rotationally symmetric structure) with respect to the point P at the center of the center line.

【0017】また、好ましくは、上記第2の特徴におい
て、第1および第2のラテラルサイリスタ12a,12
bはそれぞれ光点弧可能な3端子サイリスタであって、
図5、および図6に示すように光照射用の窓部91,9
2をカソード領域41,42の上部に有することであ
る。さらに好ましくは、第1および第2のラテラルサイ
リスタ12a,12bのベース領域31,32中での少
数キャリアのライフタイムが第2の双方向3端子サイリ
スタ14のベース領域内の少数キャリアのライフタイム
より長いことである。より具体的には、第2の双方向3
端子サイリスタ14のベース領域内の少数キャリアのラ
イフタイム内の小数キャリアのライフタイムτ2 より長
いことである。より具体的には、第2の双方向3端子サ
イリスタ14のベース領域内の少数キャリアのライフタ
イムτ2 は、4μs〜10μs程度が適当であり、駆動
段の第1および第2のラテラルサイリスタ12a,12
bのベース領域内の少数キャリアのライフタイムτ
1 は、8μs〜12μs程度が適当である。
Further, preferably, in the above-mentioned second feature, the first and second lateral thyristors 12a, 12 are provided.
b is a three-terminal thyristor capable of light firing,
As shown in FIGS. 5 and 6, window portions 91, 9 for light irradiation are provided.
2 is provided above the cathode regions 41 and 42. More preferably, the minority carrier lifetime in the base regions 31, 32 of the first and second lateral thyristors 12a, 12b is less than the minority carrier lifetime in the base region of the second bidirectional three-terminal thyristor 14. It's a long time. More specifically, the second bidirectional 3
It is longer than the lifetime τ 2 of the minority carrier in the lifetime of the minority carrier in the base region of the terminal thyristor 14. More specifically, the lifetime τ 2 of minority carriers in the base region of the second bidirectional three-terminal thyristor 14 is appropriately 4 μs to 10 μs, and the first and second lateral thyristors 12a of the drive stage are suitable. , 12
Minority carrier lifetime τ in the base region of b
A value of 1 is preferably about 8 μs to 12 μs.

【0018】さらに好ましくは、上記第2の特徴におい
て第1および第2の抵抗R1 ,R2の値は50〜100
0Ωであることである。
More preferably, in the second feature, the values of the first and second resistors R1 and R2 are 50 to 100.
It is 0Ω.

【0019】上記第2の特徴の構成により、第1および
第2のラテラルサイリスタ12a,12bに対して、第
1および第2の抵抗R1 ,R2 の抵抗値を選択すること
により所望の電位降下を与えることができるので、駆動
段としての第1の双方向3端子サイリスタ12の誤点弧
が防止できる。また抵抗R1 ,R2 をポリシリコンで形
成することにより光照射時の抵抗値の変化を考慮する必
要がなくなり、設計のの自由度が増大する。また、同一
チップ上への集積化が容易な構造であるので、製造が容
易で、製造工程が簡略化され、生産コストが低減する。
また、図5に示すような点対称構造とすることで特性検
査等が簡略化され、さらにチップ内での電流集中等も防
止できる。なお、図4には駆動用の第1の双方向3端子
サイリスタを光点弧する場合の等価回路を示したが、こ
れは一例であり、電気的な駆動でもよいことはもちろん
である。
With the configuration of the above-mentioned second characteristic, a desired potential drop can be achieved by selecting the resistance values of the first and second resistors R1 and R2 for the first and second lateral thyristors 12a and 12b. Since it can be given, the false firing of the first bidirectional three-terminal thyristor 12 as the drive stage can be prevented. Further, by forming the resistors R1 and R2 of polysilicon, it is not necessary to consider the change in the resistance value at the time of light irradiation, and the degree of freedom in design is increased. Moreover, since the structure is easily integrated on the same chip, the manufacturing is easy, the manufacturing process is simplified, and the production cost is reduced.
Further, by adopting the point-symmetrical structure as shown in FIG. 5, characteristic inspection and the like can be simplified, and further, current concentration in the chip can be prevented. Note that FIG. 4 shows an equivalent circuit in the case where the first bidirectional three-terminal thyristor for driving is light-ignited, but this is an example, and it goes without saying that it may be electrically driven.

【0020】[0020]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図1は本発明の第1の実施の形態
に係るパワー・フォトカプラの等価回路を示す図であ
る。図1に示すように本発明第1の実施の形態のパワー
・フォトカプラは光点弧可能な2つのラテラルサイリス
タ12a,12bが逆並列接続されて駆動段の双方向3
端子サイリスタ(トライアック)12を構成し、それぞ
れのラテラルサイリスタ12a,12bのアノードに、
抵抗13a,13bが接続されている。そして、出力段
のパワー・トライアックとしての双方向3端子サイリス
タ14のゲート端子に、駆動段の双方向サイリスタの出
力端子が接続されている。さらに本発明の第1の実施の
形態では、図1に示すようにこの駆動段の双方向サイリ
スタ12に光を照射し、この駆動段の双方向サイリスタ
12をターンオンするためのガリウム砒素(GaAs)
発光ダイオード(LED)等の発光素子11を具備して
いる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing an equivalent circuit of a power photocoupler according to a first embodiment of the present invention. As shown in FIG. 1, in the power photocoupler of the first embodiment of the present invention, two lateral thyristors 12a, 12b capable of light ignition are connected in anti-parallel and bidirectional 3 of the driving stage.
A terminal thyristor (triac) 12 is configured, and the anode of each of the lateral thyristors 12a and 12b is
The resistors 13a and 13b are connected. The output terminal of the bidirectional thyristor of the driving stage is connected to the gate terminal of the bidirectional three-terminal thyristor 14 as the power triac of the output stage. Further, in the first embodiment of the present invention, as shown in FIG. 1, gallium arsenide (GaAs) for irradiating the bidirectional thyristor 12 of this drive stage with light and turning on the bidirectional thyristor 12 of this drive stage.
A light emitting element 11 such as a light emitting diode (LED) is provided.

【0021】図2は本発明の第1の実施の形態に係るパ
ワー・フォトカプラの駆動段の双方向サイリスタ12の
平面図で、図3は図2の平面図のA−A方向の断面図で
ある。図3において、n- 基板等からなるn- ベース層
1の表面の一部に第1のラテラルサイリスタ12aのp
+ アノード領域21、pベース領域31、n+ カソード
領域41および第2のラテラルサイリスタ12bのp+
アノード領域22、pベース領域32、n+ カソード領
域42が形成されている。抵抗R1 ,R2 は第1,第2
のラテラルサイリスタ12a,12bの上、すなわちn
- ベース層1の表面の酸化膜5の上部に形成されてい
る。図2および図3から明らかなようにn+ カソード領
域41の表面に形成されたn+ カソード電極61となる
Al等の導電材の配線61によりn+ カソード領域41
と端子T1 とは接続され、さらに配線61は不純物をド
ープしたポリシリコン(いわゆるドープドポリシリコ
ン)からなる抵抗R2 と接続されている。同様にAl等
の導電材の配線62はn+ カソード領域42と端子T2
およびドープドポリシリコン抵抗R1 とを相互に接続し
ている。配線61,62は光照射用の窓91,92とを
それぞれ有し、n+ カソード領域41,42、およびフ
ローティング状態となるpベース領域31,32に光が
照射されるように構成されている。pベース領域31と
+ アノード領域22,およびpベース領域32とp+
アノード領域21とは、それぞれ図2に示すように不純
物密度5×1016cm-3〜1×1018cm-3のp層(R
GK領域)7により互いに接続されている。RGK領域7は
ゲート感度調整用の抵抗で、たとえば数Aクラスのパワ
ー・フォトカプラではその抵抗が40〜60kΩになる
ように設計すればよい。さらにp+ アノード領域21は
Al等の導電材の配線64により抵抗R1 と接続され、
+ アノード領域22はAl等の導電材の配線63によ
り、抵抗R2 と接続されている。n+ カソード領域4
1,42、p+ アノード領域21,22はn- 基板1の
表面に形成された酸化膜5の所定の場所に形成されたコ
ンタクトホールにより、それぞれ配線61,62,6
3,64と接続されている。図示を省略しているが、本
発明の第1の実施の形態においても、図10に示すよう
に、所定のリードフレームに発光素子、駆動段双方向3
端子サイリスタ、出力段の双方向3端子サイリスタがマ
ウントされ、ボンディング等の工程を経て組み立てられ
る。図1の等価回路に示した発光素子11が点灯する
と、pベース領域31,32,およびその下部のn-
ース層で電子正孔対が生成され、正孔はpベース領域3
1,32に蓄積され、n+ カソード領域41とpベース
領域31間、およびn+ カソード領域42とpベース領
域32間のpn接合が順バイアスとなりラテラルサイリ
スタ12a,12bがそれぞれターンオンする。図2お
よび図3において端子T1 が負、端子T2 が正の場合、
電流は端子T2 より、抵抗R1 を介して、p+ アノード
領域21、n- ベース層1、pベース領域31、n+
ミッタ領域41の順に流れ、端子T1 に達することにな
る。端子T1が正,端子T2 が負の場合は、電流は端子
T1 より、抵抗R2 を介してp+ アノード領域22、n
- ベース層1、pベース領域32、n+ カソード領域4
2の順に流れ、端子T2 に達することとなる。本発明の
第1の実施の形態に係る駆動段の双方向サイリスタの電
圧降下はp+ アノード領域21,22と、n- ベース層
1とのpn接合における約0.6V値と、抵抗R1 ,R
2 で決まる所定の電圧降下が主なる成分となる。
FIG. 2 is a plan view of the bidirectional thyristor 12 in the driving stage of the power photocoupler according to the first embodiment of the present invention, and FIG. 3 is a sectional view taken along line AA of the plan view of FIG. Is. In FIG. 3, p of the first lateral thyristor 12a is formed on a part of the surface of the n base layer 1 made of an n substrate or the like.
+ Anode region 21, p base region 31, n + cathode region 41 and p + of the second lateral thyristor 12b
An anode region 22, a p base region 32, and an n + cathode region 42 are formed. The resistors R1 and R2 are the first and second
Above the lateral thyristors 12a, 12b, that is, n
- is formed on the oxide film 5 on the surface of the base layer 1. As apparent from FIGS. 2 and 3, the n + cathode region 41 is formed on the surface of the n + cathode region 41 by the wiring 61 made of a conductive material such as Al to be the n + cathode electrode 61.
Is connected to the terminal T1 and the wiring 61 is connected to a resistor R2 made of polysilicon doped with impurities (so-called doped polysilicon). Similarly, the wiring 62 made of a conductive material such as Al is connected to the n + cathode region 42 and the terminal T2.
And a doped polysilicon resistor R1 are connected to each other. The wirings 61 and 62 have windows 91 and 92 for light irradiation, respectively, and are configured so that light is irradiated to the n + cathode regions 41 and 42 and the p base regions 31 and 32 in a floating state. . p base region 31 and p + anode region 22, and p base region 32 and p +
As shown in FIG. 2, the anode region 21 is a p-layer (R having an impurity density of 5 × 10 16 cm −3 to 1 × 10 18 cm −3).
GK region) 7 and are connected to each other. The R GK region 7 is a resistor for adjusting the gate sensitivity, and for example, in a power photocoupler of a few A class, the resistor may be designed to be 40 to 60 kΩ. Further, the p + anode region 21 is connected to the resistor R1 by a wiring 64 of a conductive material such as Al,
The p + anode region 22 is connected to the resistor R2 by a wiring 63 made of a conductive material such as Al. n + cathode region 4
1, 42 and p + anode regions 21 and 22 are formed by contact holes formed at predetermined places in the oxide film 5 formed on the surface of the n substrate 1 to form wirings 61, 62 and 6, respectively.
3 and 64 are connected. Although illustration is omitted, in the first embodiment of the present invention as well, as shown in FIG.
The terminal thyristor and the output stage bidirectional three-terminal thyristor are mounted and assembled through steps such as bonding. When the light emitting device 11 shown in the equivalent circuit of FIG. 1 is turned on, electron-hole pairs are generated in the p base regions 31 and 32 and the n base layer thereunder, and holes are generated in the p base region 3.
1, pn junctions between the n + cathode region 41 and the p base region 31 and between the n + cathode region 42 and the p base region 32 are forward biased, and the lateral thyristors 12a and 12b are turned on. 2 and 3, when the terminal T1 is negative and the terminal T2 is positive,
A current flows from the terminal T2 through the resistor R1 in the order of the p + anode region 21, the n base layer 1, the p base region 31, and the n + emitter region 41, and reaches the terminal T1. When the terminal T1 is positive and the terminal T2 is negative, the current flows from the terminal T1 through the resistor R2 to the p + anode region 22, n.
- the base layer 1, p base region 32, n + cathode region 4
It flows in the order of 2 and reaches the terminal T2. The voltage drop of the bidirectional thyristor of the drive stage according to the first embodiment of the present invention is about 0.6 V value at the pn junction between the p + anode regions 21 and 22 and the n base layer 1, the resistance R1, R
The predetermined voltage drop determined by 2 is the main component.

【0022】ドープドポリシリコン抵抗R1 ,R2 の厚
さは350〜500nm程度にすればよいが、実際の設
計ではたとえば、オン電流ITM=1mAの時オン電圧VTM
=1Vにするには約300〜400Ωの抵抗R1 ,R2
となるようにドープドポリシリコン抵抗の厚さや寸法
(幅、長さ)を選定すればよい。ただし、R1 ,R2 を
挿入することにより駆動段の双方向サイリスタ12a,
12bターンオン電圧VGTが大きくなりすぎ低い電圧で
ターンオンしない場合が発生するので最小のターンオン
電圧VGTの必要値等を考慮に入れて設計すると良い。例
えばターンオン電圧VGTを6Vとする場合は抵抗R1 ,
R2 =50〜400Ω程度に、ターンオン電圧VGTを1
2Vとする場合は抵抗R1 ,R2 =50〜1000Ωに
すればよい。
The thickness of the doped polysilicon resistors R1 and R2 may be about 350 to 500 nm, but in an actual design, for example, when the on current I TM = 1 mA, the on voltage V TM is set.
Approximately 300 to 400Ω resistances R1 and R2 for = 1V
The thickness and dimensions (width, length) of the doped polysilicon resistor may be selected so that However, by inserting R1 and R2, the bidirectional thyristors 12a,
12b The turn-on voltage V GT may become too large and may not turn on at a low voltage. Therefore, it is advisable to design in consideration of the required value of the minimum turn-on voltage V GT . For example, if the turn-on voltage V GT is 6 V, the resistance R1
Turn-on voltage V GT is 1 at R2 = 50-400Ω
When the voltage is 2V, the resistances R1 and R2 may be set to 50 to 1000Ω.

【0023】本発明の第1実施の形態においては、抵抗
R1 ,R2 をドーブドポリシリコン配線層で形成してい
るので、光照射により抵抗1 ,R2 の抵抗値はほとんど
変化しない。図7に抵抗R1 ,R2 を拡散層で形成した
場合と、ドープドポリシリコン配線層で形成した場合の
比較を示す。ここで拡散層とはn- ベース層にボロン
(B)等のp型不純物をイオン注入や熱拡散法等により
形成した層により抵抗R1 ,R2 を形成する場合を意味
する。図7に明らかなように、ドープドポリシリコン抵
抗が例えば10kΩ、300Ωの場合、光照射の有無に
よりその抵抗値は変わらないが、拡散層による抵抗の場
合は、光照射が無い時における約50kΩの抵抗が光照
射が有ると約25kΩと半分の値になってしまうことが
わかる。これは光照射により電子正孔対が発生し拡散層
の抵抗値が変化するためである。つまり拡散層抵抗を用
いる場合は、光照射によりスイッチングさせるパワー・
フォトカプラにおいては特に光照射の有無による抵抗値
の変化を考慮して駆動段の双方向3端子サイリスタを設
計しなくてはならず、設計上の難点が生じるが、本発明
の第1の実施の形態におけるドーブドポリシリコン抵抗
の場合はこのような問題は生じない。さらにドープドポ
リシリコン抵抗は酸化膜等の絶縁膜上に形成すればよい
ので、パターン配置の選択の自由度も大きく、集積度が
向上する。さらに拡散層抵抗のように寄生トランジスタ
の効果も考慮する必要もない。
In the first embodiment of the present invention, since the resistors R1 and R2 are formed of the doped polysilicon wiring layer, the resistance values of the resistors 1 and R2 are hardly changed by the light irradiation. FIG. 7 shows a comparison between the case where the resistors R1 and R2 are formed of the diffusion layer and the case where the resistors R1 and R2 are formed of the doped polysilicon wiring layer. Here, the diffusion layer means a case where the resistors R1 and R2 are formed by a layer formed by ion implantation or thermal diffusion of p-type impurities such as boron (B) in the n base layer. As is clear from FIG. 7, when the doped polysilicon resistance is, for example, 10 kΩ or 300 Ω, the resistance value does not change depending on whether light is irradiated or not, but in the case of resistance by the diffusion layer, it is about 50 kΩ when light is not irradiated. It can be seen that the resistance of 1 becomes about 25 kΩ, which is half the value when there is light irradiation. This is because electron-hole pairs are generated by light irradiation and the resistance value of the diffusion layer changes. In other words, when using diffusion layer resistance, the power
In the photocoupler, the bidirectional three-terminal thyristor in the drive stage must be designed in consideration of the change in the resistance value depending on the presence or absence of light irradiation, which causes a design difficulty. This problem does not occur in the case of the doped polysilicon resistor in the form of. Further, since the doped polysilicon resistor may be formed on an insulating film such as an oxide film, the degree of freedom in selecting the pattern arrangement is large and the degree of integration is improved. Further, it is not necessary to consider the effect of the parasitic transistor like the diffusion layer resistance.

【0024】本発明の第1の実施の形態では、駆動段の
双方向3端子サイリスタ12のベース領域の少数キャリ
アのライフタイムτ1 が出力段の双方向3端子サイリス
タ14のベース領域の少数キャリアのライフタイムτ2
より長くすることが好ましい。たとえば出力段の双方向
3端子サイリスタのベース領域の少数キャリアのライフ
タイムτ2 は、4μs〜10μs程度が適当であり、駆
動段のラテラルサイリスタ12a,12bのベース領域
の少数キャリアのライフタイムτ1 は、8μs〜12μ
s程度が適当である。
In the first embodiment of the present invention, the minority carrier lifetime τ 1 in the base region of the bidirectional three-terminal thyristor 12 in the driving stage is the minority carrier in the base region of the bidirectional three-terminal thyristor 14 in the output stage. Lifetime τ 2
It is preferably longer. For example, the lifetime τ 2 of minority carriers in the base region of the bidirectional three-terminal thyristor in the output stage is appropriately about 4 μs to 10 μs, and the lifetime τ 1 of minority carriers in the base region of the lateral thyristors 12a and 12b in the driving stage τ 1 Is 8 μs to 12 μ
s is suitable.

【0025】ラテラルサイリスタ12a,12bのベー
ス領域の少数キャリアのライフタイムを制御するには、
ベース領域に対する電子線照射、プロトン照射、Au、
Ptなどの重金属注入、He線照射などの方法を用いれ
ばよい。たとえば本発明の第1の実施の形態において
は、ライフタイムが7μsのときは、2×1012電子/
cm2 の電子線照射をすればよい。ライフタイムが8μ
sのときの電子線照射は、5×1011電子/cm2 であ
る。ライフタイムが12μsのときの電子線照射は、
1.1×1011電子/cm2 である。ライフタイムが1
3μsのときには、n- シリコン半導体基板1のベース
領域には電子線照射の必要はない。したがって本発明の
ライフタイムτ1 を制御するための電子線照射は、5×
1011電子/cm2 以下で適当である。このように駆動
段の双方向3端子サイリスタ12のベース領域の少数キ
ャリアのライフタイムτ1 を出力段の双方向3端子サイ
リスタ14のベース領域の少数キャリアのライフタイム
τ2 よりも長くすることにより、出力段の双方向3端子
サイリスタの高い(dV/dt)c耐量を保証したまま
で駆動段のラテラルサイリスタ12a,12bのαpnp
を増大させラテラルサイリスタのゲートの高感度化を実
現させることができる。
To control the minority carrier lifetime in the base regions of the lateral thyristors 12a and 12b,
Electron beam irradiation, proton irradiation, Au, for the base region
A method such as injecting a heavy metal such as Pt or irradiating with He radiation may be used. For example, in the first embodiment of the present invention, when the lifetime is 7 μs, 2 × 10 12 electrons /
Irradiation with an electron beam of cm 2 is sufficient. Life time is 8μ
The electron beam irradiation at s is 5 × 10 11 electrons / cm 2 . Electron beam irradiation when the lifetime is 12 μs
It is 1.1 × 10 11 electrons / cm 2 . Life time is 1
At 3 μs, it is not necessary to irradiate the base region of the n silicon semiconductor substrate 1 with an electron beam. Therefore, the electron beam irradiation for controlling the lifetime τ 1 of the present invention is 5 ×.
A value of 10 11 electrons / cm 2 or less is suitable. In this way, the lifetime τ 1 of minority carriers in the base region of the bidirectional three-terminal thyristor 12 in the driving stage is made longer than the lifetime τ 2 of minority carriers in the base region of the bidirectional three-terminal thyristor 14 in the output stage. , Α pnp of the lateral thyristors 12a and 12b of the drive stage while maintaining the high (dV / dt) c withstand capability of the bidirectional three-terminal thyristor of the output stage.
Can be increased, and high sensitivity of the gate of the lateral thyristor can be realized.

【0026】しかし、ダーリントン接続のパワー・フォ
トカプラにおいて、駆動段の双方向3端子サイリスタ1
2のライフタイムτ1 をあまり長くしすぎると、次第に
駆動段の双方向サイリスタ12の順方向電圧降下VF
下がり、駆動段側にもわずかながら電流が流れたままと
なり、パワー・フォトカプラ全体の(dV/dt)c耐
量は、駆動段側の(dV/dt)c耐量で決定される領
域に入ってくる。したがって、ライフタイムτ1 =13
μs以上に長くすることは好ましくない。
However, in the Darlington-connected power photocoupler, the bidirectional three-terminal thyristor 1 of the driving stage is used.
If the lifetime τ 1 of 2 is set too long, the forward voltage drop V F of the bidirectional thyristor 12 in the driving stage gradually decreases, and a small amount of current still flows in the driving stage side, so that the entire power photocoupler. The (dV / dt) c withstand capability of is in the region determined by the (dV / dt) c withstand capability on the drive stage side. Therefore, the lifetime τ 1 = 13
It is not preferable to make it longer than μs.

【0027】本発明の第1の実施の形態に係る駆動段の
双方向3端子サイリスタ12は、図2に示すように直線
X−X´に関して互いに鏡像関係となる対称構造である
ので、製品検査時において、たとえば、抵抗R1 ,R2
は同一の値を基準にして検査すればよく、検査工程が簡
略化できる。またこのような対称配置により、チップ内
でのポテンシャル分布や電界分布が均一化し、電流集中
が発生しなくなり、したがって誤点弧防止の効果がより
強くなる。
As shown in FIG. 2, the bidirectional three-terminal thyristor 12 of the drive stage according to the first embodiment of the present invention has a symmetrical structure which is a mirror image of each other with respect to the straight line XX '. At times, for example, resistors R1 and R2
Can be inspected based on the same value, and the inspection process can be simplified. Further, with such a symmetrical arrangement, the potential distribution and the electric field distribution in the chip are made uniform, current concentration does not occur, and the effect of preventing false firing becomes stronger.

【0028】上述した本発明の第1の実施の形態に係る
駆動段の双方向3端子サイリスタ12は図10に示した
ものと同様に、従来周知の方法によりリードフレーム等
にマウントすればよい。すなわち発光素子11、駆動段
の双方向3端子サイリスタ12,および出力段の双方向
3端子サイリスタ14を図10に示したものと類似の所
定のリードフレームにマウントし、Au 線,Al 線等で
ボンディングし、樹脂封止すれば、本発明の第1の実施
の形態に係るパワー・フォトカプラは完成する。発光素
子11と駆動段の双方向サイリスタは図11に示したも
のと同様に、従来周知の方法を用いて樹脂封止をすれば
よい。したがって本発明の第1の実施の形態によれば、
抵抗13a,13bを付加することによる新たな組み立
て工程の追加は発生せず、生産コストが低減する。また
ライフタイムτ1 ,τ2 をコントロールすることにより
(dV/dt)c耐量を高くしたまま光ゲート感度を改
善できるので、光点弧用のLED11のドライブ電流を
大幅に低減し、ドライブ回路の簡略化もしくはその省略
が可能となる。
The bidirectional three-terminal thyristor 12 of the drive stage according to the first embodiment of the present invention described above may be mounted on a lead frame or the like by a conventionally known method as in the case shown in FIG. That is, the light emitting element 11, the bidirectional 3-terminal thyristor 12 in the driving stage, and the bidirectional 3-terminal thyristor 14 in the output stage are mounted on a predetermined lead frame similar to that shown in FIG. By bonding and resin sealing, the power photocoupler according to the first embodiment of the present invention is completed. The light emitting element 11 and the bidirectional thyristor in the driving stage may be resin-sealed by using a conventionally known method, as in the case shown in FIG. Therefore, according to the first embodiment of the present invention,
A new assembly process is not added by adding the resistors 13a and 13b, and the production cost is reduced. Further, by controlling the lifetimes τ 1 and τ 2 , the optical gate sensitivity can be improved while keeping the (dV / dt) c withstand capability high, so that the drive current of the LED 11 for light ignition is significantly reduced, and the drive circuit It can be simplified or omitted.

【0029】図4は本発明の第2の実施の形態に係るパ
ワー・フォトカプラの等価回路を示す図である。図4に
示すように本発明の第2の実施の形態のパワー・フォト
カプラは光点弧可能な2つのラテラルサイリスタ12
a,12bが逆並列接続されて駆動段の双方向3端子サ
イリスタ12を構成し、それぞれのラテラルサイリスタ
12a,12bのカソードに、抵抗13a,13bが接
続されている。そして、出力段の双方向3端子サイリス
タ14のゲート端子に、駆動段の双方向サイリスタの出
力端子が接続され、この駆動段の双方向サイリスタ12
に光を照射し、この駆動段の双方向サイリスタ12をタ
ーンオンするための発光ダイオード(LED)等の発光
素子11を具備している。
FIG. 4 is a diagram showing an equivalent circuit of the power photocoupler according to the second embodiment of the present invention. As shown in FIG. 4, the power optocoupler according to the second embodiment of the present invention comprises two lateral thyristors 12 capable of optical ignition.
a and 12b are connected in anti-parallel to form a bidirectional three-terminal thyristor 12 of the driving stage, and resistors 13a and 13b are connected to the cathodes of the lateral thyristors 12a and 12b, respectively. The output terminal of the drive stage bidirectional thyristor is connected to the gate terminal of the output stage bidirectional three-terminal thyristor 14, and the drive stage bidirectional thyristor 12 is connected.
It is equipped with a light emitting element 11 such as a light emitting diode (LED) for irradiating light to the device and turning on the bidirectional thyristor 12 of this driving stage.

【0030】図5は本発明の第2の実施の形態に係るパ
ワー・フォトカプラ駆動段の双方向サイリスタ12の平
面図で、図6は図5の平面図のB−B方向の断面図であ
る。図6において出力端子T2 にp+ アノード領域21
が接続されたラテラルサイリスタ12aの断面のみが示
され、このラテラルサイリスタ12aに逆並列接続され
ているもう一方のラテラルサイリスタ12bは示されて
いない。又ラテラルサイリスタ12aのn+ カソード領
域41に接続される抵抗R1 (図5参照)は、図6の断
面には現われないので、等価回路表現を用いて示してい
る。つまりn+カソード領域41は抵抗R1 を介して端
子T1 に接続されていることを等価回路的に示してい
る。図6において、n- 基板等からなるn- ベース層1
の表面の一部に第1のラテラルサイリスタ12aのp+
アノード領域21、pベース領域31、n+ カソード領
域41が形成されている。また、図示されてはいない
が、第2のラテラルサイリスタ12bのp+ アノード領
域22,pベース領域32、n+ カソード領域42が同
様にn- ベース層1の表面に形成されていることは図5
の表面配置から明らかであろう。図5に示されるように
不純物密度5×1016cm-3〜1×1018cm-3のp領
域(RGK領域)7によりn+ カソード領域21とpベー
ス領域32とが接続され、同様にn+ カソード領域22
とpベース領域31とが接続されている。RGK領域7は
ラテラルサイリスタ12a,12bのゲート感度を調整
するための領域で、数Aクラスのパワー・フォトカプラ
では通常は40〜60kΩ程度に選ばれる。図5および
図6から明らかなようにn+ カソード領域41の表面に
形成された第1のラテラルサイリスタ12aのカソード
電極61を兼ねるAl等の導電材の配線61はドープド
ポリシリコン層から成る抵抗R1 に接続され、このドー
プドポリシリコン層から成る抵抗R1 はAl等の導電材
の配線63を介して端子T1 に接続されている。配線6
3は図5に示すように第2のラテラルサイリスタのp+
アノード領域22の表面上部に形成されたコンタクトホ
ールを介してp+ アノード領域22と接触している。第
1のラテラルサイリスタのp+ アノード領域21の上部
にはアノード電極を兼ねるAl等の導電材から成る配線
64が形成され端子T2 に接続されている。又端子T2
はドープドポリシリコン層から成る抵抗R2 に接続さ
れ、抵抗R2 は第2のラテラルサイリスタのカソード電
極を兼ねる導電性の配線62によってn+ カソード電極
42に接続されている。
FIG. 5 is a plan view of the bidirectional thyristor 12 of the power photocoupler driving stage according to the second embodiment of the present invention, and FIG. 6 is a sectional view taken along line BB of the plan view of FIG. is there. In FIG. 6, the p + anode region 21 is connected to the output terminal T2.
Only the cross section of the lateral thyristor 12a connected to is shown, and the other lateral thyristor 12b connected in anti-parallel to this lateral thyristor 12a is not shown. Further, the resistance R1 (see FIG. 5) connected to the n + cathode region 41 of the lateral thyristor 12a does not appear in the cross section of FIG. 6, and is therefore shown by using an equivalent circuit expression. That is, it is shown in an equivalent circuit that the n + cathode region 41 is connected to the terminal T1 via the resistor R1. In FIG. 6, n - consists substrate such n - base layer 1
P + of the first lateral thyristor 12a on a part of the surface of
An anode region 21, a p base region 31, and an n + cathode region 41 are formed. Although not shown, the p + anode region 22, the p base region 32, and the n + cathode region 42 of the second lateral thyristor 12b are similarly formed on the surface of the n base layer 1. 5
It will be clear from the surface arrangement of. As shown in FIG. 5, the n + cathode region 21 and the p base region 32 are connected by the p region (R GK region) 7 having an impurity density of 5 × 10 16 cm −3 to 1 × 10 18 cm −3. N + cathode region 22
And the p base region 31 are connected to each other. The R GK region 7 is a region for adjusting the gate sensitivity of the lateral thyristors 12a and 12b, and is usually selected to be about 40 to 60 kΩ for a power photocoupler of several A class. As is clear from FIGS. 5 and 6, the wiring 61 made of a conductive material such as Al also serving as the cathode electrode 61 of the first lateral thyristor 12a formed on the surface of the n + cathode region 41 has a resistance formed of a doped polysilicon layer. The resistor R1 which is connected to R1 and is made of this doped polysilicon layer is connected to the terminal T1 through the wiring 63 of a conductive material such as Al. Wiring 6
3 is p + of the second lateral thyristor as shown in FIG.
It is in contact with the p + anode region 22 through a contact hole formed in the upper surface of the anode region 22. On the p + anode region 21 of the first lateral thyristor, a wiring 64 made of a conductive material such as Al also serving as an anode electrode is formed and connected to the terminal T2. Also terminal T2
Is connected to a resistor R2 formed of a doped polysilicon layer, and the resistor R2 is connected to the n + cathode electrode 42 by a conductive wiring 62 which also serves as a cathode electrode of the second lateral thyristor.

【0031】配線61,62は光照射用の窓91,92
とをそれぞれ有し、n+ カソード領域41,42、およ
びフローティング状態となるpベース領域31,32に
光が照射されるように構成されている。n+ カソード領
域41,42、p+ アノード領域21,22はn- 基板
1の表面に形成された酸化膜5の所定の場所に形成され
たコンタクトホールにより、それぞれ配線61,62,
63,64と接続されている。図4に示した発光素子1
1が点灯すると、pベース領域31,32,およびその
下部のn- ベース層で電子−正孔対が生成され、正孔は
pベース領域31,32に蓄積され、n+ カソード領域
41とpベース領域31間、およびn+カソード領域4
2とpベース領域32間のpn接合が順バイアスとな
り、ラテラルサイリスタ12a,12bがそれぞれター
ンオンする。図5および図6において端子T1 が負、端
子T2 が正の場合、電流は端子T2 より、p+ アノード
領域21、n- ベース層1、pベース領域31、n+
ミッタ領域41の順に流れ、最後に抵抗R1 を介して端
子T1 に達することになる。端子T1 が正,端子T2が
負の場合は、電流は端子T1 より、p+ アノード領域2
2、n- ベース層1、pベース領域32、n+ エミッタ
領域42の順に流れ、抵抗R2 を介して端子T2 に達す
ることになる。本発明の第2の実施の形態に掛る駆動段
の双方向サイリスタの電圧降下はp+ アノード領域2
1,22とn- ベース層1とのpn接合における約0.
6Vの値と、抵抗R1 ,R2 で決まる所定の電圧降下が
主なる成分となることは第1の実施の形態と同様であ
る。
Wirings 61 and 62 are windows 91 and 92 for light irradiation.
And n.sup. + Cathode regions 41 and 42 and p base regions 31 and 32 in a floating state are irradiated with light. The n + cathode regions 41 and 42 and the p + anode regions 21 and 22 are formed by contact holes formed at predetermined positions of the oxide film 5 formed on the surface of the n substrate 1 so as to form wirings 61, 62, respectively.
It is connected to 63 and 64. Light emitting device 1 shown in FIG.
When 1 is turned on, electron-hole pairs are generated in the p base regions 31 and 32 and the n base layer therebelow, and holes are accumulated in the p base regions 31 and 32, and the n + cathode regions 41 and p are formed. Between base regions 31 and n + cathode region 4
The pn junction between 2 and the p base region 32 becomes a forward bias, and the lateral thyristors 12a and 12b are turned on. When the terminal T1 is negative and the terminal T2 is positive in FIGS. 5 and 6, the current flows from the terminal T2 in the order of the p + anode region 21, the n base layer 1, the p base region 31, and the n + emitter region 41. Finally, the terminal T1 is reached via the resistor R1. When the terminal T1 is positive and the terminal T2 is negative, the current flows from the terminal T1 to the p + anode region 2
2, the n base layer 1, the p base region 32, and the n + emitter region 42 flow in this order and reach the terminal T2 via the resistor R2. The voltage drop of the bidirectional thyristor in the drive stage according to the second embodiment of the present invention is p + anode region 2
1, 22 and the n base layer 1 at the pn junction of about 0.
As in the first embodiment, the main component is the value of 6 V and the predetermined voltage drop determined by the resistors R1 and R2.

【0032】実際の設計ではオン電流ITM=1mAの時オ
ン電圧VTM=1Vにするには約300〜400Ωの抵抗
R1 ,R2 を挿入すればよい。ただし、R1 ,R2 を挿
入することにより駆動段の双方向サイリスタ12a,1
2bターンオン電圧VGTが大きくなりすぎ低い電圧でタ
ーンオンしない場合も生じるので最小のターンオン電圧
GTの必要値を考慮に入れて設計すると良い。たとえば
ターンオン電圧VGTを6Vとする場合は抵抗R1 ,R2
=50〜400Ω程度に、ターンオン電圧VGTを12V
とする場合は抵抗R1 ,R2 =50〜1000Ω程度に
すればよい。
In an actual design, resistors R1 and R2 of about 300 to 400 Ω may be inserted to set the ON voltage V TM = 1 V when the ON current I TM = 1 mA. However, by inserting R1 and R2, the bidirectional thyristors 12a and
The 2b turn-on voltage V GT may become too large and may not turn on at a low voltage. Therefore, it is preferable to design in consideration of the required value of the minimum turn-on voltage V GT . For example, if the turn-on voltage V GT is 6 V, the resistors R1 and R2
= Turn-on voltage V GT of 12V for 50 to 400Ω
In this case, the resistances R1 and R2 may be set to about 50 to 1000Ω.

【0033】本発明の第2実施の形態の抵抗R1 ,R2
はドーブドポリシリコンにより形成されているので、図
7に示すように、光照射によってはその抵抗値は変化し
ない。又、ドープドポリシリコン抵抗R1 ,R2 は酸化
膜等の絶縁膜上に配置すればよく、そのパターン配置の
自由度は大きく、n- ベース層1中に拡散層を形成して
抵抗R1 ,R2 とする場合のような寄生トランジスタの
効果もない。ドープドポリシリコン抵抗はノンドープの
ポリシリコンをCVD後イオン注入法等により所定の抵
抗値になるようにドーピングしてもよく、あるいはCV
D中にAsH3(アルシン)、PH3 (フォスフィン)
あるいはB2 6 (ジボラン)等の所定のドーパントガ
スを用いてて直接ドープドポリシリコンをCVDしても
よい。ドープドポリシリコンのパターン形成は周知のフ
ォトリソグラフィ技術、および、SF6 ,CF4 ,CC
4 あるいはSiCl4 等を用いたリアクティブイオン
エッチング(RIE)により所定のパターンに形成すれ
ばよい。
The resistors R1 and R2 according to the second embodiment of the present invention.
Is formed of doped polysilicon, its resistance value does not change by light irradiation, as shown in FIG. Further, the doped polysilicon resistors R1 and R2 may be arranged on an insulating film such as an oxide film, and the degree of freedom of pattern arrangement is large, and a diffusion layer is formed in the n- base layer 1 to form the resistors R1 and R2. There is no effect of the parasitic transistor unlike the case. The doped polysilicon resistor may be formed by doping undoped polysilicon to a predetermined resistance value by ion implantation after CVD, or CV.
AsH 3 (arsine), PH 3 (phosphine) in D
Alternatively, the doped polysilicon may be directly CVD-deposited using a predetermined dopant gas such as B 2 H 6 (diborane). Patterning of doped polysilicon is performed by well-known photolithography technique, SF 6 , CF 4 , CC.
It may be formed in a predetermined pattern by reactive ion etching (RIE) using l 4 or SiCl 4 .

【0034】本発明の第2の実施の形態では、駆動段の
双方向3端子サイリスタ12のベース領域の少数キャリ
アのライフタイムτ1 が出力段の双方向3端子サイリス
タ14のベース領域の少数キャリアのライフタイムτ2
より長くすることが好ましい。たとえば出力段の双方向
3端子サイリスタのベース領域の少数キャリアのライフ
タイムτ2 は、4μs〜10μs程度が適当であり、駆
動段のラテラルサイリスタ12a,12bのベース領域
の少数キャリアのライフタイムτ1 は、8μs〜12μ
s程度が適当である。
In the second embodiment of the present invention, the lifetime τ 1 of minority carriers in the base region of the bidirectional three-terminal thyristor 12 in the driving stage is the minority carrier in the base region of the bidirectional three-terminal thyristor 14 in the output stage. Lifetime τ 2
It is preferably longer. For example, the lifetime τ 2 of minority carriers in the base region of the bidirectional three-terminal thyristor in the output stage is appropriately about 4 μs to 10 μs, and the lifetime τ 1 of minority carriers in the base region of the lateral thyristors 12a and 12b in the driving stage τ 1 Is 8 μs to 12 μ
s is suitable.

【0035】ラテラルサイリスタ12a,12bのベー
ス領域の少数キャリアのライフタイムを制御するには、
ベース領域に対する電子線照射、プロトン照射、Au、
Ptなどの重金属注入、He線照射などの方法を用いれ
ばよい。電子線照射の場合、電子線はシリコンに対する
貫徹力が強いので、半導体基板全体に電子線を照射して
ベース領域の少数キャリアのライフタイムをコントロー
ルすればよい。これらのライフタイムコントロールによ
り駆動段のラテラルサイリスタ12a,12bのαpnp
が増大する。しかし、ダーリントン接続のパワー・フォ
トカプラにおいて、駆動段の双方向3端子サイリスタ1
2のライフタイムτ1 をあまり長くしすぎると、次第に
駆動段の双方向サイリスタ12の順方向電圧降下VF
下がり、駆動段側にもわずかながら電流が流れたままと
なり、パワー・フォトカプラ全体の(dV/dt)c耐
量は、駆動段側の(dV/dt)c耐量で決定される領
域に入ってくる。したがって、ライフタイムτ1 =13
μs以上に長くすることは好ましくない。
To control the minority carrier lifetime in the base regions of the lateral thyristors 12a and 12b,
Electron beam irradiation, proton irradiation, Au, for the base region
A method such as injecting a heavy metal such as Pt or irradiating with He radiation may be used. In the case of electron beam irradiation, since the electron beam has a strong penetrating force on silicon, the lifetime of minority carriers in the base region may be controlled by irradiating the entire semiconductor substrate with the electron beam. By these lifetime controls, α pnp of the lateral thyristors 12a and 12b of the drive stage is controlled.
Increase. However, in the Darlington connection power photocoupler, the bidirectional three-terminal thyristor 1 of the drive stage is used.
If the lifetime τ 1 of 2 is set too long, the forward voltage drop V F of the bidirectional thyristor 12 in the driving stage gradually decreases, and a small amount of current still flows in the driving stage side, so that the entire power photocoupler. The (dV / dt) c withstand capability of is in the region determined by the (dV / dt) c withstand capability on the drive stage side. Therefore, the lifetime τ 1 = 13
It is not preferable to make it longer than μs.

【0036】上述した本発明の第2の実施の形態に係る
駆動段の双方向3端子サイリスタ12は図10に示した
ように、従来周知の方法により所定のリードフレーム等
にマウントすればよい。すなわちGaAs発光ダイオー
ド等の発光素子11、および出力段の双方向3端子サイ
リスタ14を所定のリードフレームにマウントし、Au
線やAl 線,Al リボン等でボンディングし、樹脂封止
すれば、本発明の第2の実施の形態に係るパワー・フォ
トカプラは完成する。発光素子11と駆動段の双方向サ
イリスタは図11と同様に、従来周知の方法を用いて樹
脂封止をすればよい。したがって本発明の第2の実施の
形態によれば、抵抗13a,13bを付加することによ
り新たな組み立て工程の追加は発生せず、生産コストが
低減する。本発明の第2の実施の形態においては、図5
に平面パターンを示すように半導体チップの中央の点P
に関して回転対称となるパターン配置であるので、特性
検査が簡略化でき、安定な製造が可能となる。また点対
称のパターン配置とすることで、チップ内でのポテンシ
ャル分布や電界分布が均一化し、電流集中もなくなり、
安定な動作が可能となる。さらにライフタイムτ1 ,τ
2 をコントロールし、τ1 >τ2 とすることで出力段の
双方向サイリスタの(dV/dt)c耐量を高く保った
まま、光ゲート感度を改善できる。
The bidirectional three-terminal thyristor 12 of the driving stage according to the second embodiment of the present invention described above may be mounted on a predetermined lead frame or the like by a conventionally known method, as shown in FIG. That is, the light emitting element 11 such as a GaAs light emitting diode and the bidirectional three-terminal thyristor 14 at the output stage are mounted on a predetermined lead frame, and Au is mounted.
The power photocoupler according to the second embodiment of the present invention is completed by bonding with a wire, an Al wire, an Al ribbon, etc. and sealing with a resin. The light emitting element 11 and the bidirectional thyristor in the driving stage may be resin-sealed by using a conventionally known method as in FIG. Therefore, according to the second embodiment of the present invention, by adding the resistors 13a and 13b, no new assembly process is added, and the production cost is reduced. In the second embodiment of the present invention, FIG.
The central point P of the semiconductor chip as shown in FIG.
Since the pattern arrangement is rotationally symmetrical with respect to, the characteristic inspection can be simplified and stable manufacturing can be performed. In addition, by arranging the patterns in point symmetry, the potential distribution and electric field distribution within the chip are made uniform and current concentration is eliminated,
Stable operation becomes possible. Furthermore, the lifetime τ 1 , τ
2 controls, tau 1> tau 2 and while maintaining high (dV / dt) c capability of bidirectional thyristors of the output stage by, can improve the optical gate sensitivity.

【0037】以上、本発明の第1および第2の実施の形
態では、光点弧可能なラテラルサイリスタ12a,12
bを用いたパワー・フォトカプラについて説明したが、
本発明の技術的思想はパワー・フォトカプラに限られる
ものではなく、駆動段のラテラルサイリスタとして電気
駆動によるラテラルサイリスタを用いてもよいことはも
ちろんである。この場合は図2,図3,図5,および図
6に示した光照射用の窓部91,92は不要となるが、
ラテラルサイリスタ12a,12bのpベース領域3
1,32はフローティングではなく、ゲート電流で駆動
できるよう所定のゲート端子に接続されることはもちろ
んである。
As described above, in the first and second embodiments of the present invention, the lateral thyristors 12a, 12 capable of light ignition are used.
I explained the power photocoupler using b,
The technical idea of the present invention is not limited to the power photocoupler, and it goes without saying that an electrically driven lateral thyristor may be used as the lateral thyristor in the driving stage. In this case, the window portions 91 and 92 for light irradiation shown in FIGS. 2, 3, 5, and 6 are unnecessary,
P base region 3 of the lateral thyristors 12a and 12b
Of course, 1 and 32 are not floating and are connected to predetermined gate terminals so that they can be driven by a gate current.

【0038】[0038]

【発明の効果】本発明によれば光点弧可能な駆動段の双
方向サイリスタ抵抗を同一チップに集積化したパワー・
フォトカプラの誤動作を簡単に防止できる。この誤動作
防止に関しては、抵抗素子を同一チップ上に集積化して
いるので、個別素子を組合せて抵抗素子を挿入する従来
技術と同等の効果を維持しながら、ベアチップをボンデ
ィングで接続するタイプの製品においても、部品点数の
削減及び製造工程の簡略化が可能であり、製品コスト低
減化に顕著な効果を奏する。すなわち、本発明によれ
ば、安価で誤動作がおきないパワー・フォトカプラを提
供することができる。
According to the present invention, a power circuit in which a bidirectional thyristor resistor of a drive stage capable of light ignition is integrated on the same chip.
It is possible to easily prevent malfunction of the photo coupler. Regarding this malfunction prevention, since resistance elements are integrated on the same chip, in the product of the type that connects the bare chips by bonding while maintaining the same effect as the conventional technology of inserting the resistance elements by combining the individual elements. Also, the number of parts can be reduced and the manufacturing process can be simplified, and a remarkable effect can be obtained in reducing the product cost. That is, according to the present invention, it is possible to provide an inexpensive power photocoupler that does not malfunction.

【0039】又、本発明は駆動段の双方向サイリスタの
表面に形成している抵抗をドープドポリシリコンで形成
しているので光照射の有無により抵抗値が変わらず設計
が容易であるという利点を有する。さらに本発明によれ
ば、絶縁膜上にドープドポリシリコン層を形成し、抵抗
として導電材(Al)で配線するため拡散抵抗の様に他
の配線パターンとの関係や寄生トランジスタの効果を考
慮に入れないで設計できるという利点かある。
Further, according to the present invention, since the resistance formed on the surface of the bidirectional thyristor in the drive stage is formed of doped polysilicon, the resistance value does not change depending on the presence or absence of light irradiation, and the design is easy. Have. Further, according to the present invention, since a doped polysilicon layer is formed on an insulating film and wiring is made of a conductive material (Al) as a resistance, the relationship with other wiring patterns and the effect of a parasitic transistor like diffusion resistance are taken into consideration. There is an advantage that it can be designed without putting it in.

【0040】さらに本発明の駆動段の双方向サイリスタ
はその平面パターンが鏡像関係や点対称配置を有する対
称構造となっているので、製品検査段階での抵抗R1 ,
R2の測定等が簡略化でき、QCが容易となり安定な製
造が可能となる。さらに対称構造の配置パターンとする
ことにより面積利用効率が増大し、チップサイズの小型
化が可能となる。しかも対称配置構造により均一なポテ
ンシャル分布が実現され、より誤点弧防止が確実とな
る。
Further, the bidirectional thyristor of the drive stage of the present invention has a symmetrical structure in its plane pattern having a mirror image relationship and a point symmetric arrangement, so that the resistance R1 at the product inspection stage,
The measurement of R2 can be simplified, QC is facilitated, and stable manufacturing is possible. Further, by adopting the symmetrical arrangement pattern, the area utilization efficiency is increased and the chip size can be reduced. Moreover, the symmetrically arranged structure realizes a uniform potential distribution, which further prevents false ignition.

【0041】さらに本発明によれば(dV/dt)c耐
量を高く保ったままゲート感度が向上でき、発光素子の
ドライブ電流を低減し、ドライブ回路が簡略化でき、安
定かつ確実なパワー・フォトカプラが安価に製造でき
る。
Further, according to the present invention, the gate sensitivity can be improved while maintaining a high (dV / dt) c withstanding capability, the drive current of the light emitting element can be reduced, the drive circuit can be simplified, and a stable and reliable power photo diode can be obtained. The coupler can be manufactured at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態に係るパワー・フォ
トカプラの等価回路である。
FIG. 1 is an equivalent circuit of a power photocoupler according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態に係るパワー・フォ
トカプラに用いる駆動段の双方向3端子サイリスタの平
面図である。
FIG. 2 is a plan view of a bidirectional three-terminal thyristor of a driving stage used in the power photocoupler according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態に係るパワー・フォ
トカプラに用いる駆動段の双方向3端子サイリスタの段
面図である。
FIG. 3 is a sectional view of a bidirectional three-terminal thyristor of a drive stage used in the power photocoupler according to the first embodiment of the present invention.

【図4】本発明の第2の実施の形態に係るパワー・フォ
トカプラの等価回路である。
FIG. 4 is an equivalent circuit of a power photocoupler according to a second embodiment of the present invention.

【図5】本発明の第2の実施の形態に係るパワー・フォ
トカプラに用いる駆動段の双方向3端子サイリスタの平
面図である。
FIG. 5 is a plan view of a bidirectional three-terminal thyristor in a drive stage used in a power photocoupler according to a second embodiment of the present invention.

【図6】本発明の第2の実施の形態に係るパワー・フォ
トカプラに用いる駆動段の双方向3端子サイリスタの段
面図である。
FIG. 6 is a step view of a bidirectional three-terminal thyristor of a drive stage used in a power photocoupler according to a second embodiment of the present invention.

【図7】抵抗値の光照射による変化を示す図である。FIG. 7 is a diagram showing a change in resistance value due to light irradiation.

【図8】従来のパワー・フォトカプラの等価回路であ
る。
FIG. 8 is an equivalent circuit of a conventional power photocoupler.

【図9】従来のパワー・フォトカプラに用いる出力段お
よび駆動段トライアックの電圧−電流特性である。
FIG. 9 is a voltage-current characteristic of an output stage and a drive stage triac used in a conventional power photocoupler.

【図10】パワー・フォトカプラの内部構造を示す図で
ある。
FIG. 10 is a diagram showing an internal structure of a power photocoupler.

【図11】パワー・フォトカプラの光結合部を示す模式
的断面図である。
FIG. 11 is a schematic cross-sectional view showing an optical coupling portion of a power photocoupler.

【符号の説明】[Explanation of symbols]

1 n- ベース層 5 絶縁膜 7 p層(RGK領域) 11 発光素子 12 駆動段双方向サイリスタ 12a,12bラテラルサイリスタ 13,13a,13b,R1 ,R2 抵抗 14 出力段双方向サイリスタ T1 ,T2 駆動段双方向サイリスタの出力端子 21,22 p+ アノード層 31,32 pベース層 41,42 n+ エミッタ装置 61,62,63,64 導電材の配線 21a,22a p+ アノードコンタクト 41a,42a n+ エミッタコンタクト 91,92 光照射用の窓 221 フォト・トライアック(駆動段トライアック・
チップ) 222 パワートライアック(出力段トライアック・チ
ップ) 231,232,233 Au線 224 Al線 225 樹脂封止体 226 透光性樹脂封止体 401,402,403,404,405 リードフレ
ーム
1 n - base layer 5 insulating film 7 p layer ( RGK region) 11 light emitting element 12 drive stage bidirectional thyristor 12a, 12b lateral thyristor 13, 13a, 13b, R1, R2 resistor 14 output stage bidirectional thyristor T1, T2 drive Output terminals of the two-stage bidirectional thyristor 21,22 p + Anode layer 31, 32 p Base layer 41, 42 n + Emitter device 61, 62, 63, 64 Conductive material wiring 21a, 22a p + Anode contact 41a, 42a n + Emitter contact 91,92 Light irradiation window 221 Photo triac (drive stage triac
Chip) 222 Power triac (output stage triac chip) 231, 232, 233 Au wire 224 Al wire 225 Resin encapsulant 226 Translucent resin encapsulant 401, 402, 403, 404, 405 Lead frame

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 駆動段として用いられる第1の双方向3
端子サイリスタと出力段として用いられる第2の双方向
3端子サイリスタとから少なくとも構成されるACスイ
ッチであって、 該第1の双方向3端子サイリスタは、アノード電極に第
1の抵抗を直結した第1のラテラルサイリスタと、アノ
ード電極に第2の抵抗を直結した第2のラテラルサイリ
スタとが逆並列接続され、該第1,第2の抵抗と、該第
1および第2のラテラルサイリスタは同一チップ上に形
成されて構成され、 該第1の双方向3端子サイリスタの一方の出力端子が該
第2の双方向3端子サイドのゲート端子に接続されたダ
ーリントン接続構造であることを特徴とする半導体装
置。
1. A first bidirectional 3 used as a drive stage.
An AC switch including at least a terminal thyristor and a second bidirectional three-terminal thyristor used as an output stage, wherein the first bidirectional three-terminal thyristor has a first resistor directly connected to an anode electrode. One lateral thyristor and a second lateral thyristor in which a second resistor is directly connected to the anode electrode are connected in anti-parallel, and the first and second resistors and the first and second lateral thyristors are on the same chip. A semiconductor having a Darlington connection structure formed above and having one output terminal of the first bidirectional three-terminal thyristor connected to a gate terminal on the second bidirectional three-terminal side. apparatus.
【請求項2】 前記第1および第2の抵抗はポリシリコ
ンより成り、前記第1および第2のラテラルサイリスタ
の上部に形成されたことを特徴とする請求項1記載の半
導体装置。
2. The semiconductor device according to claim 1, wherein the first and second resistors are made of polysilicon and are formed on the first and second lateral thyristors.
【請求項3】 前記第1および第2の抵抗はそれぞれの
長辺と短辺を有する矩形を基調とした形状であり、該第
1および第2の抵抗のそれぞれの長辺が互いに平行とな
るように離間して配置され、 前記第1および第2の抵抗の間に前記第1および第2の
ラテラルサイリスタのアノード領域が共に配置された対
称的配置を有することを特徴とする請求項1記載の半導
体装置。
3. The first and second resistors have a shape based on a rectangle having long sides and short sides, and the long sides of the first and second resistors are parallel to each other. 2. The anode regions of the first and second lateral thyristors are arranged symmetrically with each other, and the anode regions of the first and second lateral thyristors are arranged together between the first and second resistors. Semiconductor device.
【請求項4】 前記第1および第2のラテラルサイリス
タは光点弧可能な3端子サイリスタであることを特徴と
する請求項1記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the first and second lateral thyristors are three-terminal thyristors capable of light ignition.
【請求項5】 前記第1および第2のラテラルサイリス
タのベース領域内における少数キャリアのライフタイム
が前記第2の双方向3端子サイリスタのベース領域内に
おける少数キャリアのライフタイムよりも長いことを特
徴とする請求項1記載の半導体装置。
5. The minority carrier lifetime in the base regions of the first and second lateral thyristors is longer than the minority carrier lifetime in the base region of the second bidirectional three-terminal thyristor. The semiconductor device according to claim 1.
【請求項6】 駆動段として用いられる第1の双方向3
端子サイリスタと出力段として用いられる第2の双方向
3端子サイリスタとから少なくとも構成されるACスイ
ッチであって、 該第1の双方向3端子サイリスタは、カソード電極に第
1の抵抗を直結した第1のラテラルサイリスタと、カソ
ード電極に第2の抵抗を直結した第2のラテラルサイリ
スタとが逆並列接続され、該第1,第2の抵抗と該第1
および第2のラテラルサイリスタは同一チップ上に形成
されて構成され、 該第1の双方向3端子サイリスタの一方の出力端子が該
第2の双方向3端子サイリスタのゲート端子に接続され
たダーリントン接続構造であることを特徴とする半導体
装置。
6. A first bidirectional 3 used as a drive stage.
An AC switch including at least a terminal thyristor and a second bidirectional three-terminal thyristor used as an output stage, wherein the first bidirectional three-terminal thyristor has a first resistance directly connected to a cathode electrode. The first lateral thyristor and the second lateral thyristor in which the second resistor is directly connected to the cathode electrode are connected in anti-parallel, and the first and second resistors and the first resistor are connected.
And the second lateral thyristor are formed on the same chip, and one output terminal of the first bidirectional 3-terminal thyristor is connected to the gate terminal of the second bidirectional 3-terminal thyristor in Darlington connection. A semiconductor device having a structure.
【請求項7】 前記第1および第2の抵抗はポリシリコ
ンより成り、前記第1および第2のラテラルサイリスタ
の上部に形成されたことを特徴とする請求項6記載の半
導体装置。
7. The semiconductor device according to claim 6, wherein the first and second resistors are made of polysilicon and are formed above the first and second lateral thyristors.
【請求項8】 前記第1および第2抵抗はそれぞれの長
辺と短辺を有する矩形を基調とした形状であり、該それ
ぞれの長辺が実質的に同一直線上に配置されるべく該第
1および第2の抵抗が離間してそれぞれ形成され、 該第1および第2の抵抗が配置された同一直線に対する
一方の側に前記第1のラテラルサイリスタのアノード領
域およびカソード領域とが共に配置され、他方の側に前
記第2のラテラルサイリスタのカソード領域およびアノ
ード領域とが共に配置されたことを特徴とする請求項6
記載の半導体装置。
8. The first and second resistors have a shape based on a rectangle having a long side and a short side, and the first and second resistors are arranged so that the respective long sides are arranged substantially on the same straight line. First and second resistors are formed separately, and the anode region and the cathode region of the first lateral thyristor are arranged together on one side with respect to the same straight line on which the first and second resistors are arranged. 7. The cathode region and the anode region of the second lateral thyristor are arranged together on the other side.
13. The semiconductor device according to claim 1.
【請求項9】 前記第1および第2のラテラルサイリス
タは光点弧可能な3端子サイリスタであることを特徴と
する請求項6記載の半導体装置。
9. The semiconductor device according to claim 6, wherein the first and second lateral thyristors are three-terminal thyristors capable of light ignition.
【請求項10】 前記第1および第2のラテラルサイリ
スタのベース領域内における少数キャリアのライフタイ
ムが前記第2の双方向3端子サイリスタのベース領域内
における少数キャリアのライフタイムよりも長いことを
特徴とする請求項6記載の半導体装置。
10. The minority carrier lifetime in the base regions of the first and second lateral thyristors is longer than the minority carrier lifetime in the base region of the second bidirectional three-terminal thyristor. The semiconductor device according to claim 6.
JP8028097A 1996-02-15 1996-02-15 Semiconductor device Pending JPH09223791A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8028097A JPH09223791A (en) 1996-02-15 1996-02-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8028097A JPH09223791A (en) 1996-02-15 1996-02-15 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH09223791A true JPH09223791A (en) 1997-08-26

Family

ID=12239298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8028097A Pending JPH09223791A (en) 1996-02-15 1996-02-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH09223791A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196598A (en) * 2005-01-12 2006-07-27 Sharp Corp Solid-state relay, electronic apparatus and method of manufacturing solid-state relay
JP2010074499A (en) * 2008-09-18 2010-04-02 Panasonic Electric Works Co Ltd Relay unit
US9257591B2 (en) 2012-08-28 2016-02-09 Kabushiki Kaisha Toshiba Photocoupler semiconductor device
CN105405876A (en) * 2014-09-10 2016-03-16 夏普株式会社 Optical coupling bidirectional thyristor element
CN106935639A (en) * 2015-12-29 2017-07-07 无锡华润矽科微电子有限公司 Light triggers silicon-controlled device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196598A (en) * 2005-01-12 2006-07-27 Sharp Corp Solid-state relay, electronic apparatus and method of manufacturing solid-state relay
JP2010074499A (en) * 2008-09-18 2010-04-02 Panasonic Electric Works Co Ltd Relay unit
US9257591B2 (en) 2012-08-28 2016-02-09 Kabushiki Kaisha Toshiba Photocoupler semiconductor device
CN105405876A (en) * 2014-09-10 2016-03-16 夏普株式会社 Optical coupling bidirectional thyristor element
JP2016058570A (en) * 2014-09-10 2016-04-21 シャープ株式会社 Photo-triac element
CN106935639A (en) * 2015-12-29 2017-07-07 无锡华润矽科微电子有限公司 Light triggers silicon-controlled device

Similar Documents

Publication Publication Date Title
JPH0467789B2 (en)
US3999080A (en) Transistor coupled logic circuit
US4543593A (en) Semiconductor protective device
US20020024114A1 (en) Semiconductor device
JPH09223791A (en) Semiconductor device
JPH0645633A (en) Semiconductor optical switch and its driving method
US6815799B2 (en) Semiconductor integrated circuit device
US4939564A (en) Gate-controlled bidirectional semiconductor switching device with rectifier
US4166224A (en) Photosensitive zero voltage semiconductor switching device
JP2003017574A (en) Semiconductor and protection circuit used therefor
JPS6211787B2 (en)
JP2000235997A (en) Semiconductor device
JP3386592B2 (en) Semiconductor device
JP2003142594A (en) Semiconductor device
JP3213131B2 (en) Phototransistor and photocoupler using the same
JPS62503139A (en) semiconductor device
JP3590723B2 (en) Phototransistor chip
JPH0575029A (en) Semiconductor device
JPH01297860A (en) Optoelectronic integrated circuit
JP3395168B2 (en) Semiconductor relay circuit
JP2663851B2 (en) Optical semiconductor device
JPS5963761A (en) Overvoltage protective integrated transistor
JPS6059772A (en) Semiconductor light emitting device
JP2000114659A (en) System for measuring optical output from light emitting element, and circuit used therefor
JPH065911A (en) Optically coupled pnpn switch

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20031125

Free format text: JAPANESE INTERMEDIATE CODE: A712

A977 Report on retrieval

Effective date: 20040810

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040831

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041029

A131 Notification of reasons for refusal

Effective date: 20050920

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20051121

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20060509

Free format text: JAPANESE INTERMEDIATE CODE: A02