JPS5857748A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS5857748A JPS5857748A JP56157153A JP15715381A JPS5857748A JP S5857748 A JPS5857748 A JP S5857748A JP 56157153 A JP56157153 A JP 56157153A JP 15715381 A JP15715381 A JP 15715381A JP S5857748 A JPS5857748 A JP S5857748A
- Authority
- JP
- Japan
- Prior art keywords
- photothyristor
- hfe
- gate
- improved
- photo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 206010034972 Photosensitivity reaction Diseases 0.000 abstract description 7
- 230000036211 photosensitivity Effects 0.000 abstract description 7
- 238000006073 displacement reaction Methods 0.000 abstract description 5
- 230000004044 response Effects 0.000 abstract description 4
- 230000001052 transient effect Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 238000000137 annealing Methods 0.000 abstract 1
- 230000001934 delay Effects 0.000 abstract 1
- 239000012299 nitrogen atmosphere Substances 0.000 abstract 1
- 230000003014 reinforcing effect Effects 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010010071 Coma Diseases 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 238000003958 fumigation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Thyristors (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、ホトサイリスタに関し、特に発光ダイオード
と組み合せて光結合半導体装置として用いられるホトサ
イリスタに関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a photothyristor, and more particularly to a photothyristor used as an optically coupled semiconductor device in combination with a light emitting diode.
第１図に示すように、入力側に発光ダイオードＧＬ、出
力側にホトサイリスタＰＴを用いて、ワンパッケージ１
こしたホトサイリスタカプラが実用化されている。この
ようなホトサイリスタカプラは電磁リレーＩこ比べて、
■入出力間の絶縁性が極めて良い、■動作連関が早い、
■寿命が長い、■ノイズの発生が少ない、■外部磁界の
影響がない、■小型である等の長所があり、各種機器の
電子回路化が進むにつれて、信号伝運系のアイソレーシ
ョンやＡＣコントロール等、広い分野で利用されている
。As shown in Fig. 1, one package 1 uses a light emitting diode GL on the input side and a photothyristor PT on the output side.
This photothyristor coupler has been put into practical use. This kind of photothyristor coupler is compared to electromagnetic relay I.
■Extremely good insulation between input and output, ■Fast operation connection,
It has the advantages of ■long life, ■low noise generation, ■no influence from external magnetic fields, and ■small size. etc., are used in a wide range of fields.
しかし、ホトサイリスタのアノードＡ＃カソードに間〔
こ急峻な電圧が印加されると、ホトサイリスタ本来のブ
レークオーバー電圧よりも低い電圧でオン状態になる。However, between the anode A# cathode of the photothyristor [
When this steep voltage is applied, the photothyristor turns on at a voltage lower than its original breakover voltage.
この現象は急峻な立上り電圧（ｄｖ／ｄ、）が印加され
ると、第２図のホトサイリスタ等価回路図に示すように
容量Ｃｏ（接合容量等）を通して、次式で示す変位電流
が流れることによる。This phenomenon is caused by the fact that when a steep rising voltage (dv/d) is applied, a displacement current expressed by the following equation flows through the capacitance Co (junction capacitance, etc.) as shown in the photothyristor equivalent circuit diagram in Figure 2. by.
＋ ｎ ＝ ’ Ｑ／ｄｔ ＝ ” ” ）／＝ｃ−ｄ
Ｖ／＋ ｖ ’ Ｑ ｔ ・・・＋ｔ＋ｄｔ
ｄｔ
ここて、Ｃ，ニ一定と仮定すると、Ｃ１）式は更に次の
ようになる。+ n = ' Q/dt = "" )/=c-d
V/+ v' Q t...+t+dt
dt Here, assuming that C and D are constant, the formula C1) becomes further as follows.
１Ｄ＝ｃｏ ／ｄｔ ・・・τ２）
この結果 ｄｖ／ｄ、の値が大きいとサイリスタはオン
状態となる。このような現象を起こびない最大の立上り
電圧（”７．）、ｍを臨界オフ電圧上昇率という。1D=co/dt...τ2) As a result, when the value of dv/d is large, the thyristor is turned on. The maximum rising voltage ("7.") at which such a phenomenon does not occur, m is called the critical off-voltage rise rate.
そこで実際にホトサイリスタカプラを使用する場合には
、第３図に示すように、ホトサイリスタのゲートＰＧと
カソードにの間に、抵抗Ｒ６とコンデンサＣ６を接続し
、急峻な電圧が印加びれた場合の誤動作を防止している
。ところで、実際の使用上、抵抗、コンデンサを外付け
することは取付場所、コストアップの点より大変不便で
ある。Therefore, when actually using a photothyristor coupler, as shown in Figure 3, a resistor R6 and a capacitor C6 are connected between the gate PG and the cathode of the photothyristor, and when a steep voltage is applied. This prevents malfunction. However, in actual use, externally attaching resistors and capacitors is very inconvenient in terms of installation location and increased cost.
本発明は、上記従来のホトサイリスタカプラにおける問
題点に鑑みてなされたもので、外付部品の不用なホトサ
イリスタカプラに関するものである。The present invention was made in view of the problems with the conventional photothyristor couplers described above, and relates to a photothyristor coupler that does not require external components.
ホトサイリスタの急峻な立上り電圧による誤動−■止の
改善方法については、種々報告されてしする。その結果
、ホトサイリスタの（ｄ Ｖ／ 、 ’） Ｍ値を大き
くするには、主として次の方式が知られている。Various reports have been made regarding methods for improving the prevention of malfunctions caused by steep rising voltages of photothyristors. As a result, the following methods are mainly known for increasing the (dV/,')M value of a photothyristor.
（１） ＰＮＰ）ランリスタのｈＰＥを小さくする。(1) PNP) Reduce the hPE of the run lister.
【２） ゲート抵抗Ｒ６を小びくする。[2] Decrease the gate resistance R6.
Ｖ
しかし、上記の方法によって（／、）Ｍ値を大きくした
場合、最小トリが電流！１．が大きくなり、実用上問題
である。そこで、（ｄｖ／）ｔ Ｍ
と１２．を同時に解決するために、次の２つの方式が提
案でれている。V However, when the (/,) M value is increased using the above method, the minimum value is current! 1. becomes large, which is a practical problem. Therefore, (dv/)t M and 12. The following two methods have been proposed to simultaneously solve the problems.
（３： ゲート抵抗をトランジスタで制御する方式こ
の方式は第７図に示すようにホトサイリスタＰＴにトラ
ンジスタＱ１及びＱ２を更に付加した構成よりなり、急
峻な電圧を印加した場合、変位電流の一部はトランジス
タＱｌ のベースに印加σれ、トランジスタＱ１ をオ
ンとし、 ６．値を上げる。光を照射した時はホトト
ランジスタＱ２をオンとし、トランジスタＱ、はオフと
なり、■１．は小さく保てる。しかし、上記回路を／チ
１化する憂こは誘電分離技術が必要で、工程が複雑にな
るという欠点がある。(3: Method of controlling gate resistance with transistors This method consists of a photothyristor PT with transistors Q1 and Q2 added as shown in Fig. 7. When a steep voltage is applied, part of the displacement current is applied to the base of transistor Ql, turns on transistor Q1, and increases the value of 6. When light is irradiated, phototransistor Q2 is turned on, transistor Q is turned off, and 1. can be kept small.However, However, the disadvantage of converting the above circuit into a single chip is that dielectric isolation technology is required and the process becomes complicated.
（４） ゲート抵抗をＭＯＳＦＥＴで制御する方式こ
の方式は第５図に示す構成よりなり、この回路例ではト
ランジスタ（ｈ 、Ｑ３からなるホトサイリスタとトラ
ンジスタＱ２ 、Ｑａからなるホトサイリスタが逆並列
に一組の接続されている。動作原理は次のとおりである
。(4) Method of controlling gate resistance with MOSFET This method has the configuration shown in Figure 5. In this circuit example, a photothyristor consisting of a transistor (h), Q3, and a photothyristor consisting of a transistor Q2, Qa are arranged in antiparallel. The pair is connected.The working principle is as follows.
今、トランジスタＱｓ 、Ｑｘよりなるホトサイリスタ
を考える。ホトサイリスタＱｌ 、Ｑｓのゲート抵抗Ｒ
６１に並列にＭＯ５ＦＥＴＱｓを接続しＭＯＳ ＦＥＴ
Ｑ６のゲート電位をトランジスタＱ３のベースに接続
している。このためホトサイリスタＱ、、Ｑｌのアノー
ド電位がＭＯ８ＦＥＴＱ６のしきい値電圧ＶＴを越える
とＭＯ５ＦＥＴＱｇがオン状態となり、ホトサイリスタ
のゲート抵抗を小さくする。いわゆる零交差機能をもち
、アノード電位がしきい値電圧ｖＴを越えるとホトサイ
リスタがオンしにくくなり、実質的に ／ｄｔが高くな
る。この方式はＭＯ８ＦＥＴＱｓのゲートに敗戦の高電
圧が印加されることになり、高電圧に耐え得る素子構造
とするために作成時に特別な工程が必要となる。Now, consider a photothyristor consisting of transistors Qs and Qx. Gate resistance R of photothyristor Ql, Qs
Connect MO5FETQs in parallel to 61 to create MOS FET
The gate potential of Q6 is connected to the base of transistor Q3. Therefore, when the anode potential of the photothyristors Q, Ql exceeds the threshold voltage VT of the MO8FETQ6, the MO5FETQg is turned on, reducing the gate resistance of the photothyristor. It has a so-called zero-crossing function, and when the anode potential exceeds the threshold voltage vT, the photothyristor becomes difficult to turn on, and /dt substantially increases. In this method, a high voltage is applied to the gate of MO8FETQs, and a special process is required at the time of fabrication to create an element structure that can withstand high voltage.
そこで本発明は複雑な工程を用いずに（４）Ｍを改善す
る方法を提案する。Therefore, the present invention proposes a method for improving (4) M without using complicated steps.
上記目的はラテラル型（横型）ホトサイリスタにおいて
、熱処理、裏面処理等によりＰＮＰ トランジスタのｈ
ｐｗ及び光感度を大きくシ、かつ、ゲート抵抗を小さく
し、更にゲート抵抗をホトサイリスタと同一チップに作
り込むことにより達成できる。以下、本発明を実施例を
用いて説明する。The above purpose is to improve the h of PNP transistor by heat treatment, back surface treatment, etc.
This can be achieved by increasing the pw and photosensitivity, decreasing the gate resistance, and further fabricating the gate resistance on the same chip as the photothyristor. The present invention will be explained below using examples.
第ｇ図は本発明によるラテラル型ホトサイリスタの構造
である。／はＮ型半導体基板で通常−θ〜３； ０ｎｃ
−ｒの比抵抗で２０θ〜グθＯμの厚さをもったシリコ
ンを用いる。コ、３は上記Ｎ型基板／の所定の場所にＰ
型不純物であるボロンをｊ〜Ｚ０μ拡散形成したもので
、拡散深さは耐圧。FIG. g shows the structure of a lateral type photothyristor according to the present invention. / is an N-type semiconductor substrate, usually -θ~3; 0nc
Silicon having a specific resistance of −r and a thickness of 20θ to θOμ is used. 3 is a P
Boron, which is a type impurity, is diffused to a depth of J~Z0μ, and the diffusion depth is withstand voltage.
ｈＦＥ等により変化させる。コはアノード、３はゲート
として形成されている。次にグはゲート３の中にＮ型不
純物リンを拡散し、カソードを形成（メ０拡散深さはゲ
ート３の拡散深さにより変化し、コ〜、２０μ程度であ
る。半導体基板／上のＪ゛は絶縁膜で、一般的にはＳ
ｉ ０２が用いられる。Change with hFE etc. 7 is formed as an anode, and 3 is formed as a gate. Next, the gate diffuses N-type impurity phosphorus into the gate 3 to form a cathode (the diffusion depth varies depending on the diffusion depth of the gate 3, and is approximately 20μ). J゛ is an insulating film, generally S
i02 is used.
上記領域−１３，グの夫々に設けられたｔ、７ｇはアノ
ード電極、ゲート電極、カソード電極であり、一般的薔
こはＡノが用いられる。The t and 7g provided in the regions -13 and -7 are an anode electrode, a gate electrode, and a cathode electrode, respectively, and a general electrode A is used.
断面構造は上述のように従来の横型ホトサイリスタと同
じ構造をもつが、（／、）ッを大きくするためこの実施
例によるホトサイリスタは、ホトサイリスタに含まれる
ＰＮＰ トランジスタのｈＰＥを大きく且つゲート抵抗
を小さくしたものである。即ちこのようなｈＦＥ及びゲ
ート抵抗の特性は通常トランジスタのベース領域のライ
フタイムを大きくすることによって得られ、熱処理を施
こすことによって特性が得られる。As mentioned above, the cross-sectional structure is the same as that of the conventional horizontal photothyristor, but in order to increase the It is a smaller version of . That is, such hFE and gate resistance characteristics are usually obtained by increasing the lifetime of the base region of the transistor, and are obtained by performing heat treatment.
７例として、カソード領域グの拡散終了後り００℃Ｎ２
中にて熱処理すると、ＰＮＰトランジスタのｈＰＥはｉ
、５−．２倍改善される。この場合一般のホトサイリス
タは表面を５ｉ０２で保護されており、酸素雰囲気中で
熱処理すると他方のＮＰＮ）ランリスタのｈＰＥは大幅
に劣化する。7 As an example, after the completion of diffusion of the cathode region 00℃N2
When heat treated inside, the hPE of the PNP transistor becomes i
, 5-. Improved by 2 times. In this case, the surface of the general photothyristor is protected by 5i02, and when it is heat-treated in an oxygen atmosphere, the hPE of the other NPN) run thyristor deteriorates significantly.
従−て、５ｉ０２膜を一度剥離する等、別の工程追加が
必要である。ｈＦＥを大きくするために無転位拡散技術
、不純物濃度の最適化等いかなる方法を用いてもよい。Therefore, it is necessary to add another process such as once removing the 5i02 film. Any method such as dislocation-free diffusion technology or optimization of impurity concentration may be used to increase hFE.
又、受光素子等に適用されている如くウェハーの裏面に
リン処理を行うと、ＰＮＰトランジスタの５０は１．５
％、２．．５倍と大きくなる。さらにこの処理は光感度
を、、２０〜３θ％ｕｐできる。。Also, if phosphorus treatment is applied to the back side of the wafer as applied to light-receiving elements, 50 of the PNP transistor becomes 1.5.
%, 2. ．． It becomes 5 times larger. Furthermore, this treatment can increase the photosensitivity by 20 to 3θ%. .
上記熱処理、裏面処理等によって、ＰＮＰトランジスタ
のｈＦＥを変化させたホトサイリスタを第１図に示す如
く光結合した装置において、ホトサイリスタをオフから
オン状態へ移行させるに必要な発光ダイオードの順方向
電流の最小値（最小トリガ電流： ＩＦＴ）と臨界オフ
暇圧上昇率 ’ｄｔの関係を第Ｚ図ζこ示す。In a device in which a photothyristor whose hFE of a PNP transistor has been changed by the above heat treatment, back surface treatment, etc. is optically coupled as shown in Fig. 1, the forward current of the light emitting diode required to shift the photothyristor from the off state to the on state. The relationship between the minimum value of (minimum trigger current: IFT) and the critical off-time pressure increase rate 'dt is shown in Figure Z.
図中に示すｈＰＨの値はそれぞれの素子において、ｖｏ
ＥをｊＶに設定してコレクタ電流を変化した。場合のｈ
ＰＥのピークの値を示す。The value of hPH shown in the figure is vo
The collector current was varied by setting E to jV. case h
The PE peak value is shown.
第２図の直線Ａはゲート抵抗Ｒ６を６／にΩに固定、（
Ｎ Ｐ Ｎ ｌ−ランジス、りのｈＦＥも固定）した場
合に、ＰＮＰ ）ランジ不夕のｈＦＥを０２゜０．５．
１０．．２に順次変化させたときの■ＦＥと（ｄ′／ｄ
ｔ）Ｍとの関係を示す。直線Ａは比較的緩やかな勾配を
もち、ＩＦＴに対する（ ４ｔ）Ｍの変化が小さいこと
を示す。Straight line A in Fig. 2 shows that the gate resistance R6 is fixed to 6/Ω and (
N P N l- If the hFE of the lungis is also fixed), the hFE of the PNP) lungis is set to 02°0.5.
10. ．． ■FE and (d'/d
t) Show the relationship with M. Straight line A has a relatively gentle slope, indicating that the change in (4t)M with respect to IFT is small.
次にＰＮＰ トランジスタのｈＦＥを一定（ＮＰＮトラ
ンジスタのｈＦＥも一定）Ｇこ叫、ゲート抵抗Ｒｏを変
化させた場合のＩＦＴと（４ｔ）Ｍとの関係を直線Ｂ２
に示す。直線Ｂ２はＰＮＰＩ−ランリスタの”ｐｇを−
に設定した場合で、従って直線Ａ上のり、８＝コの点を
通る直線となる。Next, the relationship between IFT and (4t)M when the hFE of the PNP transistor is constant (the hFE of the NPN transistor is also constant) and the gate resistance Ro is changed is expressed by the straight line B2.
Shown below. The straight line B2 is the “pg” of the PNPI-run lister.
In this case, the line goes up the straight line A and passes through the point 8=ko.
ｈＰＥを７．０．０．５．θコと変化させた場合憂こは
直線Ａ上の各ｈＰＨの点を通って直線Ｂ−２とほぼ平行
な直線で表わす変化を示す。直線Ｂ２から判るようにゲ
ート抵抗を変化させた場合Ｊ ■ＰＨに対して（４）
Ｍ燻化が非常に大きい。hPE to 7.0.0.5. When the value is changed to θ, the change is represented by a straight line that passes through each hPH point on the straight line A and is almost parallel to the straight line B-2. As can be seen from straight line B2, when the gate resistance is changed, J ■For PH (4)
M fumigation is very large.
今ホトサイリスタのＰＮＰ）ランリスタがｈＦＥに
−２に設定されているとすると、発光ダイオードの最小
トリガ電流！−ＦＴがＪｍＡである場合、従田子では（
／ｄｔ）Ｍは”’ｐ ｓ ｅ ｃであるが本発明によれ
ば直線Ｂ２から／ ／ ＯＶ／ｐ ｓｅｃとなり７２倍
の改善が得られる。ｌ、Ｔ＝＝／θｍＡに対しては７２
倍も（４）〜を大きくすることができる。ＰＮＰ Ｉ−
ランリスタのｈＦＥが更（こ大きくなると効果は更ｔこ
一層顕著になる。Now assuming that the photothyristor PNP) run ristor is set to hFE -2, the minimum trigger current of the light emitting diode! -If FT is JmA, then in Yodako (
/dt) M is "' p sec, but according to the present invention, it becomes / / OV/p sec from the straight line B2, which is an improvement of 72 times. For l, T==/θmA, it is 72
It is also possible to increase (4). PNP I-
As the hFE of Lanryster becomes larger, the effect becomes even more pronounced.
従来のラテラル型ホトサイリスタでは
ｈＰＥ”θθ３〜θＪ 、 Ｒｏ＝、５０〜／θθにΩ
程度で使用きれているが、本発明番こおいては上述のよ
う番こｈＦＢが大きく、Ｒｏが小さい方が望ましい。In the conventional lateral type photothyristor, hPE"θθ3~θJ, Ro=,50~/θθΩ
However, in the case of the present invention, it is desirable that the number hFB be large and Ro be small as described above.
本発明によるｄＸｔ値の大幅な改善は、以下のよう（こ
説明きれる。The significant improvement in the dXt value according to the present invention can be explained as follows.
まず、ホトサイリスタ（こ右いて、ＰＮＰトランジスタ
部分の応答を考える。トランジスタの応答は次式で表わ
される。First, consider the response of the PNP transistor portion of the photothyristor. The response of the transistor is expressed by the following equation.
ｔＰＮＰ：ｈＦＥ ｘｔＤ −・−１３１ｔＤはＰ
ＮＰ ｌ−ランリスタの構造等により決定される値であ
る。一般的にｈＰＥを大きくすると、”応答は遅くなり
、急峻な信号に追随できなくなる。tPNP: hFE xtD −・−131tD is P
This is a value determined by the structure of the NP l-run lister. In general, when hPE is increased, the response becomes slower and cannot follow steep signals.
次にゲート抵抗の効果を考えに０第ｒ図の等価回路にお
いてホトサイリスタのゲートＰＧ、カソードに間にゲー
ト抵抗Ｒ６を接続した場合を考える。上記式ｆｉｌ 、
Ｃ＋に基づく変位電流は、まずゲート抵抗Ｒ６に流れ
、ゲートの電位は次式となる。Next, considering the effect of the gate resistance, consider the case where a gate resistance R6 is connected between the gate PG and the cathode of the photothyristor in the equivalent circuit shown in FIG. The above formula fil,
The displacement current based on C+ first flows through the gate resistor R6, and the potential of the gate is expressed by the following equation.
Ｖ ａ ＝ｉ ＤＲｏＬ９ＣＲｏｄｖ４ ”’ （４
１上記Ｖ。の値がサイリスタの活性電圧Ｖ。Ｂ以上にな
ると、サイリスタはオン状態となる。そこてゲート抵抗
Ｒ６を小さくすると臨界オフ電圧上昇率は大きくなる。V a =i DRoL9CRodv4 ”' (4
1 V above. The value of is the activation voltage V of the thyristor. When the voltage exceeds B, the thyristor is turned on. Therefore, if the gate resistance R6 is made smaller, the rate of increase in the critical off-voltage increases.
ところで、 ４．による変位電流は過渡現象である。こ
のため上記一つの効果は相乗効果が期待できる。このよ
うにＰＮＰ）ランリスタのｈＰＥを大きくし、かつゲー
ト抵抗を小さくすることにより、 ４．値を大幅に改善
できる。By the way, 4. The displacement current due to is a transient phenomenon. Therefore, the above one effect can be expected to have a synergistic effect. In this way, by increasing the hPE of the PNP (PNP) run lister and decreasing the gate resistance, 4. value can be significantly improved.
又、ＰＮＰ）ランリスタのり、Ｅを大きくする方法は一
般に光感度を大きくする効果を伴う。このためＩ を
小さくする効果があり、 ４値Ｔ
の改善効果をでらに高める。一般的に上述のように２０
θ℃にてＮ２中Ｃごてアニールすると光感度は約２０〜
３０％改善される。Furthermore, the method of increasing the PNP (PNP) run lister value and E generally has the effect of increasing the photosensitivity. Therefore, there is an effect of reducing I, and the effect of improving the 4-value T is increased. Generally 20 as mentioned above
When annealed with a C iron in N2 at θ℃, the photosensitivity is about 20 ~
Improved by 30%.
でらに、ゲート抵抗ＰＧは容易にホトサイリスタと／チ
ップ化できる。第２図に一例を示す。２は半導体基板／
の中にＰ型不純物ボ“ロンを拡散して作成する抵抗てあ
り、抵抗の一端はゲート部３と重ねて作成し、他方は電
極１０によりウソード電極♂と接続する。Furthermore, the gate resistor PG can be easily formed into a photothyristor/chip. An example is shown in FIG. 2 is a semiconductor substrate/
A resistor is formed by diffusing P-type impurity boron into the resistor, and one end of the resistor is formed overlapping the gate portion 3, and the other end is connected to the cathode electrode ♂ by an electrode 10.
同一抵抗値のものを使用して外付抵抗と抵抗内蔵した場
合を比較すると、抵抗内蔵の方がｄＶ／ｄｔ値は２〜３
倍大きくなる。これは”６ｔの過渡現象は分布関数とし
て考える必要があり、ゲート抵抗をホトサイリスタに近
づけて設置することの必要性を意味する。この効果によ
り、本発明はざらに改善できる。Comparing an external resistor and a built-in resistor using the same resistance value, the built-in resistor has a dV/dt value of 2 to 3
Become twice as large. This means that it is necessary to consider the 6t transient phenomenon as a distribution function, and it is necessary to place the gate resistor close to the photothyristor. This effect allows the present invention to be significantly improved.
ところで一チップ化した場合、発光ダイオードによる光
照射により半導体中に電子・正孔が発生し、伝達度変調
薔こよ１てゲート抵抗値が変化する。By the way, when integrated into a single chip, electrons and holes are generated in the semiconductor by light irradiation from a light emitting diode, and the gate resistance value changes due to the conductivity modulation.
−例きして、ゲート抵抗Ｒ６＝ｊＯＫΩの場合発光ダイ
オードに１０ｍＡ流すと、抵抗値は約％に変化する。こ
のため、’ＦＴが大きくなる。しが１本発明によればゲ
ート抵抗を大幅に小びくてき実質上抵抗変化は無視でき
る。又、抵抗値を小さくできるため、チップ面積も小ざ
くできる。-For example, when gate resistance R6=jOKΩ, when 10 mA is applied to the light emitting diode, the resistance value changes by about %. Therefore, 'FT becomes large. However, according to the present invention, the gate resistance can be significantly reduced and the change in resistance can be virtually ignored. Furthermore, since the resistance value can be reduced, the chip area can also be reduced.
又、第２図において、／／ｊこ示すように抵抗部分２を
Ａノでカバーすると、光によるゲート抵抗の変化はさら
に小でくなる。Also, in FIG. 2, if the resistive portion 2 is covered with A as shown in FIG. 2, the change in gate resistance due to light will be further reduced.
以上の説明のように本発明によりラテラル型ホトサイリ
スタの ４．値を非常に大きくでき、外部部分の不要な
ホトサイリスタカプラを作ることができる。As explained above, the present invention provides a lateral type photothyristor.4. The value can be made very large, making it possible to create photothyristor couplers that do not require external parts.
亦、実施例はホトサイリスタ７個について説明したが、
逆並列接続／チップ昏こも適用できる。In addition, although the embodiment described seven photothyristors,
Anti-parallel connection/chip coma can also be applied.
又、ホトサイリスタに必らず一般のサイリスタにも適用
できる。Moreover, it is applicable not only to photothyristors but also to general thyristors.
第１図は光結合されたホトサイリスタを示す図、第一図
はホトサイリスタの等価回路図、第３図は従来の改良型
光結合ホトサイリスタを示す図ｉ第グ図及び第５図は従
来の他の改良型ホトサイリスタの等価回路図、第２図は
本発明（こよる横型ホトサイリスタの断面図、第７図は
本発明によるホトサイリスタの動作を説明するための（
ｄｖ／ｄ、）−■ＰＴの関係を示す特性図、第２図は本
発明によるホトサイリスタの動作を説明するための等価
回路図、第２図は本発明による他の実施例の断面図であ
る。
ＧＬ：発光ダイオード、 ＰＴ：ホトサイリスタ、
ＲＧ ：ゲート抵抗。
代理人 弁理士 福 士 愛 彦
第１図 第２図
第３図
第。図 第５ｓ
第６図Fig. 1 is a diagram showing an optically coupled photothyristor, Fig. 1 is an equivalent circuit diagram of the photothyristor, Fig. 3 is a diagram showing a conventional improved optically coupled photothyristor, and Fig. 5 is a conventional one. FIG. 2 is a sectional view of a horizontal photothyristor according to the present invention, and FIG. 7 is an equivalent circuit diagram of another improved photothyristor according to the present invention.
dv/d, ) - ■PT. Figure 2 is an equivalent circuit diagram for explaining the operation of the photothyristor according to the present invention. Figure 2 is a sectional view of another embodiment according to the present invention. be. GL: Light emitting diode, PT: Photothyristor,
RG: Gate resistance. Agent Patent Attorney Aihiko Fukushi Figure 1 Figure 2 Figure 3. Figure 5s Figure 6
Claims (1)
ホトサイリスタに含まれるＰＮＰ）ランリスタのｈＦＥ
を大きくし、且つゲート抵抗を小さくして、臨界オフ電
圧上昇率を改善したことを特徴とする半導体装置。 ２、前記ホトサイリスタは半導体基板の裏面にリン拡散
層を備え名ことによってＰＮＰＩ−ランリスタのｈＦＥ
の増大が図られてなる特許請求の範囲第１項記載の半導
体装置。 ３、前記ゲート抵抗は、ホトサイリスタ本体と同一半導
体基板に一体に形成でれてなる特許請求の範囲第１項記
載の半導体装置。[Claims] 1. In a 4v photothyristor made of PNPN,
PNP contained in photothyristor) hFE of lanristor
1. A semiconductor device characterized in that the rate of increase in critical off-voltage is improved by increasing the gate resistance and decreasing the gate resistance. 2. The photothyristor has a phosphorus diffusion layer on the back surface of the semiconductor substrate, and is known as a PNPI-run ristor hFE.
2. A semiconductor device according to claim 1, wherein the semiconductor device is designed to increase the number of pixels. 3. The semiconductor device according to claim 1, wherein the gate resistor is integrally formed on the same semiconductor substrate as the photothyristor body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157153A JPS5857748A (en) | 1981-09-30 | 1981-09-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157153A JPS5857748A (en) | 1981-09-30 | 1981-09-30 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5857748A true JPS5857748A (en) | 1983-04-06 |
| JPH0337746B2 JPH0337746B2 (en) | 1991-06-06 |
Family
ID=15643333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56157153A Granted JPS5857748A (en) | 1981-09-30 | 1981-09-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857748A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140160A (en) * | 1982-02-15 | 1983-08-19 | Sharp Corp | Semiconductor device |
| US5424563A (en) * | 1993-12-27 | 1995-06-13 | Harris Corporation | Apparatus and method for increasing breakdown voltage ruggedness in semiconductor devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5383471A (en) * | 1976-12-28 | 1978-07-22 | Mitsubishi Electric Corp | Semiconductor switching device |
| JPS5565461A (en) * | 1978-11-10 | 1980-05-16 | Oki Electric Ind Co Ltd | Semiconductor switch |
-
1981
- 1981-09-30 JP JP56157153A patent/JPS5857748A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5383471A (en) * | 1976-12-28 | 1978-07-22 | Mitsubishi Electric Corp | Semiconductor switching device |
| JPS5565461A (en) * | 1978-11-10 | 1980-05-16 | Oki Electric Ind Co Ltd | Semiconductor switch |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140160A (en) * | 1982-02-15 | 1983-08-19 | Sharp Corp | Semiconductor device |
| JPH0547989B2 (en) * | 1982-02-15 | 1993-07-20 | Sharp Kk | |
| US5424563A (en) * | 1993-12-27 | 1995-06-13 | Harris Corporation | Apparatus and method for increasing breakdown voltage ruggedness in semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0337746B2 (en) | 1991-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS632370A (en) | Semiconductor device | |
| KR920010314B1 (en) | Semiconductor device | |
| JPS62115765A (en) | Semiconductor device | |
| JPH01759A (en) | Bidirectional control rectifier semiconductor device | |
| JPH0262966B2 (en) | ||
| JPH0470786B2 (en) | ||
| KR920003012B1 (en) | Bidirection control rectificatton semiconductor devices | |
| JPS5857748A (en) | Semiconductor device | |
| KR100435807B1 (en) | Semiconductor controlled rectifier for use in electrostatic discharge protecting circuit | |
| JPH04280670A (en) | Gate voltage clamp type semiconductor device | |
| JPS5889872A (en) | Junction type field effect semiconductor device | |
| JPH02130868A (en) | Semiconductor device | |
| JP2633585B2 (en) | Semiconductor device | |
| US20050045908A1 (en) | Photothyristor device, bidirectional photothyristor device and electronic apparatus | |
| JPS58140161A (en) | Semiconductor device | |
| US5686857A (en) | Zero-crossing triac and method | |
| JPS60140921A (en) | Control circuit for thyristor | |
| US4349751A (en) | Control circuitry using a pull-down transistor for high voltage solid-state switches | |
| JPH0547989B2 (en) | ||
| JPH0337745B2 (en) | ||
| JP2005268377A (en) | Bidirectional photo-thyristor chip, optical ignition coupler, and solid-state relay | |
| JPS6122870B2 (en) | ||
| JPH10107168A (en) | Semiconductor integrated circuit | |
| JPH0551187B2 (en) | ||
| JP3130219B2 (en) | Semiconductor device |