JP2005268377A - Bidirectional photo-thyristor chip, optical ignition coupler, and solid-state relay - Google Patents
Bidirectional photo-thyristor chip, optical ignition coupler, and solid-state relay Download PDFInfo
- Publication number
- JP2005268377A JP2005268377A JP2004075900A JP2004075900A JP2005268377A JP 2005268377 A JP2005268377 A JP 2005268377A JP 2004075900 A JP2004075900 A JP 2004075900A JP 2004075900 A JP2004075900 A JP 2004075900A JP 2005268377 A JP2005268377 A JP 2005268377A
- Authority
- JP
- Japan
- Prior art keywords
- photothyristor
- diffusion layer
- chip
- bidirectional
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、双方向フォトサイリスタチップ、それを用いた点弧型カプラ、および、点弧型カプラを用いたソリッドステートリレー(以下、SSRと略称する)に関する。 The present invention relates to a bidirectional photothyristor chip, an ignition coupler using the chip, and a solid state relay (hereinafter abbreviated as SSR) using the ignition coupler.
従来より、図23〜図25に示すような構造の双方向フォトサイリスタがある。尚、図23は平面図であり、図24は図23におけるA‐A'矢視断面図であり、図25は等価回路図である。この双方向フォトサイリスタ4は、例えばN型シリコン基板1の上に形成された、CH(チャネル)1のフォトサイリスタとCH2のフォトサイリスタとで構成されている。このような双方向サイリスタ4は、光照射によってゲートトリガ信号を与えてSSRのオン・オフを制御する光点弧カプラ用として広く用いられている。
Conventionally, there is a bidirectional photothyristor having a structure as shown in FIGS. 23 is a plan view, FIG. 24 is a cross-sectional view taken along the line AA ′ in FIG. 23, and FIG. 25 is an equivalent circuit diagram. The
尚、5,5'はアノード拡散領域(P型)、6,6'はPゲート拡散領域(P型)、7,7'はカソード拡散領域(N型)、8,8'はゲート抵抗、9,9'はAl電極、10はAl配線である。尚、電極T2は、Al電極9直上に形成されて、Al電極9を介してアノード拡散領域5およびカソード拡散領域7と接続されている。同様に、電極T1は、Al電極9'直上に形成されて、Al電極9'を介してアノード拡散領域5'およびカソード拡散領域7'と接続されている。そして、図中右側のアノード拡散領域5'から左側のカソード拡散領域7に向かって、図25におけるCH1のフォトサイリスタ2を構成するPNPN部が形成されている。また、図中左側のアノード拡散領域5から右側のカソード拡散領域7'に向かって、CH2のフォトサイリスタ3を構成するPNPN部が形成されている。
5, 5 'is an anode diffusion region (P type), 6, 6' is a P gate diffusion region (P type), 7, 7 'is a cathode diffusion region (N type), 8, 8' is a gate resistance, 9, 9 'are Al electrodes, and 10 is an Al wiring. The
図24は、本双方向フォトサイリスタにおけるパシベーション構造を示すN型シリコン基板1の断面図である。N型シリコン基板1上におけるAl配線10の左側のカソード拡散領域7上からAl配線10の右側のアノード拡散領域5'上にかけてSiO2膜15を形成している。さらに、このSiO2膜15上に酸素ドープ半絶縁多結晶シリコン膜16を形成し、酸素ドープ半絶縁多結晶シリコン膜16上にSiN膜17を化学気相成長法によって形成する。そして、上記左側においては、SiN膜17上からPゲート拡散領域6上にかけてAl電極9を形成して、電極T2に接続する。一方、上記右側においては、SiN膜17上からアノード拡散領域5'上にかけてAl電極9'を形成して、電極T1に接続する。さらに、SiN膜17上に、図23に示すように、本双方向フォトサイリスタの図中左側と右側とを分離するAl配線10を全幅に亙って形成し、N型シリコン基板1に接続している。こうして、酸素ドープ半絶縁多結晶シリコン膜16の両端と中央とをAl電極9,9',10に接触させ、Al電極9,9'とAl電極10との間に電位勾配を形成してSi‐SiO2界面の電界集中を緩和する。こうして、高耐圧化が有利に行えるフィールドプレート構造としている。尚、18はN+層であり、19は空乏層である。
FIG. 24 is a cross-sectional view of the N-
一般的に、交流で使用する光点弧型カプラは以下のように動作する。すなわち、図25において、電極T1‐電極T2間に素子のオン電圧(約1.5V)よりも高い交流電圧がバイアスされている条件下で、先ず、電極T1側が電極T2側よりも正電位にある場合は、LED(発光ダイオード)(図示せず)からの光信号を双方向フォトサイリスタ4が受光すると、CH1側のNPNトランジスタQ2がオン状態となる。そうすると、CH1側のPNPトランジスタQ1のベース電流が引き出されることになり、このPNPトランジスタQ1がオンする。続いて、PNPトランジスタQ1のコレクタ電流によってCH1側のNPNトランジスタQ2にベース電流が供給され、正帰還によってCH1側のPNPN部がオンして、上記電極T1から電極T2へ交流回路の負荷に応じたオン電流が流れる。その場合、CH2側では、バイアス印加の向きが逆であるからPNPN部の正帰還が起こらず、1次光電流のみが流れる。次の半サイクルで、上記電極T2側が電極T1側よりも正電位にある場合には、CH2側のPNPN部が、上述の場合と全く同様に正帰還動作してオンし、CH1側では1次光電流のみが流れる。
In general, a light ignition type coupler used in alternating current operates as follows. That is, in FIG. 25, under the condition that an AC voltage higher than the on-voltage (about 1.5 V) of the element is biased between the electrode T1 and the electrode T2, first, the electrode T1 side is more positive than the electrode T2 side. In some cases, when the
こうして、上記双方向フォトサイリスタ4は、上記LEDから光が継続的に照射されている場合にはオンする。一方、上記LEDから光がない場合には保持電流値(IHと称す)でオフする。こうして、スイッチの機能を果たすのである。尚、上述したような光点弧カプラに用いられる双方向フォトサイリスタに関する先行技術文献としては、例えば、特開平10‐242449号公報(特許文献1)等がある。
Thus, the
しかしながら、上記従来双方向フォトサイリスタには、以下のような問題がある。すなわち、光感度を上げて高感度化すると、相反する耐ノイズ特性である転流特性とdv/dt特性とが低下する。つまり、転流特性およびdv/dt特性と光感度とは所謂トレードオフの関係があり、これが双方向フォトサイリスタの性能上最も重要な設計課題となっている。ここで、dv/dt特性とは「臨界オフ電圧上昇率」のことであり、双方向フォトサイリスタがディバイスとして正常に機能するためには1000V/μs以上の臨界オフ電圧上昇率が必要である。 However, the conventional bidirectional photothyristor has the following problems. That is, when the photosensitivity is increased and the sensitivity is increased, the commutation characteristics and the dv / dt characteristics, which are contradictory noise resistance characteristics, are degraded. That is, the commutation characteristics, dv / dt characteristics, and photosensitivity have a so-called trade-off relationship, which is the most important design issue in terms of the performance of the bidirectional photothyristor. Here, the dv / dt characteristic is a “critical off voltage increase rate”, and a critical off voltage increase rate of 1000 V / μs or more is necessary for the bidirectional photothyristor to function normally as a device.
尚、上記高感度化は、使用機器から見た場合、少ない電流で制御することが出来るために、低消費電力化のメリットやマイコン等からダイレクト駆動できるメリット等があり、ユーザから強く要望される重要な特性である。 Note that the above high sensitivity has a merit of low power consumption and a direct drive from a microcomputer because it can be controlled with a small current when viewed from the device used, and is strongly demanded by users. It is an important characteristic.
ここで、上記転流特性について説明する。転流特性とは、正常動作の場合においては、図26(図23におけるA‐A'を含む全体の縦断面図)に示すように、CH1がオンしている交流の半サイクル期間中に光入射が無くなった場合は、この半サイクル期間中は上記PNPN部の電流保持特性によってオン状態が継続する。そして、図27(図23におけるアノード拡散領域5およびカソード拡散領域7'を含む全体の縦断面図)に示すごとく、次の半サイクルに移行すると、光入射が無い限りCH2はオンしない。しかしながら、スイッチングする交流回路にL負荷が存在する場合には、電極T1‐電極T2間に印加される交流電圧の位相よりもオン電圧の位相が遅れるため、CH1がオフする時点においては既に電極T1‐電極T2間には逆位相の交流電圧が印加されている。したがって、CH1がオフした時点でCH2側に急峻な立ち上がりを示す逆位相の電圧が印加されることになる。
Here, the commutation characteristics will be described. In the case of normal operation, the commutation characteristic means that light is emitted during a half cycle of alternating current in which CH1 is turned on, as shown in FIG. When there is no incidence, the ON state continues during the half cycle period due to the current holding characteristics of the PNPN section. Then, as shown in FIG. 27 (the entire longitudinal sectional view including the
そのために、上記双方向フォトサイリスタ4のN型シリコン基板1中に残存している正孔11が、消滅する前に矢印(A)に示すようにフォトサイリスタ3側のPゲート拡散領域6'へ移動して、光入射が無いにも拘わらずCH2側のNPNトランジスタQ4をオンすると共にCH2側の正帰還作用を促して、CH2がオンするという誤動作(転流失敗)を招くのである。
Therefore, the
つまり、上記「転流特性」とは、上述したような転流失敗を起こさずに制御可能な最大の動作電流値Icomを表す特性なのである。そして、高感度化する程に、この転流特性が低下するというトレードオフの相関があり、この転流特性を如何に向上させるかが、高感度化の上での課題となる。 That is, the “commutation characteristic” is a characteristic that represents the maximum operating current value Icom that can be controlled without causing the commutation failure as described above. Then, there is a trade-off correlation that the commutation characteristic is lowered as the sensitivity is increased, and how to improve the commutation characteristic is a problem in increasing the sensitivity.
ところで、上記転流失敗を防止する場合には、N型シリコン基板1中に残存している正孔11が、フォトサイリスタ2側からフォトサイリスタ3側のPゲート拡散領域6'へ移動するのを抑制すれば良い。ところが、図23〜図25に示すような構造を有する従来の双方向フォトサイリスタ4では、上述したように、そのパシベーション構造は、図24に示すように、Al電極9,9'とAl電極10との間に電位勾配を形成してSi‐SiO2界面の電界集中を緩和して、高耐圧化が有利に行えるフィールドプレート構造になっている。しかしながら、このような構造は、転流特性の改善とは直接関係はなく、フォトサイリスタ2側で生成されてN型シリコン基板1中に残存している正孔11が、フォトサイリスタ3側のPゲート拡散領域6'へ移動するのを抑制することはできないのである。
By the way, in order to prevent the commutation failure, the
次に、上記臨界オフ電圧上昇率dv/dt特性について説明する。アノード拡散領域5,5'とカソード拡散領域7,7'との間に急激な立ち上がりの電圧パルスが印加されると、光信号が無くても双方向フォトサイリスタ4がオンしてしまう誤動作が生じる。この理由は、本来光信号を受けるべきPゲート拡散領域6,6'に変位電流が流れ込み、これがトリガ電流として作用するためである。このような誤動作は、特に高温状態で生じる。つまり、上記誤動作が生じない最大の電圧上昇率が臨界オフ電圧上昇率dv/dtである。そして、この臨界オフ電圧上昇率dv/dt特性も高感度化する程低下するというトレードオフの相関がある。すなわち、このdv/dt特性を如何に向上させるかも、高感度化の上での課題となる。
そこで、この発明の課題は、光感度と、この光感度とトレードオフの関係を有する転流特性および臨界オフ電圧上昇率dv/dt特性と、の向上を図ることができる双方向フォトサイリスタチップを提供することにある。 Therefore, an object of the present invention is to provide a bidirectional photothyristor chip capable of improving the photosensitivity, the commutation characteristic having a trade-off relationship with the photosensitivity, and the critical off voltage increase rate dv / dt characteristic. It is to provide.
上記課題を解決するため、この発明は、第1導電型の基板の表面に,第2導電型の第1拡散層と上記第2導電型の第2拡散層とこの第2拡散層内に形成された上記第1導電型の第3拡散層とを含む一対のフォトサイリスタ部を設けた1つの半導体チップである双方向フォトサイリスタチップであって、上記一対のフォトサイリスタ部のうちの一方は上記半導体チップにおける一側に配置される一方,他方は上記半導体チップにおける他側に配置されており、上記一方のフォトサイリスタ部を構成する上記第1拡散層は上記他方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、上記他方のフォトサイリスタ部を構成する上記第1拡散層は上記一方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、上記一対のフォトサイリスタ部間に発生する2つのチャネルは互いに交差することなく平行であり、上記基板上における上記一対のフォトサイリスタ部を構成する2つの上記第2拡散層の間に形成されて、キャリアの移動を抑制するキャリア移動抑制領域を備えたことを特徴としている。 In order to solve the above-mentioned problems, the present invention forms a second conductive type first diffusion layer, a second conductive type second diffusion layer, and a second conductive layer on the surface of a first conductive type substrate. A bidirectional photothyristor chip, which is a semiconductor chip provided with a pair of photothyristor portions including the third diffusion layer of the first conductivity type, wherein one of the pair of photothyristor portions is the above One of the semiconductor chips is disposed on one side, the other is disposed on the other side of the semiconductor chip, and the first diffusion layer constituting the one photothyristor portion constitutes the other photothyristor portion. The first diffusion layer facing the second diffusion layer and the third diffusion layer and constituting the other photothyristor part is the second diffusion layer and the third diffusion constituting the one photothyristor part. The two channels generated between the pair of photothyristor parts are parallel to each other without crossing each other, and the two second diffusion layers constituting the pair of photothyristor parts on the substrate are It is characterized in that it is provided with a carrier movement suppression region that is formed between them and suppresses carrier movement.
上記構成によれば、印加される交流電圧の半サイクルにおいて、上記対を成す2つのチャネルのうちの一方が光信号によってオンした際に上記基板中に発生して残存していたキャリアの移動が、上記2つのフォトサイリスタ部を構成する2つの第2拡散層の間に形成されたキャリア移動抑制領域によって抑制される。その結果、次の半サイクルにおいて、上記基板中の残存キャリアが他方のチャネルを構成するフォトサイリスタ部の上記第2拡散層に移動して、光入射が無いにも拘わらず上記他方のチャネルがオンしてしまうことが防止される。したがって、転流失敗による誤動作を減少でき、転流特性が改善される。 According to the above configuration, in the half cycle of the applied AC voltage, when one of the two channels forming the pair is turned on by an optical signal, the carrier that has been generated and remained in the substrate is moved. These are suppressed by the carrier movement suppression region formed between the two second diffusion layers constituting the two photothyristor portions. As a result, in the next half cycle, the remaining carriers in the substrate move to the second diffusion layer of the photothyristor section constituting the other channel, and the other channel is turned on despite no light incidence. Is prevented. Therefore, malfunction due to commutation failure can be reduced, and commutation characteristics are improved.
ここで、上記第1導電型および第2導電型とはN型あるいはP型を指し、上記第1導電型がN型である場合には上記第2導電型はP型であり、上記第1導電型がP型である場合には上記第2導電型はN型である。 Here, the first conductivity type and the second conductivity type indicate N type or P type, and when the first conductivity type is N type, the second conductivity type is P type, and the first conductivity type When the conductivity type is P-type, the second conductivity type is N-type.
また、1実施例の双方向フォトサイリスタチップでは、上記キャリア移動抑制領域はリンがドープされた酸素ドープ半絶縁多結晶シリコン膜を含んでおり、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜はAl電極によって上記基板と電気的に接続されている。 In the bidirectional photothyristor chip of one embodiment, the carrier movement suppression region includes an oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus, and the oxygen-doped semi-insulating polycrystalline silicon doped with phosphorus. The film is electrically connected to the substrate by an Al electrode.
この実施例によれば、上記第1導電型がN型であり、上記第2導電型がP型であり、上記基板がシリコン基板である場合に、上記N型シリコン基板の表面における上記キャリア移動抑制領域のシリコン界面準位(Qss)が増大する。その結果、N型シリコン基板内の少数キャリアである正孔を上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の領域において消滅させることができ、上記正孔のライフタイムの低減を促進できる。したがって、結果として転流特性を改善することができるのである。 According to this embodiment, when the first conductivity type is N type, the second conductivity type is P type, and the substrate is a silicon substrate, the carrier movement on the surface of the N type silicon substrate. The silicon interface state (Qss) in the suppression region increases. As a result, holes which are minority carriers in the N-type silicon substrate can be eliminated in the region of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus, and the lifetime of the holes can be reduced. . As a result, the commutation characteristics can be improved.
また、1実施例の上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜を含むキャリア移動抑制領域を有する双方向フォトサイリスタチップでは、上記キャリア移動抑制領域は、さらに上記基板の表面に形成されたショートダイオードを含んでいる。 Further, in the bidirectional photothyristor chip having a carrier movement suppression region including the phosphorus-doped oxygen-doped semi-insulating polycrystalline silicon film of one embodiment, the carrier movement suppression region is further formed on the surface of the substrate. Includes a short diode.
この実施例によれば、上記N型シリコン基板内の少数キャリアである正孔が上記ショートダイオードを構成するP型拡散領域に吸収されて、上記正孔のライフタイムが低減される。したがって、上述した上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜による効果と相俟って、より確実に転流特性を改善することができる。 According to this embodiment, holes which are minority carriers in the N-type silicon substrate are absorbed by the P-type diffusion region constituting the short diode, and the lifetime of the holes is reduced. Therefore, the commutation characteristic can be improved more reliably in combination with the above-described effect of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus.
また、1実施例の上記ショートダイオードを含むキャリア移動抑制領域を有する双方向フォトサイリスタチップでは、上記ショートダイオードは、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の外径よりも小さい外径を有すると共に、一端が上記Al電極を介して上記基板と電気的に接続されている。 In the bidirectional photothyristor chip having a carrier movement suppression region including the short diode according to one embodiment, the short diode has an outer diameter smaller than the outer diameter of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus. In addition to having a diameter, one end is electrically connected to the substrate via the Al electrode.
この実施例によれば、上記N型シリコン基板の表面に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の存在に起因してシリコン界面準位Qssが増大する領域を設けることができる。したがって、上記ショートダイオードによる効果と上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜による効果とを効果的に引き出すことができる。 According to this embodiment, a region where the silicon interface state Qss increases due to the presence of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus can be provided on the surface of the N-type silicon substrate. Therefore, the effect of the short diode and the effect of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus can be effectively extracted.
また、1実施例の双方向フォトサイリスタチップでは、上記第1拡散層に電気的に接続された第1電極と上記キャリア移動抑制領域との間隔および上記第3拡散層に電気的に接続された第2電極と上記キャリア移動抑制領域との間隔のうち、何れか狭い方の間隔が、少なくとも30μmである。 In the bidirectional photothyristor chip of one embodiment, the distance between the first electrode electrically connected to the first diffusion layer and the carrier movement suppression region and the third diffusion layer are electrically connected. Among the distances between the second electrode and the carrier movement suppression region, the narrower distance is at least 30 μm.
この実施例によれば、上記キャリア移動抑制領域の構造を用いる場合に、400V以上の耐圧を得ることができる。 According to this embodiment, a withstand voltage of 400 V or more can be obtained when the structure of the carrier movement suppression region is used.
また、1実施例の上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜を含むキャリア移動抑制領域を有する双方向フォトサイリスタチップでは、上記キャリア移動抑制領域は、上記2つのチャネルの間に各チャネルと交差しないように形成されている。 Further, in the bidirectional photothyristor chip having a carrier movement suppression region including the phosphorus-doped oxygen-doped semi-insulating polycrystalline silicon film of one embodiment, the carrier movement suppression region is provided between the two channels. It is formed so as not to cross the channel.
この実施例によれば、領域面積の小さい上記キャリア移動抑制領域によって、上記基板中の残存キャリアがオフ側のチャネルを構成するフォトサイリスタ部の上記第2拡散層に移動するのを抑制して、転流特性を改善することができる。 According to this embodiment, by suppressing the carrier movement suppression region having a small area, it is possible to suppress the remaining carriers in the substrate from moving to the second diffusion layer of the photothyristor portion constituting the off-side channel, The commutation characteristics can be improved.
また、1実施例の上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜を含むキャリア移動抑制領域を有する双方向フォトサイリスタチップでは、上記キャリア移動抑制領域は、上記2つのチャネルの夫々と交差している。 In one embodiment, in the bidirectional photothyristor chip having a carrier movement suppression region including the phosphorus-doped oxygen-doped semi-insulating polycrystalline silicon film, the carrier movement suppression region intersects with each of the two channels. doing.
この実施例によれば、上記第1拡散領域と第3拡散領域との間に急激な立ち上がりの電圧パルスが印加された場合に、本来光信号を受けるべき上記第2拡散領域に変位電流が流れ込むことが、上記2つのチャネルの夫々と交差して形成されている上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜とAl電極とを含むキャリア移動抑制領域によって抑制される。その結果、光信号が無くても上記フォトサイリスタ部がオンすることが防止され、dv/dt特性を向上することができる。 According to this embodiment, when a sudden rising voltage pulse is applied between the first diffusion region and the third diffusion region, a displacement current flows into the second diffusion region that should originally receive an optical signal. This is suppressed by the carrier movement suppression region including the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus and the Al electrode formed so as to intersect with each of the two channels. As a result, even if there is no optical signal, the photothyristor section is prevented from being turned on, and the dv / dt characteristics can be improved.
また、1実施例の上記キャリア移動抑制領域が2つのチャネルの夫々と交差している双方向フォトサイリスタチップでは、上記第1拡散層に電気的に接続された第1電極と上記キャリア移動抑制領域との間隔および上記第3拡散層に電気的に接続された第2電極と上記キャリア移動抑制領域との間隔のうち、何れか狭い方の間隔が、少なくとも30μmである。 In the bidirectional photothyristor chip in which the carrier movement suppression region of one embodiment intersects with each of two channels, the first electrode electrically connected to the first diffusion layer and the carrier movement suppression region And the distance between the second electrode electrically connected to the third diffusion layer and the carrier movement suppression region, whichever is narrower is at least 30 μm.
この実施例によれば、上記2つのチャネルの夫々と交差しているキャリア移動抑制領域の構造を用いる場合に、400V以上の耐圧を得ることができる。 According to this embodiment, a withstand voltage of 400 V or more can be obtained when the structure of the carrier movement suppression region intersecting with each of the two channels is used.
また、1実施例の上記ショートダイオードを含むキャリア移動抑制領域を有する双方向フォトサイリスタチップでは、上記キャリア移動抑制領域は、上記2つのチャネルの夫々と交差している。 In the bidirectional photothyristor chip having the carrier movement suppression region including the short diode of one embodiment, the carrier movement suppression region intersects each of the two channels.
この実施例によれば、上記第1拡散領域と第3拡散領域との間に急激な立ち上がりの電圧パルスが印加された場合に、本来光信号を受けるべき上記第2拡散領域に変位電流が流れ込むことが、上記2つのチャネルの夫々と交差して形成されている上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜とAl電極とを含むキャリア移動抑制領域によって抑制される。その結果、光信号が無くても上記フォトサイリスタ部がオンすることが防止され、dv/dt特性を向上することができる。 According to this embodiment, when a sudden rising voltage pulse is applied between the first diffusion region and the third diffusion region, a displacement current flows into the second diffusion region that should originally receive an optical signal. This is suppressed by the carrier movement suppression region including the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus and the Al electrode formed so as to intersect with each of the two channels. As a result, even if there is no optical signal, the photothyristor section is prevented from being turned on, and the dv / dt characteristics can be improved.
また、1実施例の上記ショートダイオードを含むと共に上記2つのチャネルの夫々と交差しているキャリア移動抑制領域を有する双方向フォトサイリスタチップでは、上記第1拡散層に電気的に接続された第1電極と上記キャリア移動抑制領域との間隔および上記第3拡散層に電気的に接続された第2電極と上記キャリア移動抑制領域との間隔のうち、何れか狭い方の間隔が、少なくとも30μmである。 In a bidirectional photothyristor chip including the short diode of one embodiment and having a carrier movement suppression region intersecting with each of the two channels, a first electrically connected to the first diffusion layer is provided. Of the distance between the electrode and the carrier movement suppression region and the distance between the second electrode electrically connected to the third diffusion layer and the carrier movement suppression region, the smaller one is at least 30 μm. .
この実施例によれば、上記ショートダイオードを含むと共に上記2つのチャネルの夫々と交差しているキャリア移動抑制領域の構造を用いる場合に、400V以上の耐圧を得ることができる。 According to this embodiment, when the structure of the carrier movement suppression region including the short diode and intersecting with each of the two channels is used, a breakdown voltage of 400 V or more can be obtained.
また、1実施例の上記ショートダイオードを含むと共に上記2つのチャネルの夫々と交差しているキャリア移動抑制領域を有する双方向フォトサイリスタチップでは、上記ショートダイオードは、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の外径よりも小さい外径を有すると共に、一端が上記Al電極を介して上記基板と電気的に接続されている。 In a bidirectional photothyristor chip including the short diode of one embodiment and having a carrier movement suppression region intersecting with each of the two channels, the short diode includes the oxygen-doped half-doped phosphorus. The insulating polycrystalline silicon film has an outer diameter smaller than the outer diameter, and one end is electrically connected to the substrate through the Al electrode.
この実施例によれば、上記N型シリコン基板の表面に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の存在に起因してシリコン界面準位Qssが増大する領域を設けることができる。したがって、上記ショートダイオードによる効果と上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜による効果とを効果的に引き出すことができる。 According to this embodiment, a region where the silicon interface state Qss increases due to the presence of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus can be provided on the surface of the N-type silicon substrate. Therefore, the effect of the short diode and the effect of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus can be effectively extracted.
また、この発明は、第1導電型の基板の表面に,第2導電型の第1拡散層と上記第2導電型の第2拡散層とこの第2拡散層内に形成された上記第1導電型の第3拡散層とを含む一対のフォトサイリスタ部を設けた1つの半導体チップである双方向フォトサイリスタチップであって、上記一対のフォトサイリスタ部のうちの一方は上記半導体チップにおける一側に配置される一方,他方は上記半導体チップにおける他側に配置されており、上記一方のフォトサイリスタ部を構成する上記第1拡散層は,上記他方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、上記他方のフォトサイリスタ部を構成する上記第1拡散層は,上記一方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、上記一対のフォトサイリスタ部間に発生する2つのチャネルは互いに交差することなく平行であり、上記基板上であって,且つ,上記一対のフォトサイリスタ部を構成する2つの上記第1拡散層と上記基板との接合部近傍および上記一対のフォトサイリスタ部を構成する2つの上記第2拡散層と上記基板との接合部近傍に,上記チャネルと交差して形成されて,キャリアの移動を抑制するリンがドープされた酸素ドープ半絶縁多結晶シリコン膜を備えたことを特徴としている。 According to the present invention, the first conductivity type substrate is formed on the surface of the first conductivity type substrate, the second conductivity type first diffusion layer, the second conductivity type second diffusion layer, and the first diffusion layer formed in the second diffusion layer. A bidirectional photothyristor chip which is a semiconductor chip provided with a pair of photothyristor portions including a conductive type third diffusion layer, wherein one of the pair of photothyristor portions is one side of the semiconductor chip. The other diffusion layer is disposed on the other side of the semiconductor chip, and the first diffusion layer constituting the one photothyristor portion is the second diffusion layer constituting the other photothyristor portion. And the first diffusion layer that constitutes the other photothyristor portion is opposed to the second and third diffusion layers that constitute the one photothyristor portion. And Two channels generated between the pair of photothyristor parts are parallel to each other without crossing each other, and are on the substrate and the two first diffusion layers constituting the pair of photothyristor parts and the above In the vicinity of the junction with the substrate and in the vicinity of the junction between the two second diffusion layers constituting the pair of photothyristor portions and the substrate, the phosphor is formed so as to cross the channel and suppress the carrier movement. An oxygen-doped semi-insulating polycrystalline silicon film doped with is provided.
上記構成によれば、上記基板中に残存していたキャリアの次にオンすべきチャネルの上記第2拡散層への移動が、上記2つのフォトサイリスタ部を構成する2つの第2拡散層の間に形成されたリンがドープされた上記酸素ドープ半絶縁多結晶シリコン膜によって抑制される。その結果、次の半サイクルにおいて、光入射が無いにも拘わらず上記チャネルがオンしてしまうことが防止されて、転流特性が改善される。 According to the above configuration, the movement of the channel to be turned on next to the carrier remaining in the substrate to the second diffusion layer is caused between the two second diffusion layers constituting the two photothyristor portions. Suppressed by the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus. As a result, in the next half cycle, the channel is prevented from being turned on despite no light incidence, and the commutation characteristics are improved.
さらに、上記第1拡散領域と第3拡散領域との間に急激な立ち上がりの電圧パルスが印加された場合に、上記第2拡散領域に変位電流が流れ込むことが、上記2つのチャネルの夫々と交差して形成されている上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜によって抑制される。その結果、光信号が無くても上記フォトサイリスタ部がオンすることを防止でき、dv/dt特性を向上することができる。 Further, when a sudden rising voltage pulse is applied between the first diffusion region and the third diffusion region, a displacement current flows into the second diffusion region, crossing each of the two channels. This is suppressed by the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus. As a result, it is possible to prevent the photothyristor section from being turned on even without an optical signal, and to improve the dv / dt characteristics.
また、1実施例の双方向フォトサイリスタチップでは、上記対を成す2つのフォトサイリスタ部の間に、上記2つのチャネルの夫々と交差してAlによって形成されて,上記基板と電気的に接続されたAlガードリングを備えて、上記各リンがドープされた酸素ドープ半絶縁多結晶シリコン膜と上記Alガードリングとの間隔は、少なくとも30μmであることを特徴としている。 In the bidirectional photothyristor chip of one embodiment, the two photothyristor parts forming the pair are formed of Al so as to cross each of the two channels and are electrically connected to the substrate. The Al guard ring is provided, and the distance between the oxygen-doped semi-insulating polycrystalline silicon film doped with each phosphorus and the Al guard ring is at least 30 μm.
この実施例によれば、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の構造を用いる場合に、400V以上の耐圧を得ることができる。 According to this embodiment, when the structure of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus is used, a breakdown voltage of 400 V or more can be obtained.
また、この発明は、第1導電型の基板の表面に,第2導電型の第1拡散層と上記第2導電型の第2拡散層とこの第2拡散層内に形成された上記第1導電型の第3拡散層とを含む一対のフォトサイリスタ部を設けた1つの半導体チップである双方向フォトサイリスタチップであって、上記一対のフォトサイリスタ部のうちの一方は上記半導体チップにおける一側に配置される一方,他方は上記半導体チップにおける他側に配置されており、上記一方のフォトサイリスタ部を構成する上記第1拡散層は,上記他方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、上記他方のフォトサイリスタ部を構成する上記第1拡散層は,上記一方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、上記一対のフォトサイリスタ部間に発生する2つのチャネルは互いに交差することなく平行であり、上記基板上における上記一対のフォトサイリスタ部を構成する2つの上記第2拡散層の間であって,且つ,上記2つの第2拡散層と上記基板との接合部近傍の夫々に,上記2つのチャネルの間に各チャネルと交差しないように形成されて,キャリアの移動を抑制するリンがドープされた酸素ドープ半絶縁多結晶シリコン膜を備えたことを特徴としている。 According to the present invention, the first conductivity type substrate is formed on the surface of the first conductivity type substrate, the second conductivity type first diffusion layer, the second conductivity type second diffusion layer, and the first diffusion layer formed in the second diffusion layer. A bidirectional photothyristor chip which is a semiconductor chip provided with a pair of photothyristor portions including a conductive type third diffusion layer, wherein one of the pair of photothyristor portions is one side of the semiconductor chip. The other diffusion layer is disposed on the other side of the semiconductor chip, and the first diffusion layer constituting the one photothyristor portion is the second diffusion layer constituting the other photothyristor portion. And the first diffusion layer that constitutes the other photothyristor portion is opposed to the second and third diffusion layers that constitute the one photothyristor portion. And The two channels generated between the pair of photothyristor parts are parallel to each other without crossing each other, between the two second diffusion layers constituting the pair of photothyristor parts on the substrate, and , Oxygen doped with phosphorus that is formed in the vicinity of the junction between the two second diffusion layers and the substrate so as not to cross each channel between the two channels and suppresses carrier movement A doped semi-insulating polycrystalline silicon film is provided.
上記構成によれば、上記基板中に残存していたキャリアの次にオンすべきチャネルの上記第2拡散層への移動が、上記2つのフォトサイリスタ部を構成する2つの第2拡散層の間に形成されたリンがドープされた上記酸素ドープ半絶縁多結晶シリコン膜によって抑制される。その結果、次の半サイクルにおいて、光入射が無いにも拘わらず上記チャネルがオンしてしまうことが防止されて、転流特性が改善される。 According to the above configuration, the movement of the channel to be turned on next to the carrier remaining in the substrate to the second diffusion layer is caused between the two second diffusion layers constituting the two photothyristor portions. Suppressed by the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus. As a result, in the next half cycle, the channel is prevented from being turned on despite no light incidence, and the commutation characteristics are improved.
また、1実施例の双方向フォトサイリスタチップでは、上記第1拡散層に電気的に接続された第1電極と上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜との間隔および上記第3拡散層に電気的に接続された第2電極と上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜との間隔とのうち、何れか狭い方の間隔が、少なくとも30μmであり、上記2つのリンがドープされた酸素ドープ半絶縁多結晶シリコン膜における互いの間隔は、少なくとも30μmである。 In the bidirectional photothyristor chip of one embodiment, the distance between the first electrode electrically connected to the first diffusion layer and the phosphorus-doped oxygen-doped semi-insulating polycrystalline silicon film and the third Of the intervals between the second electrode electrically connected to the diffusion layer and the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus, the narrower interval is at least 30 μm, and the two The distance between each other in the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus is at least 30 μm.
この実施例によれば、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の構造を用いる場合に、400V以上の耐圧を得ることができる。 According to this embodiment, when the structure of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus is used, a breakdown voltage of 400 V or more can be obtained.
また、1実施例の双方向フォトサイリスタチップでは、上記基板上において、上記対を成すフォトサイリスタ部の夫々に関して、上記第1拡散層と上記基板との接合部近傍および上記第2拡散層と上記基板との接合部近傍を含むと共に、第1拡散層および上記第2拡散層を取り囲む環状領域に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜から成る透明ガードリングを形成している。 Further, in the bidirectional photothyristor chip of one embodiment, with respect to each of the paired photothyristor portions on the substrate, the vicinity of the junction between the first diffusion layer and the substrate, the second diffusion layer, and the above A transparent guard ring made of an oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus is formed in an annular region including the vicinity of the junction with the substrate and surrounding the first diffusion layer and the second diffusion layer.
この実施例によれば、第1拡散層および上記第2拡散層を取り囲む環状領域に透明ガードリングが形成されている。したがって、上記第1拡散層および上記第2拡散層を取り囲む領域の遮光面積を小さくでき、光感度を向上することができる。 According to this embodiment, the transparent guard ring is formed in the annular region surrounding the first diffusion layer and the second diffusion layer. Therefore, the light shielding area of the region surrounding the first diffusion layer and the second diffusion layer can be reduced, and the photosensitivity can be improved.
また、1実施例の双方向フォトサイリスタチップでは、上記対を成す各フォトサイリスタ部を構成する第2拡散層と基板との間に形成されたショットキーバリアダイオードを備えている。 In addition, the bidirectional photothyristor chip of one embodiment includes a Schottky barrier diode formed between the second diffusion layer and the substrate constituting each photothyristor portion forming the pair.
この実施例によれば、転流時において、オンしたチャネルを構成するフォトサイリスタ部の上記第2拡散層から上記N型の基板への少数キャリア(ホール)の注入が、上記ショットキーバリアダイオードによって抑制される。したがって、上記基板内の残存キャリア量が減少し、更なる転流特性の改善を図ることができる。 According to this embodiment, at the time of commutation, minority carriers (holes) are injected from the second diffusion layer of the photothyristor portion constituting the turned-on channel into the N-type substrate by the Schottky barrier diode. It is suppressed. Therefore, the amount of residual carriers in the substrate is reduced, and the commutation characteristics can be further improved.
また、1実施例の双方向フォトサイリスタチップでは、上記第1導電型はN型およびP型の何れか一方であり、上記第2導電型はN型およびP型の他方であり、上記夫々のフォトサイリスタ部において、上記第3拡散領域と第2拡散領域と基板あるいは上記第1拡散領域と基板と第2拡散領域でなるNPNトランジスタのベースとエミッタ電極との間にゲート抵抗とスイッチング素子とを並列に接続し、上記スイッチング素子の制御端子を、上記第3拡散領域と第2拡散領域と基板あるいは上記第1拡散領域と基板と第2拡散領域でなるPNPトランジスタのベースに接続している。 In the bidirectional photothyristor chip of one embodiment, the first conductivity type is one of N-type and P-type, and the second conductivity type is the other of N-type and P-type. In the photothyristor portion, a gate resistance and a switching element are provided between the base and emitter electrodes of the NPN transistor comprising the third diffusion region and the second diffusion region and the substrate or the first diffusion region, the substrate and the second diffusion region. Connected in parallel, the control terminal of the switching element is connected to the base of a PNP transistor comprising the third diffusion region and the second diffusion region and the substrate or the first diffusion region, the substrate and the second diffusion region.
この実施例によれば、上記PNPトランジスタのエミッタ電極と上記NPNトランジスタのエミッタ電極との間にバイアスされている電源電圧のゼロクロス点近傍においては、上記スイッチング素子はオフしており、上記NPNトランジスタには上記ゲート抵抗の抵抗値に応じたベース・エミッタ電圧が印加される。これに対して、上記電源電圧のゼロクロス点から離れた時間においては、上記スイッチング素子はオンするため上記NPNトランジスタのベース・エミッタ間が短絡されて、光信号を受光しても上記NPNトランジスタはオンできなくなる。 According to this embodiment, in the vicinity of the zero cross point of the power supply voltage biased between the emitter electrode of the PNP transistor and the emitter electrode of the NPN transistor, the switching element is off, and the NPN transistor Is applied with a base-emitter voltage corresponding to the resistance value of the gate resistor. On the other hand, in the time away from the zero cross point of the power supply voltage, the switching element is turned on, so that the base and emitter of the NPN transistor are short-circuited, and the NPN transistor is turned on even when receiving an optical signal. become unable.
こうして、上記電源電圧のゼロクロス点近傍のみにおいてフォトサイリスタ部をオンさせるゼロクロス機能が実現される。 Thus, a zero cross function for turning on the photothyristor section only in the vicinity of the zero cross point of the power supply voltage is realized.
また、この発明の光点弧カプラは、この発明の双方向フォトサイリスタチップと発光ダイオードとで構成されたことを特徴としている。 In addition, the light ignition coupler of the present invention is characterized by comprising the bidirectional photothyristor chip of the present invention and a light emitting diode.
上記構成によれば、転流特性を改善できる双方向フォトサイリスタチップを用いて構成されている。したがって、点流失敗がなく、誤動作の少ない光点弧カプラを提供することができる。特に、上記2つの第1拡散層と上記基板との接合部近傍および上記2つの第2拡散層と上記基板との接合部近傍に上記チャネルと交差して形成されたリンがドープされた酸素ドープ半絶縁多結晶シリコン膜を備えた双方向フォトサイリスタチップを用いて構成されている場合には、さらにdv/dt特性を向上することができ、より誤動作の少ない光点弧カプラを提供することができる。 According to the said structure, it is comprised using the bidirectional | two-way photothyristor chip which can improve a commutation characteristic. Therefore, it is possible to provide an optical ignition coupler that is free from malfunction and has few malfunctions. In particular, oxygen doping doped with phosphorus formed to intersect the channel in the vicinity of the junction between the two first diffusion layers and the substrate and in the vicinity of the junction between the two second diffusion layers and the substrate. When it is configured using a bidirectional photothyristor chip having a semi-insulating polycrystalline silicon film, it is possible to further improve the dv / dt characteristics and provide a light ignition coupler with fewer malfunctions. it can.
また、この発明のSSRは、この発明の光点弧カプラとスナバ回路とで構成されたことを特徴としている。 Further, the SSR of the present invention is characterized by comprising the light ignition coupler of the present invention and a snubber circuit.
上記構成によれば、点流失敗がなく誤動作の少ない光点弧カプラを使用しているので、誤動作の少ないSSRを提供することができる。特に、上記2つの第1拡散層と上記基板との接合部近傍および上記2つの第2拡散層と上記基板との接合部近傍に上記チャネルと交差して形成されたリンがドープされた酸素ドープ半絶縁多結晶シリコン膜を設けた双方向フォトサイリスタチップで構成された光点弧カプラを用いた場合には、上記双方向フォトサイリスタチップのdv/dt特性を向上することができ、より誤動作の少ないSSRを提供することができる。 According to the above configuration, since an optical ignition coupler that does not fail to flow and has few malfunctions is used, an SSR with few malfunctions can be provided. In particular, oxygen doping doped with phosphorus formed to intersect the channel in the vicinity of the junction between the two first diffusion layers and the substrate and in the vicinity of the junction between the two second diffusion layers and the substrate. In the case of using an optical ignition coupler composed of a bidirectional photothyristor chip provided with a semi-insulating polycrystalline silicon film, the dv / dt characteristics of the bidirectional photothyristor chip can be improved, and more malfunctions can occur. Less SSR can be provided.
以上より明らかなように、この発明の双方向フォトサイリスタチップは、基板上における対を成す2つのフォトサイリスタ部を構成する2つの上記第2拡散層の間に、キャリアの移動を抑制するキャリア移動抑制領域を備えたので、上記基板中の残存キャリアが次にオンすべきチャネルを構成するフォトサイリスタ部の上記第2拡散層に移動することを抑制できる。したがって、光入射が無いにも拘わらず上記チャネルがオンすることを防止でき、転流特性を改善することができるのである。 As is clear from the above, the bidirectional photothyristor chip according to the present invention has carrier movement that suppresses carrier movement between the two second diffusion layers constituting the two photothyristor portions forming a pair on the substrate. Since the suppression region is provided, it is possible to suppress the remaining carriers in the substrate from moving to the second diffusion layer of the photothyristor part constituting the channel to be turned on next. Therefore, it is possible to prevent the channel from being turned on in spite of no light incident, and to improve the commutation characteristics.
また、この発明の双方向フォトサイリスタチップは、基板上であって、且つ、対を成す2つのフォトサイリスタ部を構成する2つの第1拡散層と上記基板との接合部近傍および2つの第2拡散層と上記基板との接合部近傍に、チャネルと交差して、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜を備えたので、第1導電型がN型であり、第2導電型がP型であり、上記基板がシリコン基板である場合に、上記N型シリコン基板の表面における上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の領域のシリコン界面準位Qssを増大することができる。したがって、N型シリコン基板内の少数キャリアである正孔を消滅させて上記正孔のライフタイムを低減でき、転流特性を改善することができる。 Further, the bidirectional photothyristor chip of the present invention is on the substrate and in the vicinity of the junction between the two first diffusion layers constituting the two photothyristor portions forming a pair and the substrate, and the two second photothyristor chips. Since the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus is provided in the vicinity of the junction between the diffusion layer and the substrate so as to cross the channel, the first conductivity type is the N type, and the second conductivity type. Increases the silicon interface state Qss in the region of the phosphorus-doped oxygen-doped semi-insulating polycrystalline silicon film on the surface of the N-type silicon substrate when the substrate is P-type and the substrate is a silicon substrate Can do. Therefore, holes that are minority carriers in the N-type silicon substrate can be eliminated, the lifetime of the holes can be reduced, and the commutation characteristics can be improved.
さらに、上記第1拡散領域と第3拡散領域との間に電圧パルスが印加された場合に、上記第2拡散領域に変位電流が流れ込むことを抑制できる。したがって、光信号が無くても上記フォトサイリスタ部がオンするのを防止でき、dv/dt特性を向上することができる。 Furthermore, when a voltage pulse is applied between the first diffusion region and the third diffusion region, the displacement current can be prevented from flowing into the second diffusion region. Therefore, it is possible to prevent the photothyristor portion from being turned on even without an optical signal, and to improve the dv / dt characteristics.
また、この発明の双方向フォトサイリスタチップは、基板上における対を成す2つのフォトサイリスタ部を構成する2つの第2拡散層の間で、且つ、上記2つの第2拡散層と上記基板との接合部近傍の夫々に、2つのチャネルの間に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜を備えたので、第1導電型がN型であり、第2導電型がP型であり、上記基板がシリコン基板である場合に、上記N型シリコン基板の表面における上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の領域のシリコン界面準位Qssを増大することができる。したがって、N型シリコン基板内の少数キャリアである正孔を消滅させて上記正孔のライフタイムを低減でき、転流特性を改善することができる。 Further, the bidirectional photothyristor chip of the present invention is provided between two second diffusion layers constituting two photothyristor portions forming a pair on the substrate, and between the two second diffusion layers and the substrate. Since each of the vicinity of the junction is provided with an oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus between two channels, the first conductivity type is N-type and the second conductivity type is P-type. If the substrate is a silicon substrate, the silicon interface state Qss in the region of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus on the surface of the N-type silicon substrate can be increased. Therefore, holes that are minority carriers in the N-type silicon substrate can be eliminated, the lifetime of the holes can be reduced, and the commutation characteristics can be improved.
さらに、上記各双方向フォトサイリスタチップにおいて、上記第1拡散層および上記第2拡散層を取り囲む環状領域に透明ガードリングを形成すれば、上記第1拡散層および上記第2拡散層を取り囲む領域の遮光面積を小さくでき、光感度を向上することができる。 Further, in each of the bidirectional photothyristor chips, if a transparent guard ring is formed in the annular region surrounding the first diffusion layer and the second diffusion layer, the region surrounding the first diffusion layer and the second diffusion layer is formed. The light shielding area can be reduced and the photosensitivity can be improved.
また、この発明の光点弧カプラは、この発明の転流特性が改善された双方向フォトサイリスタチップと発光ダイオードとで構成されているので、点流失敗がなく、誤動作の少ない光点弧カプラを提供できる。特に、上記dv/dt特性を向上できる双方向フォトサイリスタチップを用いることによって、より誤動作の少ない光点弧カプラを提供できる。 In addition, since the light ignition coupler of the present invention is composed of the bidirectional photothyristor chip and the light emitting diode with improved commutation characteristics of the present invention, there is no light flow failure and the light ignition coupler with few malfunctions. Can provide. In particular, by using the bidirectional photothyristor chip that can improve the dv / dt characteristics, it is possible to provide a light ignition coupler with fewer malfunctions.
また、この発明のSSRは、この発明の点流失敗の少ない光点弧カプラとスナバ回路とで構成されているので、誤動作の少ないSSRを提供することができる。特に、上記dv/dt特性を向上できる双方向フォトサイリスタチップで構成された光点弧カプラを用いた場合には、より誤動作の少ないSSRを提供できる。 In addition, since the SSR of the present invention is composed of the light ignition coupler and the snubber circuit of the present invention with little failure of spilling, it is possible to provide an SSR with few malfunctions. In particular, when an optical ignition coupler composed of a bidirectional photothyristor chip capable of improving the dv / dt characteristics is used, an SSR with fewer malfunctions can be provided.
以下、この発明を図示の実施の形態により詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
・第1実施の形態
図1は、本実施の形態の双方向フォトサイリスタチップにおける概略構成を示すパターンレイアウト図である。また、図2は、図1におけるB‐B'矢視断面図である。また、図3は、本実施の形態の双方向フォトサイリスタチップにおける等価回路図である。尚、この等価回路は、図24に示す従来の双方向フォトサイリスタチップと同じである。
First Embodiment FIG. 1 is a pattern layout diagram showing a schematic configuration of a bidirectional photothyristor chip according to the present embodiment. 2 is a cross-sectional view taken along the line BB ′ in FIG. FIG. 3 is an equivalent circuit diagram of the bidirectional photothyristor chip according to the present embodiment. This equivalent circuit is the same as the conventional bidirectional photothyristor chip shown in FIG.
この双方向フォトサイリスタチップ31では、N型シリコン基板21の表面側に、図1において、2つのアノード拡散領域(P型)22,22'を、双方向フォトサイリスタチップ31の中心に対して略点対称の位置であって、且つ、アノード拡散領域22を左側に、アノード拡散領域22'を右側に配置している。また、2つのPゲート拡散領域(P型)23,23'を、上記中心に対して略点対称の位置であって、且つ、Pゲート拡散領域23を左側に、Pゲート拡散領域23'を右側に配置している。そして、アノード拡散領域22とPゲート拡散領域23'とが互いに対向する一方、アノード拡散領域22'とPゲート拡散領域23とが互いに対向するように配置している。そして、各Pゲート拡散領域23,23'内における対向しているアノード拡散領域22'22側に、カソード拡散領域(N型)24,24'を設けている。こうして、図中右側のアノード拡散領域22'から左側のカソード拡散領域24に向かって、図3におけるCH1のフォトサイリスタ32を構成するPNPN部が形成されている。さらに、図中左側のアノード拡散領域22から右側のカソード拡散領域24'に向かって、CH2のフォトサイリスタ33を構成するPNPN部が形成されている。すなわち、2つの動作チャンネルCH1,CH2が交差しないように、互いに分離して配置されているのである。また、アノード拡散領域22とPゲート拡散領域23とはゲート抵抗25で接続される一方、アノード拡散領域22'とPゲート拡散領域23'とはゲート抵抗25'で接続されている。
In this
ここで、上記N型シリコン基板21におけるN型不純物濃度は1014cm-3程度であり、Pゲート拡散領域23,23'におけるP型不純物濃度は1016cm-3〜1018cm-3程度であり、カソード拡散領域24,24'におけるN型不純物濃度は1020cm-3〜1021cm-3程度である。
Here, the N-type impurity concentration in the N-
尚、電極T2は、Al電極26直上に形成されて、Al電極26を介してアノード拡散領域22およびカソード拡散領域24と接続されている。また、電極T1は、Al電極26'直上に形成されて、Al電極26'を介してアノード拡散領域22'およびカソード拡散領域24'と接続されている。そして、上記右側のアノード拡散領域22'とN型シリコン基板21と左側のPゲート拡散領域23とでCH1側のPNPトランジスタQ1を構成し、上記左側のカソード拡散領域24およびPゲート拡散領域23とN型シリコン基板21とでCH1側のNPNトランジスタQ2を構成している。一方、左側のアノード拡散領域22とN型シリコン基板21と右側のPゲート拡散領域23'とでCH2側のPNPトランジスタQ3を構成し、右側のカソード拡散領域24'およびPゲート拡散領域23'とN型シリコン基板21とでCH2側のNPNトランジスタQ4を構成している。
The electrode T2 is formed immediately above the
尚、上述したように、本実施の形態においては、上記電極T1,T2を、1つのAl電極26',26を介して、アノード拡散領域22',22およびカソード拡散領域24',24と接続している。しかしながら、この発明は、これに限定されるものではない。例えば、電極T2を、第1の電極を介して、アノード拡散領域22と接続する一方、上記第1の電極とは異なる第2の電極を介して、カソード拡散領域24と接続する。さらに、電極T1を、上記第1,第2の電極とは異なる第3の電極を介して、アノード拡散領域22'と接続する一方、上記第1〜第3の電極とは異なる第4の電極を介して、カソード拡散領域24'と接続するようにしても差し支えない。
As described above, in the present embodiment, the electrodes T1 and T2 are connected to the
チップの周辺に沿ってチャネルストッパとしてのN型拡散領域27が形成されている。そして、N型シリコン基板27の表面にはSiO2膜(図示せず)が形成されており、必要な箇所においてAl電極26,26'との間を絶縁している。また、N型拡散領域27上の上記SiO2膜上には、破線で示すようにAl電極28が形成されている。
An N-
本実施の形態においは、上記N型シリコン基板21上における左側のPゲート拡散領域23と右側のPゲート拡散領域23'との間であって、上記CH1とCH2との間に、チャネル分離領域29が形成されている。そして、このチャネル分離領域29によって、上記転流時において、N型シリコン基板21内の少数キャリアである正孔が吸い込まれてチャネル間の移動が制限されるようにしている。
In the present embodiment, a channel isolation region is formed between the left P
また、上記N型シリコン基板21の裏面には、カソード拡散と同時に高濃度のリンを拡散して、図2に示すように、N+層30を形成している。このように、上記N型シリコン基板21の裏面に高濃度の(例えば、1016cm-3程度の)N+層30を形成することによって、このN+層30でキャリアの反射が起り、等価的なライフタイムが大きくなる所謂BSF(Back Surface Field)効果によって光感度が上昇するのである。但し、PNPトランジスタの電流増幅率Hfe(pnp)が増大し、保持電流値IHが低下するため、上記転流特性においては不利である。尚、このような構造をとらずに、N型シリコン基板21の裏面をN−(N型基板のまま)にすると、キャリアはN型シリコン基板21の裏面で再結合し易いため、等価的ライフタイムは小さくなる。
In addition, on the back surface of the N-
後者は、図3に示すようなフォトサイリスタの等価回路の定数設計時においては、上記等価的ライフタイムが小さいため転流特性においては有利であるが、上記電流増幅率Hfe(pnp)が低下して光感度の低下を招く。これを補うためには、回路定数設計において、ゲート抵抗25,25'やNPNトランジスタの電流増幅率Hfe(npn)を増大しなければならなくなり、臨界オフ電圧上昇率dv/dt特性が低下するというデバイスの主要特性を満足しない問題が生じる。尚、臨界オフ電圧上昇率dv/dt特性もN型シリコン基板21のライフタイムに依存し、(a)裏面N−の場合に、ホールのライフタイムτpが小であり、アノード拡散領域22,22'の拡散容量が低下してPNPトランジスタの動作応答が速くなって、臨界オフ電圧上昇率dv/dtが小となる。一方、(b)裏面N+の場合、ホールのライフタイムτpが大で、アノード拡散領域22,22'の拡散容量が増加してPNPトランジスタの動作応答が鈍くなって、臨界オフ電圧上昇率dv/dtが大となる。
The latter is advantageous in commutation characteristics when the constant design of the equivalent circuit of the photothyristor as shown in FIG. 3 is small because the equivalent lifetime is small, but the current amplification factor Hfe (pnp) decreases. Lowers the photosensitivity. In order to compensate for this, in circuit constant design, it is necessary to increase the current amplification factor Hfe (npn) of the
そこで、この転流特性と臨界オフ電圧上昇率dv/dt特性とに関するトレードオフの相関を満たすために、N型シリコン基板21裏面のリン濃度を適正化して、PNPトランジスタの電流増幅率Hfe(pnp)の特性を任意の回路定数に設定する必要がある。
Therefore, in order to satisfy the trade-off correlation between the commutation characteristic and the critical off-voltage rise rate dv / dt characteristic, the phosphorus concentration on the back surface of the N-
図2は、本実施の形態におけるパシベーション構造を示すチャネル分離領域29付近の断面図である。図2において、N型シリコン基板21上におけるチャネル分離領域29の左側(つまり、CH1側)と右側(つまり、CH2側)とには、CH1側のPゲート拡散領域23上からCH2側のPゲート拡散領域23'上にかけてSiO2膜34を形成している。さらに、このSiO2膜34上に酸素ドープ半絶縁多結晶シリコン膜35を形成し、酸素ドープ半絶縁多結晶シリコン膜35におけるチャネル分離領域29近傍の領域35aにリンをドープする。こうすることによって、N型シリコン基板21の表面におけるチャネル分離領域29のシリコン界面準位(Qss)が増大するのである。
FIG. 2 is a cross-sectional view of the vicinity of the
さらに、上記酸素ドープ半絶縁多結晶シリコン膜35におけるリンをドープしていない領域の上にSiN膜36を化学気相成長法によって形成する。そして、上記CH1側においては、SiN膜36上からPゲート拡散領域23上にかけてAl電極26を形成して、電極T2に接続する。一方、上記CH2側においては、SiN膜36上からPゲート拡散領域23'上にかけてAl電極26'を形成して、電極T1に接続する。さらに、酸素ドープ半絶縁多結晶シリコン膜35におけるリンをドープした領域35aにはCH1側のSiN膜36上からCH2側のSiN膜36上にかけてAl電極37を形成し、N型シリコン基板21に接続している。こうして、酸素ドープ半絶縁多結晶シリコン膜35の両端と中央とをAl電極26,26'とAl電極37とに接触させ、Al電極26,26'とAl電極37との間に電位勾配を形成してSi‐SiO2界面の電界集中を緩和する。こうして、高耐圧化が有利に行えるフィールドプレート構造としている。尚、図1において、Al電極37の両端は、CH1およびCH2と交差してチップの全幅に亘って延在して、Alガードリング38を構成している。
Further, an
このように、本実施の形態におけるチャネル分離領域29の構造は、N型シリコン基板21上に形成されたリンがドープされた酸素ドープ半絶縁多結晶シリコン膜35aで構成されている。酸素ドープ半絶縁多結晶シリコン膜にリンをドープすると酸素ドープ半絶縁多結晶シリコン膜内の準位が増大し、その結果シリコン界面準位Qssが増大する。そのために、N型シリコン基板21内の少数キャリアである正孔39をチャネル分離領域29において消滅させることができ、正孔39のライフタイムの低減を促進することができるのである。40は空乏層である。
As described above, the structure of the
尚、本実施の形態においては、図1に示す上記Al電極37とAl電極26,26'との間隔L1の値を30μmよりも大きくしている。この上記間隔L1の値は、このフィールドプレート構造を用いて所望の400V以上の耐圧を得るために必要な最小距離なのである。さらに耐圧を上げる場合には、その耐圧に応じて上記間隔L1値を拡大すればよい。その際に、上述したように、電極T2を、第1の電極を介してアノード拡散領域22と接続する一方、第2の電極を介してカソード拡散領域24と接続し、電極T1を、第3の電極を介してアノード拡散領域22'と接続する一方、第4の電極を介してカソード拡散領域24'と接続している場合には、上記第1,第3の電極とAl電極37との間隔および上記第2,第4の電極とAl電極37との間隔のうち、何れか狭い方の間隔を30μmよりも大きくすればよい。
In the present embodiment, the value of the distance L1 between the
また、実際のウエハプロセスにおいては、Al電極26,26'とAl電極37とを形成する前の図1に示す構造を作製した後に、酸素ドープ半絶縁性多結晶シリコン膜35の一部分にリンをドープするようにしている。
Further, in the actual wafer process, after the structure shown in FIG. 1 before forming the
・第2実施の形態
本実施の形態における双方向フォトサイリスタチップは、上記第1実施の形態の双方向フォトサイリスタチップ31におけるチャネル分離領域29にショートダイオードを負荷した構造を有している。
Second Embodiment The bidirectional photothyristor chip in the present embodiment has a structure in which a short diode is loaded on the
図4は、本実施の形態の双方向フォトサイリスタチップにおける概略構成を示すパターンレイアウト図である。また、図5は、図4におけるC‐C'矢視断面図である。また、図6は、本実施の形態の双方向フォトサイリスタチップにおける等価回路図である。 FIG. 4 is a pattern layout diagram showing a schematic configuration of the bidirectional photothyristor chip according to the present embodiment. 5 is a cross-sectional view taken along the line CC ′ in FIG. FIG. 6 is an equivalent circuit diagram of the bidirectional photothyristor chip according to the present embodiment.
本実施の形態の双方向フォトサイリスタチップ51におけるN型シリコン基板41,アノード拡散領域42,42',Pゲート拡散領域43,43',カソード拡散領域44,44',ゲート抵抗45,45',Al電極46,46',Al電極47,Alガードリング48,N+層49,CH1のフォトサイリスタ52およびCH2のフォトサイリスタ53は、上記第1実施の形態の双方向フォトサイリスタチップ31におけるN型シリコン基板21,アノード拡散領域22,22',Pゲート拡散領域23,23',カソード拡散領域24,24',ゲート抵抗25,25',Al電極26,26',Al電極28,Alガードリング38,N+層30,CH1のフォトサイリスタ32およびCH2のフォトサイリスタ33と同じである。但し、本実施の形態においては、チップの周辺に沿ってチャネルストッパとして形成されるN型拡散領域は省略している。
In the
本実施の形態の双方向フォトサイリスタチップ51においても上記第1実施の形態の場合と同様に、N型シリコン基板41上における左側のアノード拡散領域42と右側のアノード拡散領域42'との間であって、CH1とCH2との間に、チャネル分離領域50が形成されている。そして、このチャネル分離領域50によって、上記転流時において、N型シリコン基板41内の少数キャリアである正孔が吸い込まれてチャネル間の移動が制限されるようにしている。
Also in the
図5は、本実施の形態におけるパシベーション構造を示すチャネル分離領域50付近のN型シリコン基板41の断面図である。図5において、N型シリコン基板41の表面におけるチャネル分離領域50の領域にP型拡散領域54が形成され、P型拡散領域54における図中左側(つまり、CH1側)の側面の位置にN型シリコン基板41からP型拡散領域54にかけてチャネルストッパとしてのN型拡散領域55が形成され、P型拡散領域54における右側(つまり、CH2側)の側面の位置にも同様にN型拡散領域55'が形成されている。
FIG. 5 is a cross-sectional view of the N-
上記CH1側とCH2側との夫々において、上記Pゲート拡散領域43,43'上からN型拡散領域55,55'上にかけてSiO2膜56,56'を形成している。そして、SiO2膜56,56'上におけるPゲート拡散領域43,43'近傍からN型拡散領域55,55'上にかけて酸素ドープ半絶縁多結晶シリコン膜57,57'を形成する。さらに、酸素ドープ半絶縁多結晶シリコン膜57,57'におけるN型拡散領域55,55'側の領域57a,57a'にリンをドープする。さらに、酸素ドープ半絶縁多結晶シリコン膜57,57'におけるリンをドープしていない領域上に、SiN膜58,58'を化学気相成長法によって形成する。そして、Pゲート拡散領域43,43'の表面からSiN膜58,58'の表面にかけてAl電極46,46'を形成し、Al電極46を電極T1に接続する一方、Al電極46'を電極T2に接続する。さらに、上記CH1側のSiN膜58の表面からCH2側のSiN膜58'の表面にかけてAl電極59を形成し、N型拡散領域55,55'およびN型シリコン基板41に接続している。こうして、上記酸素ドープ半絶縁多結晶シリコン膜57,57'の両端をAl電極46,46'とAl電極59とに接触させて、Al電極46,46'とAl電極59との間に電位勾配を形成してSi‐SiO2界面の電界集中を緩和する。こうして、本実施の形態においてもフィールドプレート構造を形成している。尚、本実施の形態の場合においても、Al電極59とAl電極46,46'との間隔L1の値を30μmよりも大きくしている。
On the CH1 side and the CH2 side, SiO 2 films 56 and 56 ′ are formed from the P
上記構成によって、上記N型シリコン基板41の表面におけるチャネル分離領域50には、P型拡散領域54とN型拡散領域55とで短絡されたショートダイオード60が形成されている。そのため、N型シリコン基板41内の少数キャリアである正孔61がショートダイオード60のP型拡散領域54に吸収されて、正孔61のライフタイムが低減されるのである。また、酸素ドープ半絶縁多結晶シリコン膜57,57'におけるN型拡散領域55,55'側の領域57a,57a'にはリンをドープしている。したがって、上記N型シリコン基板41の表面におけるリンをドープした酸素ドープ半絶縁多結晶シリコン膜57a,57a'直下のシリコン界面準位Qssが増大する。そのために、このシリコン界面準位Qssが増大した領域においても正孔61を消滅させることができ、ショートダイオード60による効果と相まって、より確実に正孔61のライフタイムの低減を促進することができるのである。
With the above configuration, a
尚、本実施例の場合、図4に示すように、上記ショートダイオード60の外径は、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜57aの外径よりも小さく設定されている。こうすることによって、図5に示すように、N型シリコン基板41の表面に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜57a,57a'に起因してシリコン界面準位Qssが増大する領域を設けることができ、ショートダイオード60による効果とリンがドープされた酸素ドープ半絶縁多結晶シリコン膜57a,57a'による効果とを効果的に引き出すことができるのである。
In the case of this embodiment, as shown in FIG. 4, the outer diameter of the
・第3実施の形態
本実施の形態における双方向フォトサイリスタチップは、上記第1実施の形態の双方向フォトサイリスタチップ31におけるチャネル分離領域29を更に引き伸ばし、CH1およびCH2と交差してチップ全幅に亘って形成した構造を有している。
Third Embodiment The bidirectional photothyristor chip in the present embodiment further extends the
図7は、本実施の形態の双方向フォトサイリスタチップ71における概略構成を示すパターンレイアウト図である。尚、本双方向フォトサイリスタチップ71におけるチャネル分離領域の断面図は図2と略同じである。また、等価回路は図3と同じである。
FIG. 7 is a pattern layout diagram showing a schematic configuration in the
本実施の形態の双方向フォトサイリスタチップ71におけるアノード拡散領域72,72',Pゲート拡散領域73,73',カソード拡散領域74,74',ゲート抵抗75,75',Al電極76,76'およびAl電極77は、上記第1実施の形態の双方向フォトサイリスタチップ31におけるアノード拡散領域22,22',Pゲート拡散領域23,23',カソード拡散領域24,24',ゲート抵抗25,25',Al電極26,26'およびAl電極28と同じである。但し、本実施の形態においては、チップの周辺に沿ってチャネルストッパとして形成されるN型拡散領域、および、上記BSF効果によって光感度を上昇させるためにN型シリコン基板の裏面に形成されるN+層は省略している。
本実施の形態の双方向フォトサイリスタチップ71におけるチャネル分離領域80は、上記第1実施の形態において図2に示すCH1側のPゲート拡散領域23上からCH2側のPゲート拡散領域23'上にかけてのパシベーション構造を、各CH1およびCH2を横断して双方向フォトサイリスタチップ71の全幅に亘って延在させて形成している。したがって、図7に示すように、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜78およびAl電極79は、上記第1実施の形態の双方向フォトサイリスタチップ31におけるAlガードリング38の位置に相当する位置に、双方向フォトサイリスタチップ71の全幅に亘って形成されている。尚、本実施の形態の場合においても、Al電極79とAl電極76,76'との間隔L1の値を30μmよりも大きくしている。
The
ところで、転流特性を向上する1つの方法として保持電流IHを上げる事がある。このIH特性は、双方向サイリスタがオンを保持できる最小動作電流値を表し、オフできる最大動作電流であるとも言える。このIH値が大きい程転流特性は向上する。その理由は、上記IH値は、AC動作時におけるCH1側の半サイクル動作がオフした時点から逆のCH2側の半サイクル動作がオンするまでの時間に影響する。そして、この時間が長い程転流失敗に至るまでの時間的猶予を稼ぐことができるため、この時間内に逆チャンネルへ移動するキャリアを効果的に消滅させる事が可能になるためである。 Incidentally, as one method for improving the commutation characteristics, there is a method of increasing the holding current IH. This IH characteristic represents the minimum operating current value at which the bidirectional thyristor can be kept on, and can be said to be the maximum operating current that can be turned off. The greater the IH value, the better the commutation characteristics. This is because the IH value affects the time from when the half cycle operation on the CH1 side in the AC operation is turned off until the opposite half cycle operation on the CH2 side is turned on. The longer this time is, the longer it is possible to earn time until commutation failure occurs. Therefore, carriers that move to the reverse channel within this time can be effectively eliminated.
このIH特性のパラメータとして、(1)電流増幅率Hfe(pnp)、(2)電流増幅率Hfe(npn)、(3)RGK(ゲート抵抗)の回路定数がある。このうち、(1)の電流増幅率Hfe(pnp)を下げることが、IH特性とトレードオフの関係にある光感度(IFT)にあまり影響を与えずにIH特性を上げることができる最も効果的な方法である。尚、上記(2)の電流増幅率Hfe(npn)や(3)のRGKの回路定数を下げることによってもIH特性を上げることができるが、光感度特性(IFT)が大きく低下するという弊害がある。 As parameters of this IH characteristic, there are circuit constants of (1) current gain Hfe (pnp), (2) current gain Hfe (npn), and (3) RGK (gate resistance). Of these, reducing the current amplification factor Hfe (pnp) in (1) is the most effective way to increase the IH characteristics without significantly affecting the photosensitivity (IFT) that is in a trade-off relationship with the IH characteristics. It is a simple method. Although the IH characteristic can be improved by lowering the circuit constant of the current amplification factor Hfe (npn) of (2) and the RGK of (3), there is a disadvantage that the photosensitivity characteristic (IFT) is greatly reduced. is there.
本実施の形態においては、PNPトランジスタQ1,Q3のベースを構成するN型シリコン基板上に、局所的にリンをドープした酸素ドープ半絶縁多結晶シリコン膜78を形成している。このリンをドープした酸素ドープ半絶縁多結晶シリコン膜78は、Si‐SiO2界面の準位Qssを増大させるために表面再結合を増加させる作用があり、電流増幅率Hfe(pnp)を効果的に下げることができる。
In the present embodiment, an oxygen-doped semi-insulating
したがって、転流失敗に至るまでの時間的猶予を稼ぐことができ、逆チャンネルへ移動するキャリアを効果的に消滅させることができるのである。尚、酸素ドープ半絶縁多結晶シリコン膜に注入するリン濃度は、高い程Qssが増大するために電流増幅率Hfe(pnp)を下げるには効果的であるが、あまりリン濃度を上げ過ぎると信頼性への悪影響を及ぼすことになる。 Therefore, time delay until commutation failure can be earned, and carriers moving to the reverse channel can be effectively eliminated. It should be noted that the higher the phosphorus concentration implanted into the oxygen-doped semi-insulating polycrystalline silicon film, the more effective the Qss increase, and therefore the lower the current amplification factor Hfe (pnp). It will have an adverse effect on sex.
また、本実施の形態における双方向フォトサイリスタチップ71においては、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜78を、CH1およびCH2と交差してチップ全幅に亘って形成している。したがって、アノード拡散領域72,72'とカソード拡散領域74',74との間に急激な立ち上がりの電圧パルスが印加された場合に、Pゲート拡散領域73,73'に変位電流が流れ込むことが抑制される。その結果、光信号が無くても双方向フォトサイリスタ71がオンする誤動作は生じない。すなわち、本実施の形態によれば、dv/dt特性を向上できるのである。
In the
・第4実施の形態
本実施の形態における双方向フォトサイリスタチップは、上記第2実施の形態の双方向フォトサイリスタチップ51におけるチャネル分離領域50のリンをドープした酸素ドープ半絶縁多結晶シリコン膜57aおよびAl電極59を更に引き伸ばし、CH1およびCH2と交差してチップ全幅に亘って形成した構造を有している。
Fourth Embodiment A bidirectional photothyristor chip according to the present embodiment is an oxygen-doped semi-insulating polycrystalline silicon film 57a doped with phosphorus in the
図8は、本実施の形態の双方向フォトサイリスタチップ81における概略構成を示すパターンレイアウト図である。尚、本双方向フォトサイリスタチップ81の中央部におけるチャネル分離領域の断面図は図5と略同じである。また、等価回路は図6と同じである。 FIG. 8 is a pattern layout diagram showing a schematic configuration in the bidirectional photothyristor chip 81 of the present embodiment. The cross-sectional view of the channel isolation region at the center of the bidirectional photothyristor chip 81 is substantially the same as FIG. The equivalent circuit is the same as in FIG.
本実施の形態の双方向フォトサイリスタチップ81におけるアノード拡散領域82,82',Pゲート拡散領域83,83',カソード拡散領域84,84',ゲート抵抗85,85',Al電極86,86'およびAl電極87は、上記第1実施の形態の双方向フォトサイリスタチップ31におけるアノード拡散領域22,22',Pゲート拡散領域23,23',カソード拡散領域24,24',ゲート抵抗25,25',Al電極26,26'およびAl電極28と同じである。但し、本実施の形態においては、チップの周辺に沿ってチャネルストッパとして形成されるN型拡散領域、および、上記BSF効果によって光感度を上昇させるためにN型シリコン基板の裏面に形成されるN+層は省略している。
In the bidirectional photothyristor chip 81 of the present embodiment,
本実施の形態の双方向フォトサイリスタチップ81におけるチャネル分離領域は、上記第2実施の形態において図4および図5に示すチャネル分離領域50のうち、リンをドープした酸素ドープ半絶縁多結晶シリコン膜57aおよびAl電極59を、各CH1およびCH2を横断して双方向フォトサイリスタチップ51の全幅に亘って延在させた構成を有している。したがって、図8に示すように、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜88およびAl電極89は、上記第2実施の形態の双方向フォトサイリスタチップ51におけるAlガードリング48の位置に相当する位置に、双方向フォトサイリスタチップ81の全幅に亘って形成されている。尚、本実施の形態の場合においても、Al電極89とAl電極86,86'との間隔L1の値を30μmよりも大きくしている。
The channel isolation region in the bidirectional photothyristor chip 81 of the present embodiment is an oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus in the
但し、ショートダイオード90は、上記第2実施の形態の双方向フォトサイリスタチップ51におけるショートダイオード59の場合と同様に、N型シリコン基板上における左側のアノード拡散領域82と右側のアノード拡散領域82'との間であって、且つ、CH1とCH2との間に、形成されている。
However, as in the case of the
したがって、本実施の形態によれば、上記第3実施の形態の双方向フォトサイリスタチップ71の場合と同様に、電流増幅率Hfe(pnp)を効果的に下げて転流失敗に至るまでの時間的猶予を稼ぐことができ、逆チャンネルへ移動するキャリアをN型シリコン基板の表面におけるシリコン界面準位Qssが増大した領域で効果的に消滅させることができる。加えて、N型シリコン基板内の少数キャリアである正孔が上記ショートダイオード90のP型拡散領域に吸収されて、正孔のライフタイムが低減されるのである。
Therefore, according to the present embodiment, as in the case of the
また、本実施の形態における双方向フォトサイリスタチップ81においては、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜88を、CH1およびCH2と交差してチップ全幅に亘って形成している。したがって、アノード拡散領域82,82'とカソード拡散領域84',84との間に急激な立ち上がりの電圧パルスが印加された場合に、Pゲート拡散領域83,83'に変位電流が流れ込むことを抑制でき、光信号が無くても双方向フォトサイリスタ81がオンする誤動作を防止できる。すなわち、本実施の形態によれば、dv/dt特性を向上できるのである。
In the bidirectional photothyristor chip 81 in the present embodiment, the oxygen-doped semi-insulating
・第5実施の形態
本実施の形態における双方向フォトサイリスタチップは、上記第4実施の形態の双方向フォトサイリスタチップ81におけるショートダイオード90を更に引き伸ばし、CH1およびCH2と交差してチップ全幅に亘って形成した構造を有している。
Fifth Embodiment The bidirectional photothyristor chip in the present embodiment further extends the short diode 90 in the bidirectional photothyristor chip 81 of the fourth embodiment and crosses CH1 and CH2 over the entire width of the chip. It has a structure formed by
図9は、本実施の形態の双方向フォトサイリスタチップ91における概略構成を示すパターンレイアウト図である。尚、本双方向フォトサイリスタチップ91におけるチャネル分離領域の断面図は図5と略同じである。また、等価回路は図6と同じである。
FIG. 9 is a pattern layout diagram showing a schematic configuration in the
本実施の形態の双方向フォトサイリスタチップ91におけるアノード拡散領域92,92',Pゲート拡散領域93,93',カソード拡散領域94,94',ゲート抵抗95,95',Al電極96,96'およびAl電極97は、上記第1実施の形態の双方向フォトサイリスタチップ31におけるアノード拡散領域22,22',Pゲート拡散領域23,23',カソード拡散領域24,24',ゲート抵抗25,25',Al電極26,26'およびAl電極28と同じである。但し、本実施の形態においては、チップの周辺に沿ってチャネルストッパとして形成されるN型拡散領域、および、上記BSF効果によって光感度を上昇させるためにN型シリコン基板の裏面に形成されるN+層は省略している。
In the
本実施の形態の双方向フォトサイリスタチップ91のチャネル分離領域101は、上記第2実施の形態において図4および図5に示すチャネル分離領域50を、CH1およびCH2を横断して双方向フォトサイリスタチップ91の全幅に亘って延在させた構成を有している。そのため、図9に示すように、リンをドープした酸素ドープ半絶縁多結晶シリコン膜98,Al電極99およびショートダイオード100は、双方向フォトサイリスタチップ91の全幅に亘って形成されている。尚、本実施の形態の場合においても、Al電極99とAl電極96,96'との間隔L1の値を30μmよりも大きくしている。
The
したがって、本実施の形態によれば、上記第4実施の形態の双方向フォトサイリスタチップ81の場合よりも効果的に上記N型シリコン基板内の少数キャリアである正孔を吸収することができ、正孔のライフタイムを低減できるのである。 Therefore, according to the present embodiment, holes that are minority carriers in the N-type silicon substrate can be absorbed more effectively than in the case of the bidirectional photothyristor chip 81 of the fourth embodiment, The lifetime of holes can be reduced.
また、本実施の形態における双方向フォトサイリスタチップ91においては、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜98を、CH1およびCH2と交差してチップ全幅に亘って形成している。したがって、アノード拡散領域92,92'とカソード拡散領域94',94との間に急激な立ち上がりの電圧パルスが印加された場合に、Pゲート拡散領域93,93'に変位電流が流れ込むことを抑制でき、光信号が無くても双方向フォトサイリスタ91がオンする誤動作を防止できる。すなわち、本実施の形態によれば、dv/dt特性を向上できる。
Further, in the
・第6実施の形態
図10は、本実施の形態の双方向フォトサイリスタチップにおける概略構成を示すパターンレイアウト図である。また、図11は、図10におけるD‐D'矢視断面図である。また、等価回路は図3と同じである。
Sixth Embodiment FIG. 10 is a pattern layout diagram showing a schematic configuration of a bidirectional photothyristor chip according to the present embodiment. FIG. 11 is a cross-sectional view taken along the line DD ′ in FIG. The equivalent circuit is the same as in FIG.
本実施の形態の双方向フォトサイリスタチップ120におけるN型シリコン基板111,アノード拡散領域112,112',Pゲート拡散領域113,113',カソード拡散領域114,114',ゲート抵抗115,115',Al電極116,116',Al電極117,Alガードリング118およびN+層119は、上記第1実施の形態の双方向フォトサイリスタチップ31におけるN型シリコン基板21,アノード拡散領域22,22',Pゲート拡散領域23,23',カソード拡散領域24,24',ゲート抵抗25,25',Al電極26,26',Al電極28,Alガードリング38およびN+層30と同じである。但し、本実施の形態においては、チップの周辺に沿ってチャネルストッパとして形成されるN型拡散領域は省略している。
N-
本実施の形態の双方向フォトサイリスタチップ120においては、互いに対向しているPゲート拡散領域113とアノード拡散領域112'との対向辺、および、アノード拡散領域112とPゲート拡散領域113'との対向辺に沿って、言い換えれば、2つのアノード拡散領域112,112'とN型シリコン基板111との接合部近傍、および、2つのPゲート拡散領域113,113'とN型シリコン基板111との接合部近傍に、リンをドープした酸素ドープ半絶縁多結晶シリコン膜122a,122a',124,124'を形成している。
In the
以下、図11にしたがって、上記Pゲート拡散領域113とアノード拡散領域112'との対向辺に関して説明する。図11において、N型シリコン基板111上におけるAlガードリング118より左側のカソード拡散領域114上から右側のアノード拡散領域112'上にかけてSiO2膜121を形成している。さらに、このSiO2膜121上におけるPゲート拡散領域113およびアノード拡散領域112'の外側に酸素ドープ半絶縁多結晶シリコン膜122を形成し、酸素ドープ半絶縁多結晶シリコン膜122におけるPゲート拡散領域113およびアノード拡散領域112'に近い側の領域122a,122a'にリンをドープする。こうすることによって、上記N型シリコン基板21の表面におけるリンをドープした酸素ドープ半絶縁多結晶シリコン膜122a,122a'直下のシリコン界面準位(Qss)が増大するのである。
Hereinafter, the opposing sides of the P
さらに、上記酸素ドープ半絶縁多結晶シリコン膜122におけるリンをドープしていない領域の上にSiN膜123を化学気相成長法によって形成する。そして、上記左側においては、リンをドープした酸素ドープ半絶縁多結晶シリコン膜122a上からPゲート拡散領域113上にかけてAl電極116を形成して、電極T2に接続する。一方、上記右側においては、リンをドープした酸素ドープ半絶縁多結晶シリコン膜122a'上からアノード拡散領域112'上にかけてAl電極116'を形成して、電極T1に接続する。さらに、SiN膜123を2分割するようにAl電極を形成し、N型シリコン基板111に接続してAlガードリング118としている。こうして、酸素ドープ半絶縁多結晶シリコン膜122の両端と中央とをAl電極116,116'とAl電極118とに接触させ、Al電極116,116'とAl電極118との間に電位勾配を形成してSi‐SiO2界面の電界集中を緩和する。こうして、高耐圧化が有利に行えるフィールドプレート構造としている。
Further, a
以上のごとく、本双方向フォトサイリスタチップ120においては、互いに対向しているPゲート拡散領域113とアノード拡散領域112'との対向辺に沿って、リンをドープした酸素ドープ半絶縁多結晶シリコン膜122a,122a'を形成している。さらに、互いに対向しているアノード拡散領域112とPゲート拡散領域113'との対向辺に沿って、上記リンをドープした酸素ドープ半絶縁多結晶シリコン膜124,124'を形成している。したがって、N型シリコン基板111の表面におけるPゲート拡散領域113とアノード拡散領域112'との対向辺近傍およびアノード拡散領域112とPゲート拡散領域113'との対向辺近傍のシリコン界面準位(Qss)を増大することができる。
As described above, in this
すなわち、本実施の形態によれば、上記第3実施の形態の双方向フォトサイリスタチップ71の場合と同様に、電流増幅率Hfe(pnp)を効果的に下げて転流失敗に至るまでの時間的猶予を稼ぐことができ、逆チャンネルへ移動するキャリアをN型シリコン基板111の表面におけるシリコン界面準位Qssが増大した領域122a,122a',124,124'で効果的に消滅させることができるのである。尚、125は空乏層である。
That is, according to the present embodiment, as in the case of the
また、本実施の形態における双方向フォトサイリスタチップ120においては、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜122a,122a',124,124'を、上記CH1およびCH2と交差して形成している。したがって、アノード拡散領域112,112'とカソード拡散領域114',114との間に急激な立ち上がりの電圧パルスが印加された場合に、Pゲート拡散領域113,113'に変位電流が流れ込むことを抑制でき、光信号が無くても双方向フォトサイリスタ120がオンする誤動作を防止できる。すなわち、本実施の形態によれば、dv/dt特性を向上できるのである。
Further, in the
尚、本実施の形態においては、図10に示す上記Alガードリング118とリンがドープされた酸素ドープ半絶縁多結晶シリコン膜122a,122a',124,124'との間隔L2の値を30μmよりも大きくしている。この上記間隔L2の値は、このフィールドプレート構造を用いて所望の400V以上の耐圧を得るために必要な最小距離なのである。さらに耐圧を上げる場合には、その耐圧に応じて上記間隔L2値を拡大すればよい。
In the present embodiment, the distance L2 between the
また、上記リンをドープした酸素ドープ半絶縁性多結晶シリコン膜122a,122a',124,124'は、電極T1(アノード電極)や電極T2(カソード電極)と接続されて、フィールドプレート構造の一部を構成する透明電極でもある。したがって、上記リンをドープした酸素ドープ半絶縁性多結晶シリコン膜に代えてAl膜を採用する場合よりも、光を遮光するものが無い分受光感度を高めることができる。 The oxygen-doped semi-insulating polycrystalline silicon films 122a, 122a ', 124, 124' doped with phosphorus are connected to the electrode T1 (anode electrode) and the electrode T2 (cathode electrode) to form a field plate structure. It is also a transparent electrode constituting the part. Accordingly, the light receiving sensitivity can be increased because there is nothing to block light compared to the case where an Al film is employed instead of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus.
・第7実施の形態
図12は、本実施の形態の双方向フォトサイリスタチップにおける概略構成を示すパターンレイアウト図である。また、等価回路は図3と同じである。
Seventh Embodiment FIG. 12 is a pattern layout diagram showing a schematic configuration of a bidirectional photothyristor chip according to the present embodiment. The equivalent circuit is the same as in FIG.
本実施の形態の双方向フォトサイリスタチップ131におけるアノード拡散領域132,132',Pゲート拡散領域133,133',カソード拡散領域134,134',ゲート抵抗135,135',Al電極136,136'およびAl電極137は、上記第1実施の形態の双方向フォトサイリスタチップ31におけるアノード拡散領域22,22',Pゲート拡散領域23,23',カソード拡散領域24,24',ゲート抵抗25,25',Al電極26,26'およびAl電極28と同じである。但し、本実施の形態においては、チップの周辺に沿ってチャネルストッパとして形成されるN型拡散領域、および、上記BSF効果によって光感度を上昇させるためにN型シリコン基板の裏面に形成されるN+層は省略している。
本実施の形態の双方向フォトサイリスタチップ131においては、チップ中心に対して点対称の位置に配置されているPゲート拡散領域133,133'を互いに結ぶ線上であって且つCH1とCH2とを分離する位置に、リンをドープした酸素ドープ半絶縁多結晶シリコン膜138,138'をチップ中心に対して点対称に形成している。したがって、N型シリコン基板の表面におけるリンをドープした酸素ドープ半絶縁多結晶シリコン膜138,138'領域のシリコン界面準位(Qss)を増大することができる。
In the
すなわち、本実施の形態によれば、上記N型シリコン基板内の少数キャリアである正孔をシリコン界面準位Qssが増大した領域において消滅させることができ、確実に正孔のライフタイムの低減を促進することができるのである。 That is, according to the present embodiment, holes that are minority carriers in the N-type silicon substrate can be eliminated in the region where the silicon interface state Qss is increased, and the lifetime of the holes can be reliably reduced. It can be promoted.
尚、本実施の形態においては、図12に示す上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜138,138'とAl電極136,136'との間隔L3の値と、2つのリンがドープされた酸素ドープ半絶縁多結晶シリコン膜138,138'における互いの間隔L4の値とを、30μmよりも大きくしている。この上記間隔L3および間隔L4の値は、このフィールドプレート構造を用いて所望の400V以上の耐圧を得るために必要な最小距離なのである。さらに耐圧を上げる場合には、その耐圧に応じて上記間隔L3および間隔L4の値を拡大すればよい。
In the present embodiment, the value of the distance L3 between the oxygen-doped semi-insulating
・第8実施の形態
本実施の形態における双方向フォトサイリスタチップは、上記第4実施の形態の双方向フォトサイリスタチップ81におけるAl電極86,86'の周囲にもリンをドープした酸素ドープ半絶縁多結晶シリコン膜を形成した構造を有している。
Eighth Embodiment The bidirectional photothyristor chip in the present embodiment is an oxygen-doped semi-insulating material in which phosphorus is also doped around the
図13は、本実施の形態の双方向フォトサイリスタチップ152における概略構成を示すパターンレイアウト図である。また、図14は図13におけるE‐E'矢視断面図である。また、等価回路は図6と同じである。
FIG. 13 is a pattern layout diagram showing a schematic configuration in the
本実施の形態の双方向フォトサイリスタチップ152におけるN型シリコン基板141,アノード拡散領域142,142',Pゲート拡散領域143,143',カソード拡散領域144,144',ゲート抵抗145,145',Al電極147およびN+層151は、上記第1実施の形態の双方向フォトサイリスタチップ31におけるN型シリコン基板21,アノード拡散領域22,22',Pゲート拡散領域23,23',カソード拡散領域24,24',ゲート抵抗25,25',Al電極28およびN+層30と同じである。また、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜148,Al電極149およびショートダイオード150は、第4実施の形態の双方向フォトサイリスタチップ81におけるリンがドープされた酸素ドープ半絶縁多結晶シリコン膜88,Al電極89およびショートダイオード90と同じである。但し、本実施の形態においては、チップの周辺に沿ってチャネルストッパとして形成されるN型拡散領域は省略している。
N-
本実施の形態においては、図13に示すように、Al電極146,146'を、Pゲート拡散領域143,143',ゲート抵抗145,145'およびアノード拡散領域142,142'を完全に覆うことが可能な最小の矩形状に形成する。つまり、上記各実施の形態におけるAl電極26,46,76,86,96,116,136よりも小さく形成する。そして、図14に示すように、N型シリコン基板141の表面に形成されたSiO2膜155上に形成されて、一部がリンがドープされた酸素ドープ半絶縁多結晶シリコン膜148となっている酸素ドープ半絶縁多結晶シリコン膜156において、Al電極146を取り囲む所定幅の領域156aにリンをドープしている。そして、酸素ドープ半絶縁多結晶シリコン膜156上におけるリンがドープされていない領域に、SiN膜157,158を化学気相成長法によって形成している。さらに、SiN膜157上からリンがドープされた酸素ドープ半絶縁多結晶シリコン膜156a上にかけて、Alガードリング159を形成している。尚、本実施の形態の場合においては、Al電極149とAlガードリング159,159'との間隔L1の値を30μmよりも大きくしている。
In the present embodiment, as shown in FIG. 13, the
このように、本実施の形態の双方向フォトサイリスタチップ152においては、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜148を、CH1およびCH2と交差してチップ全幅に亘って形成している。したがって、転流特性を改善することができる。さらに、Al電極146,146'をPゲート拡散領域143,143',ゲート抵抗145,145'およびアノード拡散領域142,142'を完全に覆うことが可能な最小の矩形状に形成し、このAl電極146,146'を取り囲んでリンがドープされた酸素ドープ半絶縁多結晶シリコン膜156a,156a'から成る透明膜のガードリングとAlガードリング159,159'とを形成して2重ガードリング構造としている。したがって、Pゲート拡散領域143,143'とN型シリコン基板141との接合領域の遮光面積が小さくなり、光感度を向上することができるのである。
As described above, in the
さらに、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜148を、上記CH1およびCH2と交差して形成している。したがって、アノード拡散領域142,142'とカソード拡散領域144',144との間に電圧パルスが印加された場合に、光信号が無くても双方向フォトサイリスタ152がオンする誤動作を防止できる。すなわち、本実施の形態によれば、dv/dt特性を向上できるのである。
Further, an oxygen-doped semi-insulating
尚、本実施の形態においては、上記Al電極146,146'を取り囲んで、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜156a,156a'とAlガードリング159,159'とで成る2重ガードリング構造を、上記第4実施の形態の双方向フォトサイリスタチップ81に適用している。しかしながら、その他の実施の形態に適用して、光感度の向上を図っても一向に構わない。
In the present embodiment, the
・第9実施の形態
本実施の形態における双方向フォトサイリスタチップは、上記第4実施の形態の双方向フォトサイリスタチップ81におけるPゲート拡散領域83,83'にショットキーバリアダイオードを形成した構造を有している。尚、以下の説明においては、上記第4実施の形態の双方向フォトサイリスタチップ81と同じ部材には上記第4実施の形態の部材番号と同じ部材番号を付して、説明は省略する。
Ninth Embodiment The bidirectional photothyristor chip in the present embodiment has a structure in which Schottky barrier diodes are formed in the P
図15は、本実施の形態の双方向フォトサイリスタチップ161における概略構成を示すパターンレイアウト図である。また、図16は等価回路図である。
FIG. 15 is a pattern layout diagram showing a schematic configuration in the
上記Pゲート拡散領域83,83'におけるカソード拡散領域84,84'が形成されていない領域には、カソード拡散領域84,84'に並行してP型不純物が拡散されていない矩形の開口部(図示せず)を設けている。また、SiO2膜56(図5参照)におけるPゲート拡散領域84,84'の上記開口部の位置には、この開口部を取り囲むように開口(図示せず)を形成している。さらに、Al電極86,86'におけるSiO2膜56の上記開口の位置には、この開口を取り囲むように開口部164,164'を形成している。そして、Al電極86,86'の開口部164,164'内で且つSiO2膜56の上記開口内には、Al電極86,86'の開口部164,164'に沿って、矩形のAl電極165,165'を形成している。その際に、Al電極86,86'とAl電極165,165'との間には、電気的に絶縁可能な空間が形成されている。
In the region where the
以上のごとく、上記Al電極165,165'は、SiO2膜56の上記開口を介して、Pゲート拡散領域83,83'の上記開口部内におけるN型シリコン基板(図示せず)に直接接触している。こうして、Pゲート拡散領域83,83'と上記N型シリコン基板との間に、ショットキーバリアダイオード166,166'を形成している。ここで、転流時(交流電圧に対応して負荷電流が減衰し、保持電流IHのタイミングでフォトサイリスタがオフする過程)において、フォトサイリスタがオフする直前までPゲート拡散領域(NPNトランジスタQ2,Q4ベース領域)83,83'は飽和の状態であるが、その状態において、Pゲート拡散領域83,83'からN型シリコン基板への少数キャリア(ホール)の注入がショットキーバリアダイオード166,166'によって抑制される。したがって、N型シリコン基板内の残存キャリア量が減少し、更なる転流特性の改善を図ることができるのである。但し、上記Pゲート拡散領域83,83'の受光領域が減少するため、光感度が低下するデメリットがある。
As described above, the
尚、上述の説明においては、ショットキーバリアダイオード166,166'を構成する金属材料としてAlを用いている。しかしながら、Alの代りにCr,Mo,Ti,Pt等の金属材料を用いても差し支えない。
In the above description, Al is used as the metal material constituting the
・第10実施の形態
本実施の形態における双方向フォトサイリスタチップは、上記第8実施の形態の双方向フォトサイリスタチップ152におけるPゲート拡散領域143,143'にショットキーバリアダイオードを形成した構造を有している。尚、以下の説明においては、上記第8実施の形態の双方向フォトサイリスタチップ152と同じ部材には上記第8実施の形態の部材番号と同じ部材番号を付して、説明は省略する。
Tenth Embodiment A bidirectional photothyristor chip according to the present embodiment has a structure in which Schottky barrier diodes are formed in the P
図17は、本実施の形態の双方向フォトサイリスタチップ171における概略構成を示すパターンレイアウト図である。また、等価回路は図16と同じである。
FIG. 17 is a pattern layout diagram showing a schematic configuration of the
本実施の形態においては、上記第8実施の形態の双方向フォトサイリスタチップ152の場合と同様に、Al電極146,146'を必要最小限の大きさの矩形状に形成し、このAl電極146,146'を取り囲んでリンがドープされた酸素ドープ半絶縁多結晶シリコン膜156a,156a'から成る透明膜のガードリングを形成している。したがって、Pゲート拡散領域143,143'とN型シリコン基板141との接合領域の遮光面積を小さくして、光感度を向上することができる。
In the present embodiment, similarly to the case of the
さらに、Pゲート拡散領域143,143'におけるカソード拡散領域144,144'が形成されていない領域には、上記第9実施の形態と同様の構成を有するショットキーバリアダイオード172,172'を形成している。したがって、Pゲート拡散領域143,143'からN型シリコン基板への少数キャリア(ホール)の注入が抑制される。その結果、上記N型シリコン基板内の残存キャリア量が減少し、更なる転流特性の改善を図ることができる。
Further,
さらに、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜148を、上記CH1およびCH2と交差して形成している。したがって、アノード拡散領域142,142'とカソード拡散領域144',144との間に電圧パルスが印加された場合に、光信号が無くても双方向フォトサイリスタ171がオンする誤動作を防止できる。すなわち、本実施の形態によれば、dv/dt特性を向上できる。
Further, an oxygen-doped semi-insulating
以上のごとく、本実施の形態によれば、転流特性の改善およびdv/dt特性の向上と光感度の向上との両立を図ることができるのである。 As described above, according to the present embodiment, it is possible to improve the commutation characteristics and improve both the dv / dt characteristics and the photosensitivity.
・第11実施の形態
本実施の形態は、ゼロクロス機能を持たせた双方向フォトサイリスタチップに関する。図18は、本実施の形態の双方向フォトサイリスタチップを用いた光点弧カプラの等価回路図である。本実施の形態の双方向フォトサイリスタチップ181は、上記第2実施の形態の双方向フォトサイリスタチップ51と同様に、PNPトランジスタQ1とNPNトランジスタQ2とを有するCH1側のフォトサイリスタ182と、PNPトランジスタQ3とNPNトランジスタQ4とを有するCH2側のフォトサイリスタ183とを備え、PNPトランジスタQ1,Q3のベースにショートダイオード184を接続している。
Eleventh Embodiment The present embodiment relates to a bidirectional photothyristor chip having a zero cross function. FIG. 18 is an equivalent circuit diagram of an optical ignition coupler using the bidirectional photothyristor chip of the present embodiment. Similar to the
そして、上記CH1側のNPNトランジスタQ2のベースと電極T2との間に、ゲート抵抗185と並列にN型FET(電界効果トランジスタ)186を接続している。同様に、上記CH2側のNPNトランジスタQ4のベースと電極T1との間に、ゲート抵抗187と並列にN型FET188を接続している。そして、N型FET186のゲートをPNPトランジスタQ1のベースに接続する一方、N型FET187のゲートをPNPトランジスタQ3のベースに接続している。189はLEDである。
An N-type FET (field effect transistor) 186 is connected in parallel with the
したがって、上記電極T1‐電極T2間にバイアスされている電源電圧のゼロクロス点近傍においては、N型FET186,188はオフしており、NPNトランジスタQ2,Q4にはゲート抵抗185,187の抵抗値に応じたベース・エミッタ電圧が印加され、LED189からの光信号を受光するとPゲート拡散領域に発生する光電流の寄与によってNPNトランジスタQ2,Q4はオンする。これに対して、上記電源電圧のゼロクロス点から離れた時間においては、N型FET186,188はオンするため、NPNトランジスタQ2,Q4のベース・エミッタ間が短絡され、LED189からの光信号を受光してもNPNトランジスタQ2,Q4はオンできなくなる。
Therefore, the N-
こうして、上記電極T1‐電極T2間にバイアスされる電源電圧のゼロクロス点近傍のみにおいてフォトサイリスタ182,183をオンさせるゼロクロス機能が実現される。さらに、転流特性Icomを約100mArms以上にまで改善可能な上記第2実施の形態の双方向フォトサイリスタチップ51を用いている。したがって、光点弧カプラの点流失敗をなくし、誤動作を少なくすることができる。
Thus, a zero cross function for turning on the
尚、図18に示すゼロクロス機能を持たせた双方向フォトサイリスタチップ181の構成に、NPNトランジスタQ2,Q4のベース‐コレクタ間にショットキーバリアダイオードを形成して、ショットキーバリアダイオードを形成したゼロクロス機能を有する双方向フォトサイリスタチップを構成することも可能である。
Incidentally, in the configuration of the
また、上記N型FET186,188は、制御端子を有する他のスイッチング素子で構成しても一向に構わない。
The N-
また、上記第11実施の形態における光点弧カプラは、上記第2実施の形態の双方向フォトサイリスタチップ51を用いているが、上記第1実施の形態,第3実施の形態〜第10実施の形態における双方向フォトサイリスタチップ31,71,81,91,120,131,152,161,171の何れか1つを用いても構わない。
The light ignition coupler in the eleventh embodiment uses the
図19〜図21は、上記第1実施の形態〜第10実施の形態における双方向フォトサイリスタチップ31,51,71,81,91,120,131,152,161,171と図23および図24に示す従来の双方向フォトサイリスタチップ4とに関して、転流特性Icomとdv/dt特性と光感度IFTとを比較したものである。
19 to 21 show the bidirectional photothyristor chips 31, 51, 71, 81, 91, 120, 131, 152, 161, 171 in the first to tenth embodiments and FIGS. 23 and 24. The commutation characteristic Icom, the dv / dt characteristic, and the photosensitivity IFT are compared with the conventional
図19は、上記光感度IFTと転流特性Icomとの関係を示す図である。尚、図中の番号は実施形態の番号を表し、例えば「1」は「第1実施の形態」を意味している。また、従来の双方向フォトサイリスタチップ4については△で示している。表1に、各実施の形態および従来の双方向フォトサイリスタチップ4に関する光感度IFT,転流特性Icomおよびdv/dt特性の値を示す。
FIG. 19 is a diagram showing the relationship between the photosensitivity IFT and the commutation characteristic Icom. The numbers in the figure represent the numbers of the embodiment. For example, “1” means “the first embodiment”. The conventional
表1
Table 1
図19から分かるように、総ての実施の形態において、従来の双方向フォトサイリスタチップ4に比して上記転流特性値Icomが増大している。これは、総ての実施の形態において、上記CH1側のPゲート拡散領域23,43,73,83,93,113,133,143とCH2側のPゲート拡散領域23',43',73',83',93',113',133',143'との間に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜35a,57a,78,88,98,122a,124,138,138',148,156a,156a'が形成されている。したがって、上記N型シリコン基板の表面における上記CH1側のPゲート拡散領域と上記CH2側のPゲート拡散領域との間のシリコン界面準位(Qss)が増大し、N型シリコン基板内の少数キャリアである正孔を上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の領域において消滅させることができ、上記正孔のライフタイムの低減を促進することができる。したがって、結果として転流特性が改善されるのである。
As can be seen from FIG. 19, in all the embodiments, the commutation characteristic value Icom is increased as compared with the conventional
また、上記第8,10実施の形態において、上記光感度値IFTが減少している。これは、Al電極146,146'を上記Pゲート拡散領域,ゲート抵抗およびアノード拡散領域を完全に覆うことが可能な最小の矩形状に形成し、このAl電極146,146'を取り囲んでリンがドープされた酸素ドープ半絶縁多結晶シリコン膜156a,156a'から成る透明膜のガードリングを形成している。したがって、Al電極146,146'周囲の遮光面積を小さくでき、結果として光感度が向上されるのである。
In the eighth and tenth embodiments, the photosensitivity value IFT is decreased. This is because the
図20は、上記光感度IFTとdv/dt特性との関係を示す図である。尚、図中の番号は実施形態の番号を表している。図20から分かるように、第3,4,5,6,8,9,10実施の形態において上記dv/dt特性値が増大している。これは、第3,4,5,6,8,9,10実施の形態において、上記N型シリコン基板上に、上記CH1およびCH2と交差して、リンをドープした酸素ドープ半絶縁多結晶シリコン膜78,88,98,122a,122a',124,124',148,156a,156a'が形成されている。したがって、上記アノード拡散領域とカソード拡散領域との間に急激な立ち上がりの電圧パルスが印加された場合に、本来光信号を受けるべき上記Pゲート拡散領域に変位電流が流れ込むことが抑制される。その結果、光信号が無くても双方向フォトサイリスタ71,81,91,120,152,161,171がオンする誤動作は生じなく、dv/dt特性を向上できるのである。
FIG. 20 is a diagram showing the relationship between the photosensitivity IFT and the dv / dt characteristic. In addition, the number in a figure represents the number of embodiment. As can be seen from FIG. 20, the dv / dt characteristic value is increased in the third, fourth, fifth, sixth, eighth, ninth and tenth embodiments. This is because in the third, fourth, fifth, sixth, eighth, ninth, and tenth embodiments, phosphorus-doped oxygen-doped semi-insulating polycrystalline silicon on the N-type silicon substrate crossing the CH1 and CH2.
図21は、上記転流特性Icomとdv/dt特性との関係を示す図である。尚、図中の番号は実施形態の番号を表している。図21から分かるように、総ての実施の形態において上記転流特性値Icomが増大し、第3,4,5,6,8,9,10実施の形態において上記dv/dt特性値が増大している。 FIG. 21 is a diagram showing the relationship between the commutation characteristic Icom and the dv / dt characteristic. In addition, the number in a figure represents the number of embodiment. As can be seen from FIG. 21, the commutation characteristic value Icom increases in all the embodiments, and the dv / dt characteristic value increases in the third, fourth, fifth, sixth, eighth, ninth, and tenth embodiments. doing.
・第12実施の形態
本実施の形態は、上記第1実施の形態〜第11実施の形態の双方向フォトサイリスタチップとLEDとで構成された光点弧カプラを用いたSSRに関する。
Twelfth Embodiment The present embodiment relates to an SSR using a light ignition coupler composed of a bidirectional photothyristor chip and an LED according to the first to eleventh embodiments.
図22は、上記SSRの等価回路図である。SSR198は、LED等の発光素子191と点弧用の双方向フォトサイリスタ192とから成る光点弧カプラ193と、負荷を実制御するための双方向サイリスタ(メインサイリスタ)194と、抵抗器195や容量196等で成るスナバ回路197とで構成されている。ここで、点弧用の双方向フォトサイリスタ192として、上記第1実施の形態〜第11実施の形態の双方向フォトサイリスタチップ31,51,71,81,91,120,131,152,161,171,181を用いている。上記回路構成において、実際に負荷電流を制御するのはメインサイリスタ194であり、双方向フォトサイリスタ192は、メインサイリスタ194を光で点弧するために用いられるのである。
FIG. 22 is an equivalent circuit diagram of the SSR. The
本実施の形態においては、上記点弧用の双方向フォトサイリスタ192として、上記転流特性Icomを約100mArms以上にまで改善可能な上記第1実施の形態〜第11実施の形態の双方向フォトサイリスタチップ31,51,71,81,91,120,131,152,161,171,181を用いている。したがって、点流失敗のない光点弧カプラ193を用いた、誤動作の少ないSSR198を得ることができるのである。
In the present embodiment, as the
さらに、上記点弧用の双方向フォトサイリスタ192として、上記第3実施の形態〜第6実施の形態,第8実施の形態〜第10実施の形態のdv/dt特性が向上している双方向フォトサイリスタチップ71,81,91,120,152,161,171を用いれば、更に誤動作の少ないSSR198を得ることができる。さらに、点弧用の双方向フォトサイリスタ192として、上記第8実施の形態および第10実施の形態の転流特性の改善と光感度の向上とが図られた双方向フォトサイリスタチップ152,171を用いれば、更に光感度の高いSSR198を得ることができる。
Further, as the
21,41,111,141…N型シリコン基板、
22,22',42,42',72,72',82,82',92,92',112,112',132,132',142,142'…アノード拡散領域(P型)、
23,23',43,43',73,73',83,83',93,93',113,113',133,133',143,143'…Pゲート拡散領域(P型)、
24,24',44,44',74,74',84,84',94,94',114,114',134,134',144,144'…カソード拡散領域(N型)、
25,25',45,45',75,75',85,85',95,95',115,115',135,135',145,145',185,187…ゲート抵抗、
26,26',37,46,46',59,76,76',79,86,86',89,96,96',99,116,116',136,136',146,146',149,165,165'…Al電極、
29,50,80,101…チャネル分離領域、
30,49,119,151…N+層、
31,51,71,81,91,120,131,152,161,171,181,192…双方向フォトサイリスタチップ、
32,52,162,182…CH1のフォトサイリスタ、
33,53,163,183…CH2のフォトサイリスタ、
34,56,56',121,155…SiO2膜、
35,57,57',122,156…酸素ドープ半絶縁多結晶シリコン膜、
35a,57a,57a',78,88,98,122a,122a',124,124',138,138',148,156a,156a'…リン・酸素ドープ半絶縁多結晶シリコン膜、
36,58,58',123,157,158…SiN膜、
38,48,118,159…Alガードリング、
39,61…正孔、
54…P型拡散領域、
55,55'…N型拡散領域、
60,90,100,184,150…ショートダイオード、
166,166',172,172'…ショットキーバリアダイオード、
186,188…N型FET、
189,191…LED、
193…光点弧カプラ、
194…メインサイリスタ、
197…スナバ回路、
198…SSR。
21, 41, 111, 141 ... N-type silicon substrate,
22, 22 ', 42, 42', 72, 72 ', 82, 82', 92, 92 ', 112, 112', 132, 132 ', 142, 142' ... Anode diffusion region (P type),
23, 23 ', 43, 43', 73, 73 ', 83, 83', 93, 93 ', 113, 113', 133, 133 ', 143, 143' ... P gate diffusion region (P type),
24, 24 ', 44, 44', 74, 74 ', 84, 84', 94, 94 ', 114, 114', 134, 134 ', 144, 144' ... cathode diffusion region (N type),
25, 25 ', 45, 45', 75, 75 ', 85, 85', 95, 95 ', 115, 115', 135, 135 ', 145, 145', 185, 187 ... gate resistance,
26, 26 ', 37, 46, 46', 59, 76, 76 ', 79, 86, 86', 89, 96, 96 ', 99, 116, 116', 136, 136 ', 146, 146', 149, 165, 165 '... Al electrode,
29, 50, 80, 101 ... channel separation region,
30, 49, 119, 151 ... N + layer,
31, 51, 71, 81, 91, 120, 131, 152, 161, 171, 181, 192 ... Bidirectional photothyristor chip,
32,52,162,182 ... CH1 photothyristor,
33,53,163,183 ... CH2 photothyristor,
34, 56, 56 ', 121, 155 ... SiO 2 film,
35, 57, 57 ', 122, 156 ... oxygen-doped semi-insulating polycrystalline silicon film,
35a, 57a, 57a ', 78, 88, 98, 122a, 122a', 124, 124 ', 138, 138', 148, 156a, 156a '... Phosphorus / oxygen-doped semi-insulating polycrystalline silicon film,
36, 58, 58 ', 123, 157, 158 ... SiN film,
38,48,118,159 ... Al guard ring,
39, 61 ... holes,
54 ... P-type diffusion region,
55, 55 '... N-type diffusion region,
60, 90, 100, 184, 150 ... short diode,
166, 166 ', 172, 172' ... Schottky barrier diode,
186,188 ... N-type FET,
189,191 ... LED,
193: Light ignition coupler,
194 ... Main thyristor,
197 ... snubber circuit,
198 ... SSR.
Claims (20)
第2導電型の第1拡散層と、上記第2導電型の第2拡散層と、この第2拡散層内に形成された上記第1導電型の第3拡散層と、を含む一対のフォトサイリスタ部
を設けた1つの半導体チップである双方向フォトサイリスタチップ
であって、
上記一対のフォトサイリスタ部のうちの一方は上記半導体チップにおける一側に配置される一方、他方は上記半導体チップにおける他側に配置されており、
上記一方のフォトサイリスタ部を構成する上記第1拡散層は、上記他方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、
上記他方のフォトサイリスタ部を構成する上記第1拡散層は、上記一方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、
上記一対のフォトサイリスタ部間に発生する2つのチャネルは、互いに交差することなく平行であり、
上記基板上における上記一対のフォトサイリスタ部を構成する2つの上記第2拡散層の間に形成されて、キャリアの移動を抑制するキャリア移動抑制領域
を備えたことを特徴とする双方向フォトサイリスタチップ。 On the surface of the first conductivity type substrate,
A pair of photons including a first diffusion layer of the second conductivity type, a second diffusion layer of the second conductivity type, and a third diffusion layer of the first conductivity type formed in the second diffusion layer. A bidirectional photothyristor chip that is one semiconductor chip provided with a thyristor section,
One of the pair of photothyristor portions is disposed on one side of the semiconductor chip, while the other is disposed on the other side of the semiconductor chip,
The first diffusion layer constituting the one photothyristor portion is opposed to the second diffusion layer and the third diffusion layer constituting the other photothyristor portion,
The first diffusion layer constituting the other photothyristor part faces the second diffusion layer and the third diffusion layer constituting the one photothyristor part,
Two channels generated between the pair of photothyristor parts are parallel without crossing each other,
A bidirectional photothyristor chip comprising a carrier movement suppression region which is formed between the two second diffusion layers constituting the pair of photothyristor portions on the substrate and suppresses carrier movement. .
上記キャリア移動抑制領域は、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜を含んでおり、
上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜は、Al電極によって上記基板と電気的に接続されている
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 1,
The carrier movement suppression region includes an oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus,
The bidirectional photothyristor chip, wherein the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus is electrically connected to the substrate by an Al electrode.
上記キャリア移動抑制領域は、さらに
上記基板の表面に形成されたショートダイオード
を含んでいる
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 2,
The bidirectional photothyristor chip, wherein the carrier movement suppression region further includes a short diode formed on the surface of the substrate.
上記ショートダイオードは、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の外径よりも小さい外径を有すると共に、一端が上記Al電極を介して上記基板と電気的に接続されている
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 3,
The short diode has an outer diameter smaller than the outer diameter of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus, and one end thereof is electrically connected to the substrate through the Al electrode. Bidirectional photothyristor chip characterized by
上記第1拡散層に電気的に接続された第1電極と上記キャリア移動抑制領域との間隔および上記第3拡散層に電気的に接続された第2電極と上記キャリア移動抑制領域との間隔のうち、何れか狭い方の間隔が、少なくとも30μmである
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 1,
The distance between the first electrode electrically connected to the first diffusion layer and the carrier movement suppression region and the distance between the second electrode electrically connected to the third diffusion layer and the carrier movement suppression region A bidirectional photothyristor chip characterized in that the narrower one of them is at least 30 μm.
上記キャリア移動抑制領域は、上記2つのチャネルの間に各チャネルと交差しないように形成されている
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 2,
The bidirectional photothyristor chip, wherein the carrier movement suppression region is formed so as not to intersect each channel between the two channels.
上記キャリア移動抑制領域は、上記2つのチャネルの夫々と交差している
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 2,
The bidirectional photothyristor chip, wherein the carrier movement suppression region intersects each of the two channels.
上記第1拡散層に電気的に接続された第1電極と上記キャリア移動抑制領域との間隔および上記第3拡散層に電気的に接続された第2電極と上記キャリア移動抑制領域との間隔のうち、何れか狭い方の間隔が、少なくとも30μmである
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 7,
The distance between the first electrode electrically connected to the first diffusion layer and the carrier movement suppression region and the distance between the second electrode electrically connected to the third diffusion layer and the carrier movement suppression region A bidirectional photothyristor chip characterized in that the narrower one of them is at least 30 μm.
上記キャリア移動抑制領域は、上記2つのチャネルの夫々と交差している
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 3,
The bidirectional photothyristor chip, wherein the carrier movement suppression region intersects each of the two channels.
上記第1拡散層に電気的に接続された第1電極と上記キャリア移動抑制領域との間隔および上記第3拡散層に電気的に接続された第2電極と上記キャリア移動抑制領域との間隔のうち、何れか狭い方の間隔が、少なくとも30μmである
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 9,
The distance between the first electrode electrically connected to the first diffusion layer and the carrier movement suppression region and the distance between the second electrode electrically connected to the third diffusion layer and the carrier movement suppression region A bidirectional photothyristor chip characterized in that the narrower one of them is at least 30 μm.
上記ショートダイオードは、上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜の外径よりも小さい外径を有すると共に、一端が上記Al電極を介して上記基板と電気的に接続されている
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 9,
The short diode has an outer diameter smaller than the outer diameter of the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus, and one end thereof is electrically connected to the substrate through the Al electrode. Bidirectional photothyristor chip characterized by
第2導電型の第1拡散層と、上記第2導電型の第2拡散層と、この第2拡散層内に形成された上記第1導電型の第3拡散層と、を含む一対のフォトサイリスタ部
を設けた1つの半導体チップである双方向フォトサイリスタチップ
であって、
上記一対のフォトサイリスタ部のうちの一方は上記半導体チップにおける一側に配置される一方、他方は上記半導体チップにおける他側に配置されており、
上記一方のフォトサイリスタ部を構成する上記第1拡散層は、上記他方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、
上記他方のフォトサイリスタ部を構成する上記第1拡散層は、上記一方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、
上記一対のフォトサイリスタ部間に発生する2つのチャネルは、互いに交差することなく平行であり、
上記基板上であって、且つ、上記一対のフォトサイリスタ部を構成する2つの上記第1拡散層と上記基板との接合部近傍および上記一対のフォトサイリスタ部を構成する2つの上記第2拡散層と上記基板との接合部近傍に、上記チャネルと交差して形成されて、キャリアの移動を抑制するリンがドープされた酸素ドープ半絶縁多結晶シリコン膜
を備えたことを特徴とする双方向フォトサイリスタチップ。 On the surface of the first conductivity type substrate,
A pair of photons including a first diffusion layer of the second conductivity type, a second diffusion layer of the second conductivity type, and a third diffusion layer of the first conductivity type formed in the second diffusion layer. A bidirectional photothyristor chip that is one semiconductor chip provided with a thyristor section,
One of the pair of photothyristor portions is disposed on one side of the semiconductor chip, while the other is disposed on the other side of the semiconductor chip,
The first diffusion layer constituting the one photothyristor portion is opposed to the second diffusion layer and the third diffusion layer constituting the other photothyristor portion,
The first diffusion layer constituting the other photothyristor part faces the second diffusion layer and the third diffusion layer constituting the one photothyristor part,
Two channels generated between the pair of photothyristor parts are parallel without crossing each other,
The two second diffusion layers on the substrate and in the vicinity of the junction between the two first diffusion layers and the substrate constituting the pair of photothyristor portions and the pair of photothyristor portions. And an oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus, which is formed in the vicinity of the junction between the substrate and the substrate and intersects with the channel and suppresses carrier movement. Thyristor chip.
上記対を成す2つのフォトサイリスタ部の間に、上記2つのチャネルの夫々と交差してAlによって形成されて、上記基板と電気的に接続されたAlガードリング
を備えて、
上記各リンがドープされた酸素ドープ半絶縁多結晶シリコン膜と上記Alガードリングとの間隔は、少なくとも30μmである
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 12,
An Al guard ring formed by Al intersecting each of the two channels and electrically connected to the substrate is provided between the two photothyristor portions forming the pair.
A bidirectional photothyristor chip, wherein a distance between the oxygen-doped semi-insulating polycrystalline silicon film doped with each phosphorus and the Al guard ring is at least 30 μm.
第2導電型の第1拡散層と、上記第2導電型の第2拡散層と、この第2拡散層内に形成された上記第1導電型の第3拡散層と、を含む一対のフォトサイリスタ部
を設けた1つの半導体チップである双方向フォトサイリスタチップ
であって、
上記一対のフォトサイリスタ部のうちの一方は上記半導体チップにおける一側に配置される一方、他方は上記半導体チップにおける他側に配置されており、
上記一方のフォトサイリスタ部を構成する上記第1拡散層は、上記他方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、
上記他方のフォトサイリスタ部を構成する上記第1拡散層は、上記一方のフォトサイリスタ部を構成する上記第2拡散層および第3拡散層と対向しており、
上記一対のフォトサイリスタ部間に発生する2つのチャネルは、互いに交差することなく平行であり、
上記基板上における上記一対のフォトサイリスタ部を構成する2つの上記第2拡散層の間であって、且つ、上記2つの第2拡散層と上記基板との接合部近傍の夫々に、上記2つのチャネルの間に各チャネルと交差しないように形成されて、キャリアの移動を抑制するリンがドープされた酸素ドープ半絶縁多結晶シリコン膜
を備えたことを特徴とする双方向フォトサイリスタチップ。 On the surface of the first conductivity type substrate,
A pair of photons including a first diffusion layer of the second conductivity type, a second diffusion layer of the second conductivity type, and a third diffusion layer of the first conductivity type formed in the second diffusion layer. A bidirectional photothyristor chip that is one semiconductor chip provided with a thyristor section,
One of the pair of photothyristor portions is disposed on one side of the semiconductor chip, while the other is disposed on the other side of the semiconductor chip,
The first diffusion layer constituting the one photothyristor portion is opposed to the second diffusion layer and the third diffusion layer constituting the other photothyristor portion,
The first diffusion layer constituting the other photothyristor part faces the second diffusion layer and the third diffusion layer constituting the one photothyristor part,
Two channels generated between the pair of photothyristor parts are parallel without crossing each other,
Between the two second diffusion layers constituting the pair of photothyristor portions on the substrate and in the vicinity of the junction between the two second diffusion layers and the substrate, the two A bidirectional photothyristor chip comprising an oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus that suppresses carrier movement and is formed so as not to intersect each channel between channels.
上記第1拡散層に電気的に接続された第1電極と上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜との間隔および上記第3拡散層に電気的に接続された第2電極と上記リンがドープされた酸素ドープ半絶縁多結晶シリコン膜との間隔とのうち、何れか狭い方の間隔が、少なくとも30μmであり、
上記2つのリンがドープされた酸素ドープ半絶縁多結晶シリコン膜における互いの間隔は、少なくとも30μmである
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to claim 14,
A distance between the first electrode electrically connected to the first diffusion layer and the oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus, and a second electrode electrically connected to the third diffusion layer; Among the intervals between the phosphorus-doped oxygen-doped semi-insulating polycrystalline silicon film, the narrower interval is at least 30 μm,
The bidirectional photothyristor chip, characterized in that an interval between the two phosphorus-doped oxygen-doped semi-insulating polycrystalline silicon films is at least 30 μm.
上記基板上において、上記対を成すフォトサイリスタ部の夫々に関して、上記第1拡散層と上記基板との接合部近傍および上記第2拡散層と上記基板との接合部近傍を含むと共に、第1拡散層および上記第2拡散層を取り囲む環状領域に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜から成る透明ガードリングを形成した
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to any one of claims 1, 12, and 14,
On the substrate, each of the paired photothyristor portions includes the vicinity of the junction between the first diffusion layer and the substrate and the vicinity of the junction between the second diffusion layer and the substrate, and the first diffusion. A bidirectional photothyristor chip, wherein a transparent guard ring made of an oxygen-doped semi-insulating polycrystalline silicon film doped with phosphorus is formed in an annular region surrounding the layer and the second diffusion layer.
上記各フォトサイリスタ部を構成する第2拡散層と基板との間に形成されたショットキーバリアダイオードを備えた
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to any one of claims 1, 12, and 14,
A bidirectional photothyristor chip comprising a Schottky barrier diode formed between a second diffusion layer constituting each photothyristor section and a substrate.
上記第1導電型はN型およびP型の何れか一方であり、
上記第2導電型はN型およびP型の他方であり、
上記夫々のフォトサイリスタ部において、上記第3拡散領域と第2拡散領域と基板あるいは上記第1拡散領域と基板と第2拡散領域でなるNPNトランジスタのベースとエミッタ電極との間に、ゲート抵抗とスイッチング素子とを並列に接続し、
上記スイッチング素子の制御端子を、上記第3拡散領域と第2拡散領域と基板あるいは上記第1拡散領域と基板と第2拡散領域でなるPNPトランジスタのベースに接続した
ことを特徴とする双方向フォトサイリスタチップ。 The bidirectional photothyristor chip according to any one of claims 1, 12, and 14,
The first conductivity type is either N type or P type,
The second conductivity type is the other of N type and P type,
In each of the photothyristor sections, a gate resistance and a gate resistance are provided between the third diffusion region and the second diffusion region and the substrate or between the base and emitter electrodes of the NPN transistor including the first diffusion region, the substrate and the second diffusion region. Connect the switching element in parallel,
The bidirectional photo, wherein a control terminal of the switching element is connected to a base of a PNP transistor comprising the third diffusion region and the second diffusion region and the substrate or the first diffusion region, the substrate and the second diffusion region. Thyristor chip.
ことを特徴とする光点弧カプラ。 An optical ignition coupler comprising the bidirectional photothyristor chip according to any one of claims 1, 12, and 14, and a light emitting diode.
ことを特徴とするソリッドステートリレー。 20. A solid state relay comprising the light ignition coupler according to claim 19 and a snubber circuit.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004075900A JP2005268377A (en) | 2004-03-17 | 2004-03-17 | Bidirectional photo-thyristor chip, optical ignition coupler, and solid-state relay |
US11/080,522 US7423298B2 (en) | 2004-03-17 | 2005-03-16 | Bidirectional photothyristor chip, optical lighting coupler, and solid state relay |
KR1020050022350A KR100644259B1 (en) | 2004-03-17 | 2005-03-17 | Bidirectional photothyristor chip |
CNB2005100788631A CN100440511C (en) | 2004-03-17 | 2005-03-17 | Bidirectional photocontrol crystalbrake tube chip, photoarcing coupler and solid relay |
TW094108228A TWI260780B (en) | 2004-03-17 | 2005-03-17 | Bidirectional photo-thyristor chip, optical ignition coupler, and solid-state relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004075900A JP2005268377A (en) | 2004-03-17 | 2004-03-17 | Bidirectional photo-thyristor chip, optical ignition coupler, and solid-state relay |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005268377A true JP2005268377A (en) | 2005-09-29 |
Family
ID=35092640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004075900A Pending JP2005268377A (en) | 2004-03-17 | 2004-03-17 | Bidirectional photo-thyristor chip, optical ignition coupler, and solid-state relay |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2005268377A (en) |
CN (1) | CN100440511C (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015216259A (en) * | 2014-05-12 | 2015-12-03 | シャープ株式会社 | Bidirectional photo-thyristor chip, and solid-state relay |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5941955B2 (en) * | 2014-09-10 | 2016-06-29 | シャープ株式会社 | Phototriac element |
US9923051B1 (en) * | 2016-09-21 | 2018-03-20 | Xilinx, Inc. | Substrate noise isolation structures for semiconductor devices |
CN109411561B (en) * | 2018-09-30 | 2020-03-31 | 珠海市大鹏电子科技有限公司 | Layout design method and production process of phototriode chip and optical coupler |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209431A (en) * | 1997-01-20 | 1998-08-07 | Sharp Corp | Planar type semiconductor element |
JP3352349B2 (en) * | 1997-02-24 | 2002-12-03 | シャープ株式会社 | Bidirectional thyristor element |
-
2004
- 2004-03-17 JP JP2004075900A patent/JP2005268377A/en active Pending
-
2005
- 2005-03-17 CN CNB2005100788631A patent/CN100440511C/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015216259A (en) * | 2014-05-12 | 2015-12-03 | シャープ株式会社 | Bidirectional photo-thyristor chip, and solid-state relay |
Also Published As
Publication number | Publication date |
---|---|
CN100440511C (en) | 2008-12-03 |
CN1694255A (en) | 2005-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100644259B1 (en) | Bidirectional photothyristor chip | |
JP4065825B2 (en) | Bidirectional photothyristor chip, light ignition coupler, and solid state relay | |
US20080142834A1 (en) | Voltage-controlled bidirectional switch | |
JP2009188178A (en) | Semiconductor device | |
JPH0117268B2 (en) | ||
JP4065772B2 (en) | Bidirectional photothyristor chip | |
JP3243792B2 (en) | Lateral emitter switching thyristor element and vertical emitter switching thyristor element | |
JPH0213824B2 (en) | ||
JPH0113233B2 (en) | ||
JP2005268377A (en) | Bidirectional photo-thyristor chip, optical ignition coupler, and solid-state relay | |
JPH0465552B2 (en) | ||
JPH055383B2 (en) | ||
JPH0138380B2 (en) | ||
EP0108874A1 (en) | Radiation-controllable thyristor | |
JP4855691B2 (en) | Bidirectional photothyristor chip | |
US4345163A (en) | Control circuitry for high voltage solid-state switches | |
JPS623987B2 (en) | ||
JP2683302B2 (en) | Semiconductor device | |
JP4106175B2 (en) | For example, a circuit arrangement for controlling the starting stage | |
KR100486346B1 (en) | Power semiconductor device and fabricating method therefor | |
KR20120021661A (en) | Thyristor of semiconductor device | |
JP2009245987A (en) | Thyristor | |
KR20130011027A (en) | Esd protection device | |
JPH07202169A (en) | Integrated semiconductor device with thyristor | |
JP2015076582A (en) | Bi-directional photothyristor chip, optical ignition coupler, and solid-state relay |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100112 |