JPH0547990B2 - - Google Patents

Info

Publication number
JPH0547990B2
JPH0547990B2 JP57023240A JP2324082A JPH0547990B2 JP H0547990 B2 JPH0547990 B2 JP H0547990B2 JP 57023240 A JP57023240 A JP 57023240A JP 2324082 A JP2324082 A JP 2324082A JP H0547990 B2 JPH0547990 B2 JP H0547990B2
Authority
JP
Japan
Prior art keywords
photothyristor
gate
pnp transistor
base width
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57023240A
Other languages
Japanese (ja)
Other versions
JPS58140161A (en
Inventor
Toshibumi Yoshikawa
Yukinori Nakakura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP57023240A priority Critical patent/JPS58140161A/en
Publication of JPS58140161A publication Critical patent/JPS58140161A/en
Publication of JPH0547990B2 publication Critical patent/JPH0547990B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 本発明はホトサイリスタに関し、特に発光ダイ
オードと組み合せて光結合半導体装置として利用
し得る半導体装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a photothyristor, and more particularly to a semiconductor device that can be used as an optically coupled semiconductor device in combination with a light emitting diode.

従来から第1図に示すように、入力側に発光ダ
イオードGL、出力側にホトサイリスタPTを用い
て、ワンパツケージにしたホトサイリスタカプラ
が実用化されている。このようなホトサイリスタ
カプラは電磁リレーに比べて、入出力間の絶縁
性が極めて良い、動作速度が早い、寿命が長
い、ノイズの発生が少ない、外部磁界の影響
がない、小型である等の長所があり、各種機器
の電子回路化が進むにつれて、信号伝達系のアイ
ソレーシヨンやACコントロール等、広い分野で
利用されている。
Conventionally, as shown in Figure 1, a photothyristor coupler has been put into practical use that uses a light emitting diode GL on the input side and a photothyristor PT on the output side to form a single package. Compared to electromagnetic relays, these photothyristor couplers have extremely good insulation between input and output, faster operation speed, longer life, less noise generation, no influence from external magnetic fields, and smaller size. It has many advantages, and as the electronic circuits of various devices progress, it is used in a wide range of fields such as isolation of signal transmission systems and AC control.

しかし、上記ホトサイリスタはアノードA・カ
ソードK間に急峻な電圧が印加されると、ホトサ
イリスタ本来のブレークオーバー電圧よりも低い
電圧でオン状態となる。この現象は急峻な立上り
電圧(dv/dt)が印加されると、第2図のホトサイ リスタ等価回路図に示すように容量C0(接合容量
等)を通して次式で示す変位電流iDが流れること
による。
However, when a steep voltage is applied between the anode A and the cathode K, the photothyristor turns on at a voltage lower than the original breakover voltage of the photothyristor. This phenomenon occurs when a steep rising voltage (dv/dt) is applied, and as shown in the photothyristor equivalent circuit diagram in Figure 2, a displacement current i D shown by the following equation flows through the capacitor C 0 (junction capacitance, etc.). It depends.

iD=dQ/dt=d(c0v)/dt=C0dv/dt+
Vdc0/dt (1) ここで、C0:一定と仮定すると(1)式は更に次
のようになる。
i D = dQ/dt=d(c 0 v)/dt=C 0 dv/dt+
Vdc 0 /dt (1) Here, assuming that C0 is constant, equation (1) becomes further as follows.

iD=C0 dv/dt (2) この結果、dv/dtの値が大きいとホトサイリ
スタはオン状態となる。このような現象を起こさ
ない最大の立上り電圧(dv/dt)Mの値を臨界オ
フ電圧上昇率という。
i D =C 0 dv/dt (2) As a result, when the value of dv/dt is large, the photothyristor is turned on. The value of the maximum rising voltage (dv/dt) M that does not cause this phenomenon is called the critical off-voltage rise rate.

実際にホトサイリスタカプラを使用する場合に
は、第3図に示すように、ホトサイリスタのゲー
トPGとカソードKの間に、抵抗RGとコンデンサ
CGを接続し、急峻な電圧が印加された場合の誤
動作を防止している。ところで、実際の回路を設
計する上で、抵抗、コンデンサを外付けすること
は取付場所、コストアツプの点より大変不便であ
る。
When actually using a photothyristor coupler, as shown in Figure 3, a resistor R G and a capacitor are connected between the photothyristor gate PG and cathode K.
CG is connected to prevent malfunction when a steep voltage is applied. By the way, when designing an actual circuit, externally attaching resistors and capacitors is very inconvenient in terms of installation locations and increased costs.

上述のようなホトサイリスタの急峻な立上り電
圧dv/dtによる誤動作の改善については従来か
ら次のような方法が報告されている。
Conventionally, the following methods have been reported for improving the malfunction caused by the steep rising voltage dv/dt of the photothyristor as described above.

(1) PNPトランジスタのhFEを小さくする。(1) Reduce h FE of PNP transistor.

(2) ゲート抵抗RGを小さくする。(2) Reduce gate resistance R G.

(3) ゲート抵抗をトランジスタで制御する。(3) Control the gate resistance with a transistor.

(4) ゲート抵抗をMOSFETで制御する。(4) Control gate resistance with MOSFET.

しかしいずれの方法も、仮え(dv/dt)M値を
大きくすることができても、そのために最小トリ
ガ電流IFTが大きくなつたり、回路の製造に複雑
或いは特別な工程を要するなどの欠点があり、実
用化には問題があつた。
However, in both methods, even if it is possible to increase the (dv/dt) M value, the minimum trigger current I FT increases, and the manufacturing of the circuit requires a complicated or special process. However, there were problems in practical application.

本発明は従来装置のように外付部品を不用と
し、また複雑な工程を用いることなく(dv/dt)
Mを改善した半導体装置を提供するものである。
The present invention eliminates the need for external parts and complicated processes unlike conventional devices (DV/DT).
The present invention provides a semiconductor device with improved M.

本発明を要約すれば縦型ホトサイリスタにおい
て、ホトサイリスタに含まれるPNPトランジス
タのhFEを1.0より大きく、かつPゲートに接続さ
れた抵抗を20kΩより小さくするとともに、PNP
トランジスタのベース幅を100μないし300μにす
ることにより達成できる。またゲートに接続され
た抵抗は、ホトサイリスタのアノードと同時拡散
によりホトサイリスタと一体に形成すると、より
低抵抗化およびベース幅の大型化に都合がよい。
To summarize the present invention, in a vertical photothyristor, the h FE of the PNP transistor included in the photothyristor is made larger than 1.0, the resistance connected to the P gate is made smaller than 20 kΩ, and the PNP
This can be achieved by setting the base width of the transistor to 100μ to 300μ. Further, if the resistor connected to the gate is formed integrally with the photothyristor by simultaneous diffusion with the anode of the photothyristor, it is convenient for lowering the resistance and increasing the base width.

以下実施例を挙げて本発明を詳細に説明する。 The present invention will be explained in detail below with reference to Examples.

第4図は本発明による縦型ホトサイリスタの構
造である。
FIG. 4 shows the structure of a vertical photothyristor according to the present invention.

同図において、1はN型半導体基板で、通常20
〜50Ω・cmの比抵抗で150〜500μ程度の厚さをも
つたシリコンが用いられる。N型半導体基板1は
両面より、ボロン又はガリウム等のP型不純物が
素子領域周辺に拡散され、N型基板1を部分的に
貫通分離した後、さらに裏面全面にP型不純物を
再度拡散してアノード2が作成される。尚基板1
が厚い場合は、分離領域のシリコンを予めエツチ
ングしてから分離拡散したり、メサエツチを用い
て分離することもできる。3は基板主表面よりN
型基板1中へP型不純物ボロンを5〜60μ拡散す
ることによつて形成したPゲートであり、一般に
はアノードの裏面全面拡散と同時に作成される
(拡散深さは耐圧、hFEにより変化し得る)。上記
アノード2とゲート3との間には基板厚さ方向に
ベース幅dが設定される。4は上記ゲート3の中
にN型不純物リンを拡散して形成したカソードで
ある。深さは一般に2〜20μ程度である。拡散に
よつて上記各領域が作成された半導体基板の主表
面は絶縁膜5で被われ、絶縁膜5として一般的に
はSiO2が用いられる。上記各領域にはそれぞれ
アノード電極6、ゲート電極7、カソード電極8
がAl等の金属によつて形成される。
In the figure, 1 is an N-type semiconductor substrate, usually 20
Silicon is used with a resistivity of ~50Ω·cm and a thickness of about 150–500μ. P-type impurities such as boron or gallium are diffused around the element region from both sides of the N-type semiconductor substrate 1, and after partially penetrating and separating the N-type substrate 1, P-type impurities are further diffused over the entire back surface. Anode 2 is created. Furthermore, board 1
If the silicon is thick, the silicon in the isolation region can be etched in advance and then separated and diffused, or the isolation can be performed using mesa etching. 3 is N from the main surface of the board
The P gate is formed by diffusing 5 to 60 μm of P type impurity boron into the mold substrate 1, and is generally created at the same time as the entire back surface diffusion of the anode (the diffusion depth varies depending on the breakdown voltage and h FE) . obtain). A base width d is set between the anode 2 and the gate 3 in the substrate thickness direction. Reference numeral 4 denotes a cathode formed by diffusing N-type impurity phosphorus into the gate 3. The depth is generally about 2 to 20 microns. The main surface of the semiconductor substrate on which the above regions are formed by diffusion is covered with an insulating film 5, and SiO 2 is generally used as the insulating film 5. Each of the above regions has an anode electrode 6, a gate electrode 7, and a cathode electrode 8.
is made of metal such as Al.

断面構造は上述のように従来の縦型ホトサイリ
スタと同じ構造をもつが、(dv/dt)Mを大きくす
るためこの実施例によるホトサイリスタは、ホト
サイリスタに含まれるPNPトランジスタのベー
ス幅を最適化し、さらにhFEを大きく且つゲート
抵抗を小さくしたものである。即ち上記hFE及び
ゲート抵抗の特性は通常トランジスタのベース領
域のライフタイムを大きくすることによつて得ら
れ、熱処理を施こすことによつて特性が得られ
る。
As mentioned above, the cross-sectional structure is the same as that of the conventional vertical photothyristor, but in order to increase (dv/dt) M , the photothyristor according to this embodiment optimizes the base width of the PNP transistor included in the photothyristor. In addition, h FE is increased and gate resistance is decreased. That is, the characteristics of h FE and gate resistance described above are usually obtained by increasing the lifetime of the base region of the transistor, and are obtained by performing heat treatment.

1例として、カソード領域4の拡散終了後900
℃N2中にて熱処理すると、PNPトランジスタの
hFEは1.5〜3倍改善される。この場合、一般のホ
トサイリスタは表面をSiO2で保護されており、
酸素雰囲気中で熱処理するとPNPトランジスタ
のhFEは大幅に劣化する。従つてSiO2膜を一度剥
離する等別の工程追加が必要となる。又、無転位
拡散技術や不純物濃度の最適化等他の方法を用い
てもよい。
As an example, after the completion of diffusion of cathode region 4, 900
When heat treated in ℃ N2 , the PNP transistor
h FE is improved by 1.5-3 times. In this case, the surface of the general photothyristor is protected with SiO 2 ,
Heat treatment in an oxygen atmosphere significantly degrades the h FE of PNP transistors. Therefore, it is necessary to add another process such as once removing the SiO 2 film. Other methods such as dislocation-free diffusion technology and optimization of impurity concentration may also be used.

上記、縦型ホトサイリスタの構造において、ま
ずPNPトランジスタのベース幅を例えば100μの
一定値に作製したものにおいて熱処理等によつ
て、PNPトランジスタのhFEを変化させた場合の
測定値を第5図に示す。同図はホトサイリスタカ
プラにおいて、ホトサイリスタをオフからオン状
態へ移行させるに必要な発光ダイオードの順方向
電流の最小値(最小トリガ電流:IFT)と臨界オ
フ電圧上昇率dv/dtの関係を示す。図中の()
内に示すhFEの値は、それぞれの素子において、
コレクタ電流を変化した場合のhFEのピークの値
を示す。
In the structure of the vertical photothyristor mentioned above, first, the base width of the PNP transistor was made to a constant value of, for example, 100μ, and then the h FE of the PNP transistor was changed by heat treatment etc., and the measured values are shown in Figure 5. Shown below. The figure shows the relationship between the minimum forward current of the light emitting diode (minimum trigger current: I FT ) required to transition the photothyristor from OFF to ON state and the critical OFF voltage increase rate dv/dt in a photothyristor coupler. show. () in the diagram
The value of h FE shown in each element is
The peak value of h FE is shown when the collector current is changed.

第5図の直線Aはゲート抵抗RGを20kΩに固定
(NPNトランジスタのhFEも固定)した場合に,
PNPトランジスタのhFEを0.15,0.5,2.5,5に順
次変化させたときのIFTと(dv/dt)Mとの関係を
示す。直線Aは比較的緩やかな勾配をもち、IFT
に対する(dv/dt)Mの変化を小さいことを示す。
Straight line A in Figure 5 shows that when the gate resistance R G is fixed at 20 kΩ (the h FE of the NPN transistor is also fixed),
The relationship between I FT and (dv/dt) M is shown when h FE of the PNP transistor is sequentially changed to 0.15, 0.5, 2.5, and 5. Straight line A has a relatively gentle slope, and I FT
(dv/dt) indicates that the change in M is small.

次にPNPトランジスタのhFEを一定(NPNトラ
ンジスタのhFEも一定)にし、ゲート抵抗RGを変
化させた場合のIFTと(dv/dt)Mとの関係を直線
Bに示す。直線BはPNPトランジスタのhFEを5
に設定した場合で、従つて直線A上のhFE=5の
点を通る直線となる。hFEを2.5,0.5,0.15と変化
させた場合には、直線A上の各hFEの点を通つて
直線Bとほぼ平行な直線で表わす変化を示す。直
線Bから判るようにゲート抵抗を変化させた場
合、IFTに対して(dv/dt)Mの変化が非常に大き
い。
Next, line B shows the relationship between I FT and (dv/dt) M when the h FE of the PNP transistor is kept constant (the h FE of the NPN transistor is also constant) and the gate resistance R G is varied. Straight line B represents h FE of PNP transistor as 5
Therefore, the straight line passes through the point h FE =5 on the straight line A. When h FE is changed to 2.5, 0.5, and 0.15, the change is represented by a straight line that passes through each h FE point on straight line A and is almost parallel to straight line B. As can be seen from straight line B, when the gate resistance is changed, the change in (dv/dt) M is very large with respect to IFT .

従来のホトサイリスタは、hFE=0.1〜1.0及び
Rg=20〜100kΩ程度(ベース幅dは100μ)で構
成されており、第5図の直線Aはゲート抵抗を最
小の20kΩとした場合の従来例の一部を示してい
る。
Conventional photothyristor has h FE =0.1~1.0 and
Rg=about 20 to 100 kΩ (base width d is 100 μ), and straight line A in FIG. 5 shows a part of the conventional example in which the gate resistance is set to the minimum 20 kΩ.

今ホトサイリスタのPNPトランジスタがhFE
5に設定されているとすると、発光ダイオードの
最小トリガ電流IFTが5mAである場合、従来の素
子では、(dv/dt)Mは7v/μsecであるが、本発明
によれば直線Bから140v/μsecとなり20倍の改
善が得られる。またIFTを10mAに選べば70倍も
(dv/dt)Mを大きくすることができる。PNPトラ
ンジスタのhFEが更に大きくなると効果は更に一
層顕著になる。
Now the PNP transistor of the photothyristor is h FE =
5, if the minimum trigger current I FT of the light emitting diode is 5 mA, in the conventional device, (dv/dt) M is 7 v/μsec, but according to the present invention, from the straight line B 140v/μsec, which is a 20 times improvement. Furthermore, if I FT is chosen to be 10 mA, M can be increased by 70 times (dv/dt). The effect becomes even more pronounced as the h FE of the PNP transistor becomes larger.

従来のホトサイリスタではhFE=0.1〜1.0,RG
20〜100kΩ程度で使用されているが、本発明にお
いてはhFEを1.0より大きく、かつPゲートに接続
された抵抗Rgを20kΩより小さくすることによ
り、上記従来例に比して、最小トリガ電流IFT
の関連において臨界オフ電圧上昇率(dv/dt)M
を大幅に改善できる。
In conventional photothyristors, h FE = 0.1 to 1.0, R G =
However, in the present invention, by making h FE larger than 1.0 and the resistor Rg connected to the P gate smaller than 20 kΩ, the minimum trigger current can be reduced compared to the above conventional example. Critical off-voltage rise rate (dv/dt) M in relation to I FT
can be significantly improved.

上記dv/dt値の改善は、更に第4図における
ホトサイリスタのPNPトランジスタのベース幅
dを選ぶことによつて顕著になる。即ち、ベース
幅dはdv/dt値が最も大きくなるように選ばれ
る。
The above-mentioned improvement in the dv/dt value becomes more remarkable by selecting the base width d of the PNP transistor of the photothyristor shown in FIG. That is, the base width d is selected so that the dv/dt value is the largest.

第6図は、上記第5図のhFE=5.0と同じ作製条
件で作製したホトトランジスタにおいて、ベース
幅dを50,100,150,300μに順次変化させた場
合に、各ホトトランジスタから得られるIFT
(dv/dt)Mとの関係を示す。図中の()数値はゲ
ート抵抗を示す。図から読取れるようにベース幅
dを100μより大きく300μまでとすることにより、
最小トリガ電流IFTに対する臨界オフ電圧上昇率
(dv/dt)Mの直線をさらに急峻にでき、同一のIFT
に対して(dv/dt)Mは顕著に変化し、ベース幅
dの増加につれて(dv/dt)Mは大きくなる。IFT
の値が大きくなるにつれて上記効果は一層顕著に
なる。
Figure 6 shows the results obtained from each phototransistor when the base width d was sequentially changed to 50, 100, 150, and 300μ in phototransistors manufactured under the same manufacturing conditions as h FE = 5.0 in Figure 5 above. The relationship between I FT and (dv/dt) M is shown. The numbers in parentheses in the figure indicate gate resistance. As can be seen from the figure, by setting the base width d to greater than 100μ and up to 300μ,
The critical off-voltage rise rate (dv/dt) M with respect to the minimum trigger current I FT can be made even steeper, and the same I FT
For (dv/dt) M changes significantly, and as the base width d increases, (dv/dt) M becomes larger. I FT
The above effect becomes more pronounced as the value of becomes larger.

尚第6図において、PNPトランジスタのhFE
値は、ベース幅50,100,150,300μに対応して
8.2,5.0,3.8,2.3に対応する。
In Figure 6, the values of h FE of the PNP transistor correspond to base widths of 50, 100, 150, and 300μ.
Compatible with 8.2, 5.0, 3.8, 2.3.

上記効果はPNPトランジスタのhFEをさらに大
きくすると顕著になる。
The above effect becomes more noticeable when the h FE of the PNP transistor is further increased.

光結合装置としてホトサイリスタと発光ダイオ
ードを一体化して構成する場合のパツケージの構
造を改善することにより、IFTを小さくしても
(dv/dt)Mの上昇を図ることができる。一例とし
てガラス又はフイルムの両面に発光・受光素子の
夫々を設置し、両素子間の距離を小さくした構
造、或いは透明樹脂で光結合した素子の外側をモ
ールドする際に、黒色樹脂で囲む代りに白色樹脂
を用いて反射光を利用し得る構造によつてIFT
小さくすることができる。
By improving the structure of a package in which a photothyristor and a light emitting diode are integrated as an optical coupling device, it is possible to increase (dv/dt) M even if I FT is reduced. For example, a structure in which light-emitting and light-receiving elements are installed on both sides of glass or film and the distance between both elements is reduced, or when molding the outside of an element optically coupled with transparent resin, instead of surrounding it with black resin. I FT can be reduced by using a structure that uses white resin and utilizes reflected light.

上記hFEを大きくする、ゲート抵抗を小さくす
る、及びベース幅を最も大きく選ぶことによる
dv/dt値の大幅な改善は以下のように説明され
る。
By increasing the above h FE , decreasing the gate resistance, and selecting the widest base width.
The significant improvement in dv/dt values is explained as follows.

まず、ホトサイリスタにおいてPNPトランジ
スタ部分の応答を考える。トランジスタの応答
は、次式で表わされる。
First, consider the response of the PNP transistor part of the photothyristor. The response of the transistor is expressed by the following equation.

tPNP∞hFE×tD (3) tDはPNPトランジスタの構造等により、決定さ
れる値である。一般的にhFEを大きくすると応答
は遅くなり、急峻な信号に追随できなくなる。
t PNP ∞h FE ×t D (3) t D is a value determined by the structure of the PNP transistor, etc. In general, increasing hFE slows down the response and makes it impossible to follow steep signals.

次にゲート抵抗の効果を考える。第7図のホト
サイリスタ等価回路においてホトサイリスタのゲ
ートPG、カソードK間にゲート抵抗RGを接続し
た場合を考える。式(1),(2)に基づく変位電流は、
まずゲート抵抗RGに流れ、ゲートの電位は次式
となる。
Next, consider the effect of gate resistance. Consider the case where a gate resistor RG is connected between the gate PG and cathode K of the photothyristor in the photothyristor equivalent circuit shown in FIG. The displacement current based on equations (1) and (2) is
First, it flows through the gate resistor R G , and the gate potential is given by the following equation.

VG=iDRG≒CRGdv/dt (4) 上記VGの値がサイリスタの活性電圧VGB以上に
なると、サイリスタはオン状態となる。そこでゲ
ート抵抗を小さくすると臨界オフ電圧上昇率は大
きくなる。更に式(3)におけるtDは次式で与えられ
る。
V G = i D R G ≒ CR G dv/dt (4) When the value of V G above becomes equal to or higher than the activation voltage V GB of the thyristor, the thyristor is turned on. Therefore, if the gate resistance is decreased, the rate of increase in the critical off-voltage increases. Furthermore, t D in equation (3) is given by the following equation.

tD∞d2 (5) dはPNPトランジスタのベース幅を示す。こ
のようにベース幅を大きくすると応答は遅くな
る。
t D ∞d 2 (5) d indicates the base width of the PNP transistor. Increasing the base width in this way slows down the response.

ところで、dv/dtによる変位電流は過渡現象であ る。このため上記効果は相乗的に作用することが
期待できる。このようにPNPトランジスタのベ
ース幅を大きくし、更にhFEを大きくし、かつゲ
ート抵抗を小さくすることにより(dv/dt)M
を大幅に改善できる。
By the way, the displacement current due to dv/dt is a transient phenomenon. Therefore, the above effects can be expected to act synergistically. In this way, by increasing the base width of the PNP transistor, further increasing h FE , and decreasing the gate resistance, the (dv/dt) M width can be significantly improved.

又、PNPトランジスタのhFEを大きくする方法
は一般に光感度を大きくする効果を伴う。このた
めIFTを小さくする効果があり、(dv/dt)M値の改
善効果をさらに高める。一般に上述のように900
℃にてN2中にてアニールすると光感度は約20〜
30%改善される。
Furthermore, the method of increasing h FE of a PNP transistor generally has the effect of increasing photosensitivity. Therefore, it has the effect of reducing I FT and further increases the effect of improving the (dv/dt) M value. Generally 900 as mentioned above
When annealed in N2 at °C, the photosensitivity is approximately 20~
Improved by 30%.

さらに、上記ゲート抵抗RGは容易にホトサイ
リスタ本体と1チツプ化できる。第8図に1例を
示す。9は基板1の中にP型不純物ボロンを拡散
して作成する抵抗であり、抵抗の一端はゲート部
4と重ねて作成し、他方は電極10により、カソ
ード電極8と接続する。同一抵抗値を用いて外付
抵抗をもつ構造と抵抗内蔵した構造とを比較する
と、抵抗内蔵の方が(dv/dt)M値は2〜3倍大
きくなる。これは、dv/dtの過渡現象は分布関
数として考える必要があり、ゲート抵抗をホトサ
イリスタに近づけて設置することの必要を意味す
る。この効果により、本発明をさらに改善でき
る。
Furthermore, the gate resistor RG can be easily integrated into a single chip with the photothyristor body. An example is shown in FIG. Reference numeral 9 denotes a resistor made by diffusing P-type impurity boron into the substrate 1. One end of the resistor is made to overlap the gate portion 4, and the other end is connected to the cathode electrode 8 through an electrode 10. When comparing a structure with an external resistor and a structure with a built-in resistor using the same resistance value, the (dv/dt) M value of the built-in resistor is two to three times larger. This means that the dv/dt transient phenomenon needs to be considered as a distribution function, and the gate resistor needs to be installed close to the photothyristor. This effect allows further improvement of the present invention.

上記抵抗9を拡散によつて作製する工程を利用
して、ベース幅dを広くすることができる。即
ち、N型基板1は分離のために貫通してP型不純
物を拡散するため、余り厚い基板を利用すること
ができない。そこで実質的にベース幅を広げるた
め、第4図で説明したようにゲート拡散と同時に
アノードのための裏面全面拡散をする代りに、上
記抵抗拡散を利用する。例えばゲート拡散の深さ
50μ、抵抗拡散の深さ5μとすると実質的にベース
幅は45μ大きくなり、dv/dtの改善を図ることが
できる。
By using the process of manufacturing the resistor 9 by diffusion, the base width d can be increased. That is, since the N-type substrate 1 is penetrated for isolation and the P-type impurity is diffused, a very thick substrate cannot be used. Therefore, in order to substantially widen the base width, the above-mentioned resistance diffusion is used instead of performing the gate diffusion and the entire back surface diffusion for the anode as explained in FIG. 4. e.g. gate diffusion depth
50μ, and the depth of the resistance diffusion is 5μ, the base width becomes substantially larger by 45μ, making it possible to improve dv/dt.

上述のようにゲート抵抗を含めて一チツプ化し
た場合、発光ダイオードによる光照射により半導
体中に電子正孔が発生し、伝導度変調により、ゲ
ート抵抗値が変化する。1例としてRG=20kΩの
場合、発光ダイオードに10mA流すと、抵抗値は
20%低下し、IFTは大きくなるが、本発明による
とゲート抵抗値を大幅に小さくでき、実質上抵抗
変化は無視できる。又、抵抗値が小さくできるた
め、チツプ面積も小さくできる。
When integrated into a single chip including the gate resistance as described above, electron holes are generated in the semiconductor by light irradiation from the light emitting diode, and the gate resistance value changes due to conductivity modulation. As an example, if R G = 20kΩ, if 10mA is applied to the light emitting diode, the resistance value will be
However , according to the present invention, the gate resistance value can be significantly reduced, and the resistance change can be virtually ignored. Furthermore, since the resistance value can be reduced, the chip area can also be reduced.

また第8図において、11で示すように抵抗部
分9をAlでカバーすると、光によるゲート抵抗
の変化はさらに小さくなる。
Further, in FIG. 8, if the resistive portion 9 is covered with Al as shown by 11, the change in gate resistance due to light becomes even smaller.

以上本発明のように、本発明によればベース幅
を最適値に選び、hFEを大きく且つゲート抵抗を
小さくして縦型ホトサイリスタを構成することに
よりdv/dt値を非常に大きくでき、外付部品の
不用なホトサイリスタカプラを作ることができ
る。また素子の製造工程に何等複雑な工程を伴う
ことがなく、実用価値が大きい。
As described above, according to the present invention, the dv/dt value can be made very large by selecting the base width to an optimal value, increasing h FE and decreasing the gate resistance to configure a vertical photothyristor. It is possible to make a photothyristor coupler that does not require external parts. In addition, the manufacturing process of the device does not involve any complicated steps, so it has great practical value.

本発明はホトサイリスタカプラについて説明し
たが、ホトサイリスタそのものの改善である。第
4図、第8図に示した構造に限るものではなく、
増幅ゲート型ホトサイリスタ、一般のサイリスタ
にも適用できる。
Although the present invention has been described with respect to a photothyristor coupler, it is an improvement on the photothyristor itself. It is not limited to the structure shown in Figures 4 and 8,
It can also be applied to amplification gate type photothyristors and general thyristors.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は光結合されたホトサイリスタを示す
図、第2図はホトサイリスタの等価回路図、第3
図は従来の改良型光結合ホトサイリスタを示す
図、第4図は本発明による縦型ホトサイリスタの
断面図、第5図及び第6図は本発明によるホトサ
イリスタの動作を説明するための(dv/dt)−IFT
の関係を示す特性図、第7図は本発明によるホト
サイリスタの動作を説明するための等価回路図、
第8図は本発明による他の実施例の断面図であ
る。 GL……発光ダイオード、PT……ホトサイリス
タ、RG……ゲート抵抗、d……ベース幅。
Figure 1 is a diagram showing an optically coupled photothyristor, Figure 2 is an equivalent circuit diagram of a photothyristor, and Figure 3 is a diagram showing an optically coupled photothyristor.
The figure shows a conventional improved optically coupled photothyristor, FIG. 4 is a sectional view of a vertical photothyristor according to the present invention, and FIGS. 5 and 6 are diagrams for explaining the operation of the photothyristor according to the present invention. dv/dt)−I FT
7 is an equivalent circuit diagram for explaining the operation of the photothyristor according to the present invention,
FIG. 8 is a sectional view of another embodiment of the present invention. GL...Light emitting diode, PT...Photothyristor, R G ...Gate resistance, d...Base width.

Claims (1)

【特許請求の範囲】 1 PNPN積層構造を備えてなる縦型ホトサイ
リスタにおいて、ホトサイリスタに含まれる
PNPトランジスタのhFEを1.0より大きく、かつP
ゲートに接続された抵抗を20kΩより小さくする
とともに、PNPトランジスタのベース幅を100μ
ないし300μにして、ホトサイリスタの最小トリ
ガ電流との関係においてホトサイリスタの臨界オ
フ電圧上昇率を改善したことを特徴とする半導体
装置。 2 前記ゲートに接続された抵抗は、基板裏面の
全面拡散によるアノードと同時に形成されてな
り、ホトサイリスタと一体化されていることを特
徴とする特許請求の範囲第1項記載の半導体装
置。
[Claims] 1. In a vertical photothyristor having a PNPN laminated structure, the photothyristor includes:
h FE of PNP transistor is greater than 1.0 and P
The resistance connected to the gate should be smaller than 20kΩ, and the base width of the PNP transistor should be 100μ.
300μ to 300μ to improve the critical off-voltage rise rate of the photothyristor in relation to the minimum trigger current of the photothyristor. 2. The semiconductor device according to claim 1, wherein the resistor connected to the gate is formed at the same time as the anode by diffusion over the entire back surface of the substrate, and is integrated with the photothyristor.
JP57023240A 1982-02-15 1982-02-15 Semiconductor device Granted JPS58140161A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57023240A JPS58140161A (en) 1982-02-15 1982-02-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57023240A JPS58140161A (en) 1982-02-15 1982-02-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS58140161A JPS58140161A (en) 1983-08-19
JPH0547990B2 true JPH0547990B2 (en) 1993-07-20

Family

ID=12105077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57023240A Granted JPS58140161A (en) 1982-02-15 1982-02-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS58140161A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5707227B2 (en) * 2011-05-23 2015-04-22 新電元工業株式会社 Thyristor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337746A (en) * 1989-07-05 1991-02-19 Hitachi Ltd Method and system for controlling input/output
JPH0337745U (en) * 1989-08-21 1991-04-11

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337746A (en) * 1989-07-05 1991-02-19 Hitachi Ltd Method and system for controlling input/output
JPH0337745U (en) * 1989-08-21 1991-04-11

Also Published As

Publication number Publication date
JPS58140161A (en) 1983-08-19

Similar Documents

Publication Publication Date Title
US4903106A (en) Semiconductor power device integrated with temperature protection means
JPS61154063A (en) Optical semiconductor device and manufacture thereof
KR920010314B1 (en) Semiconductor device
KR920000639B1 (en) Gate-controlled bi-directional semiconductor switch device
GB2168842A (en) Integrated semiconductor power devices
US4939564A (en) Gate-controlled bidirectional semiconductor switching device with rectifier
US5109266A (en) Semiconductor integrated circuit device having high breakdown-voltage to applied voltage
JPH0547990B2 (en)
US7262442B2 (en) Triac operating in quadrants Q1 and Q4
JPH0547989B2 (en)
JPH0337746B2 (en)
EP0108961A1 (en) Thyristor device protected from an overvoltage
EP0080254A2 (en) Transistor-transistor logic circuit
JPH0337745B2 (en)
JPH09223791A (en) Semiconductor device
JP3128885B2 (en) Semiconductor device
JPS6211787B2 (en)
JPS60140921A (en) Control circuit for thyristor
JP3403123B2 (en) Photothyristor element and bidirectional photothyristor element
JPS6258678A (en) Transistor
KR950000120B1 (en) Laser diode on photo diode
JPS61120467A (en) Semiconductor device
JPS6126232B2 (en)
JPS59159567A (en) Photo driven type semiconductor control rectifying device
JP3268991B2 (en) Optical switching element