JP3403123B2 - Photothyristor element and bidirectional photothyristor element - Google Patents
Photothyristor element and bidirectional photothyristor elementInfo
- Publication number
- JP3403123B2 JP3403123B2 JP20392999A JP20392999A JP3403123B2 JP 3403123 B2 JP3403123 B2 JP 3403123B2 JP 20392999 A JP20392999 A JP 20392999A JP 20392999 A JP20392999 A JP 20392999A JP 3403123 B2 JP3403123 B2 JP 3403123B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- junction
- phototransistor
- semi
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、商用周波数ライン
等で使用され、ゼロクロス機能を得るためにMOSFE
Tを内蔵したフォトサイリスタ素子、およびそのフォト
サイリスタ素子を逆並列に接続した双方向フォトサイリ
スタ素子に関し、特に、AC実動作時のゼロクロス動作
を確実に行うことが可能なフォトサイリスタ素子および
双方向フォトサイリスタ素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used in commercial frequency lines, etc.
The present invention relates to a photothyristor element having a built-in T and a bidirectional photothyristor element in which the photothyristor element is connected in anti-parallel, and particularly to a photothyristor element and a bidirectional photothyristor element capable of surely performing a zero-cross operation during actual AC operation. Regarding thyristor element.
【0002】[0002]
【従来の技術】従来から、いわゆる点弧用SSR(ソリ
ッド・ソテート・リレー)として、例えばN型シリコン
基板等の上に双方向サイリスタを形成し、これに光を照
射することによってゲート・トリガ信号を与えて制御す
る双方向フォトサイリスタ素子が広く用いられている。2. Description of the Related Art Conventionally, as a so-called ignition SSR (solid sot relay), for example, a bidirectional thyristor is formed on an N-type silicon substrate or the like, and a gate trigger signal is generated by irradiating the bidirectional thyristor with light. A bidirectional photothyristor element that gives and controls a voltage is widely used.
【0003】このSSRは、一般に、スイッチングによ
る発生ノイズが少ないが、AC電圧が高いところでスイ
ッチングすると雑音が発生し、制御機器に悪影響を及ぼ
す。このため、AC電源が低いところ(ゼロクロスポイ
ント)でのみスイッチングすることが望まれており、こ
の実現のためには、一般に、MOSFET(Metal
Oxide Semiconductor Fiel
d Effect Transistor)が用いられ
ている。This SSR generally produces less noise due to switching, but noise occurs when switching is performed at a high AC voltage, which adversely affects control equipment. Therefore, it is desired to perform switching only in a place where the AC power source is low (zero cross point), and in order to realize this, in general, a MOSFET (Metal) is used.
Oxide Semiconductor Field
d Effect Transistor) is used.
【0004】図12は従来のゼロクロス機能付きのフォ
トサイリスタ素子の概略的な構成を示す断面図である。FIG. 12 is a sectional view showing a schematic structure of a conventional photothyristor element having a zero-cross function.
【0005】N型シリコン基板1は不純物濃度が一般に
1013atoms/cm3〜1015atoms/cm3で
あり、フォトサイリスタ素子が形成される部分の周辺に
はN型のチャンネルストッパー領域10が設けられてい
る。The N-type silicon substrate 1 generally has an impurity concentration of 10 13 atoms / cm 3 to 10 15 atoms / cm 3 , and an N-type channel stopper region 10 is provided around the portion where the photothyristor element is formed. Has been.
【0006】このN型シリコン基板1の表面にP型のア
ノード拡散領域2が形成され、これにAl等からなる電
極層20を介してアノード端子Aが接続されている。こ
のアノード拡散領域2の左側に一定の間隔を開けて、P
型のPゲート拡散領域3が設けられ、その中にN型のカ
ソード拡散領域4が形成されている。Pゲート拡散領域
3およびカソード拡散領域4には、電極層20を介して
各々Pゲート端子PGおよびカソード端子Kが接続され
ている。このアノード拡散領域2、シリコン基板1、P
ゲート拡散領域3およびカソード拡散領域4によってP
NPN構造を有するラテラル型のサイリスタ30が構成
されている。なお、18はP型拡散により形成されるゲ
ート抵抗RGKである。A P type anode diffusion region 2 is formed on the surface of the N type silicon substrate 1, and an anode terminal A is connected to the P type anode diffusion region 2 through an electrode layer 20 made of Al or the like. A certain distance is provided on the left side of the anode diffusion region 2, and P
A type P gate diffusion region 3 is provided, and an N type cathode diffusion region 4 is formed therein. A P gate terminal PG and a cathode terminal K are connected to the P gate diffusion region 3 and the cathode diffusion region 4 via an electrode layer 20, respectively. This anode diffusion region 2, silicon substrate 1, P
P by the gate diffusion region 3 and the cathode diffusion region 4
A lateral type thyristor 30 having an NPN structure is configured. Reference numeral 18 denotes a gate resistance RGK formed by P-type diffusion.
【0007】これらの左側に、NPN型のフォトトラン
ジスタ21を構成する拡散領域5、6が形成されてい
る。さらにその左側に、MOSFET14を構成するP
型のウエル拡散領域7が形成され、その表面側にN型の
ソース拡散領域8およびドレイン拡散領域9が形成され
ている。このMOSFET14はゼロクロス機能を実現
するために設けられ、フォトトランジスタ21はMOS
FET14のゲート15を駆動するために設けられてい
る。On the left side of these, diffusion regions 5 and 6 forming the NPN type phototransistor 21 are formed. Furthermore, on the left side of the P
Type well diffusion region 7 is formed, and N type source diffusion region 8 and drain diffusion region 9 are formed on the surface side thereof. This MOSFET 14 is provided to realize the zero-cross function, and the phototransistor 21 is a MOS.
It is provided to drive the gate 15 of the FET 14.
【0008】上記N型シリコン基板1の裏面にはAu等
からなる電極層11が設けられている。また、N型シリ
コン基板1の表面には電気的な接続のためにAl等から
なる配線層(電極層)20が設けられ、電気的な絶縁が
必要とされる部分にはSiO 2膜12および酸素ドープ
半絶縁膜13からなる高パッシベーション膜が形成され
ている。さらに、フォトサイリスタとして光信号を入力
するためのPゲート拡散領域(受光部)3と、MOSF
ET14のゲート15を光制御するためのフォトトラン
ジスタ21のP型拡散領域(ベース部)5では、ここで
は図示していないが、配線層20を除去することなどに
より開口されている。Au or the like is formed on the back surface of the N-type silicon substrate 1.
An electrode layer 11 made of is provided. Also, N type
The surface of the con board 1 is made of Al or the like for electrical connection.
The wiring layer (electrode layer) 20 is provided to provide electrical insulation.
SiO in the required parts 2Membrane 12 and oxygen doping
A high passivation film composed of the semi-insulating film 13 is formed.
ing. Furthermore, input an optical signal as a photothyristor
P gate diffusion region (light receiving portion) 3 for
Phototran for optically controlling the gate 15 of the ET14
In the P-type diffusion region (base part) 5 of the transistor 21,
Is not shown, but for removing the wiring layer 20, etc.
More open.
【0009】図13はその双方向フォトサイリスタ素子
としての片側部の等価回路図である。ここでは、アノー
ド端子Aとカソード端子Kとの間に2つのトランジスタ
T1、T2が接続されている。トランジスタT1のエミ
ッタはアノード端子Aに接続され、トランジスタT1の
ベースはトランジスタT2のコレクタに接続され、トラ
ンジスタT1のコレクタはトランジスタT2のベースに
接続されていると共に抵抗RGKを介してカソード端子
Kに接続されている。トランジスタT2のエミッタはカ
ソード端子Kに接続されている。そして、抵抗RGKに
またがるようにゼロクロス機能のためのMOSFET1
4のソースSおよびドレインDが接続され、MOSFE
T14のゲートGはフォトトランジスタ21を介してト
ランジスタT1のベースとトランジスタT2のコレクタ
の中間に接続されている。このフォトトランジスタ21
には接合容量Cj2が並列に接続されている。FIG. 13 is an equivalent circuit diagram of one side of the bidirectional photothyristor element. Here, two transistors T1 and T2 are connected between the anode terminal A and the cathode terminal K. The emitter of the transistor T1 is connected to the anode terminal A, the base of the transistor T1 is connected to the collector of the transistor T2, the collector of the transistor T1 is connected to the base of the transistor T2, and the cathode terminal K via the resistor RGK. Has been done. The emitter of the transistor T2 is connected to the cathode terminal K. Then, the MOSFET 1 for the zero-cross function so as to straddle the resistor RGK
Source S and drain D of 4 are connected, and
The gate G of T14 is connected to the middle of the base of the transistor T1 and the collector of the transistor T2 via the phototransistor 21. This phototransistor 21
A junction capacitance Cj2 is connected in parallel with.
【0010】このような回路は、以下のようにして動作
する。サイリスタ30のPゲート拡散領域3とカソード
拡散領域4との間にMOSFET14を設け、MOSF
ET14のゲートGを、MOSFETのゲートを駆動す
るためのフォトトランジスタ21を介してN型シリコン
基板1の電位で制御する。このとき、アノード・カソー
ド間の電圧VA-KによってMOSFET14に印加され
る電圧がMOSFET14の閾値電圧を超えると、MO
SFET14がON状態になることでサイリスタ30の
ゲートとカソードとの間が短絡され、フォトサイリスタ
が動作することが制限される。これによりゼロクロス機
能が実現される。Such a circuit operates as follows. The MOSFET 14 is provided between the P gate diffusion region 3 and the cathode diffusion region 4 of the thyristor 30, and the MOSFET 14 is
The gate G of the ET 14 is controlled by the potential of the N-type silicon substrate 1 via the phototransistor 21 for driving the gate of the MOSFET. At this time, when the voltage applied to the MOSFET 14 by the voltage V AK between the anode and the cathode exceeds the threshold voltage of the MOSFET 14, the MO
When the SFET 14 is turned on, the gate and cathode of the thyristor 30 are short-circuited, and the operation of the photothyristor is limited. This realizes the zero-cross function.
【0011】このように構成された2つのフォトサイリ
スタ素子がCH(チャンネル)1およびCH2として相
互に逆並列に接続され、フォトサイリスタ素子の表面に
直接光を照射すること等により基本的な光制御型双方向
フォトサイリスタとして動作し、いわゆる点弧用SSR
として用いられる。The two photothyristor elements thus configured are connected in reverse parallel to each other as CH (channel) 1 and CH2, and basic light control is performed by directly irradiating the surface of the photothyristor element with light. Type SSR for ignition, operating as a bidirectional photothyristor
Used as.
【0012】上述のフォトサイリスタ素子は、ゼロクロ
ス機能のために設けられるMOSFET14において、
ゲート絶縁膜の耐雷サージや耐静電破壊を向上するため
に、MOSFET14のゲート15を光制御するための
フォトトランジスタを内蔵している。以下、これをVp
回路16と称する。この構造によって、素子のA−K間
に高電圧(定格は最大800V)が印加されても、MO
SFET14のゲート15とソース8との間の電圧があ
る一定電圧以上に高くならないように電圧をクランプす
る仕組みとなっている。The above-mentioned photothyristor element is the MOSFET 14 provided for the zero-cross function,
A phototransistor for optically controlling the gate 15 of the MOSFET 14 is incorporated in order to improve lightning resistance surge resistance and electrostatic breakdown resistance of the gate insulating film. Hereafter, this is Vp
It is called a circuit 16. With this structure, even if a high voltage (rated at a maximum of 800 V) is applied between the elements A and K, the MO
The voltage is clamped so that the voltage between the gate 15 and the source 8 of the SFET 14 does not become higher than a certain voltage.
【0013】図14はMOSFETを駆動するフォトト
ランジスタ部周辺の構造を説明するための断面図であ
る。FIG. 14 is a sectional view for explaining the structure around the phototransistor portion for driving the MOSFET.
【0014】上記クランプ電圧を決定する設計パラメー
タは、N型シリコン基板1の比抵抗が一定の場合、図1
4に示すフォトトランジスタのベース・コレクタ接合j
2と、これを囲い込むように隣接するP型拡散領域3、
7の接合j1との距離Lpである。このLpの値が大き
い程、クランプ電圧が高くなる。この理由は、以下の通
りである。つまり、アノード・カソード間が順方向にバ
イアスされて電圧が上昇すると、それと共に接合j1が
逆バイアスになり、空乏層19がに示すように延び
る。そして、に示すように接合j2まで達すると、パ
ンチスルー状態になってこれ以上の電圧上昇が抑制され
るためである。The design parameters for determining the clamp voltage are as shown in FIG. 1 when the specific resistance of the N-type silicon substrate 1 is constant.
The base-collector junction j of the phototransistor shown in FIG.
2 and a P-type diffusion region 3 adjacent to surround the same,
7 is the distance Lp from the junction j1. The larger the value of Lp, the higher the clamp voltage. The reason for this is as follows. That is, when the voltage between the anode and the cathode is forward biased and the voltage rises, the junction j1 is also reverse biased, and the depletion layer 19 extends as indicated by. The reason is that when reaching the junction j2 as shown in (3), a punch-through state is established and further voltage increase is suppressed.
【0015】上記Vp回路16の構造に関して、このパ
ンチスルー電圧の信頼度の観点からシリコンと酸化膜と
の界面における電荷Qss17の変化を考慮すると、S
iO 2膜12上に半絶縁膜14を形成した高耐圧パッシ
ベーション膜を設ければ、例えばパッケージ樹脂からの
イオン等の外部電荷からの影響を受けないというシール
ド効果が得られるので好ましい。また、この高耐圧パッ
シベーション膜は、透明な膜で光を透過するため、MO
SFETのゲート電圧を光駆動するためのフォトトラン
ジスタの光出力が上がり、効率が良いというメリットも
ある。この酸素ドープ半絶縁膜13は、例えば減圧CV
D装置によりSiH4およびN2Oガスを用いて約650
℃で成長を行い、N2Oガスの混合比率を変化させるこ
とにより酸素濃度を変化させて膜の抵抗値をコントロー
ルしている。通常、酸素濃度は約30%程度とされてい
る。Regarding the structure of the Vp circuit 16, the structure
From the viewpoint of the reliability of the through-thru voltage
Considering the change of the charge Qss17 at the interface of S,
iO 2High breakdown voltage passivation in which a semi-insulating film 14 is formed on the film 12.
If you provide a basation film, for example, from the package resin
Seal that is not affected by external charges such as ions
It is preferable because it can obtain the effect. In addition, this high voltage
Since the passivation film is a transparent film that transmits light,
Phototransistor for optically driving the gate voltage of SFET
The optical output of the transistor rises, and the efficiency is good.
is there. The oxygen-doped semi-insulating film 13 is, for example, a low pressure CV.
SiH by D deviceFourAnd N2About 650 using O gas
Grow at ℃, N2Change the mixing ratio of O gas
The oxygen resistance is changed by and the resistance value of the film is controlled.
I am Normally, the oxygen concentration is about 30%.
It
【0016】[0016]
【発明が解決しようとする課題】しかしながら、上述し
たようなSiO2膜上に半絶縁膜を形成した高耐圧パッ
シベーション膜をVp回路16部に設けた場合、以下に
示すようなゼロクロス動作不良が生じる。この構造で
は、MOSFET14のゲート15とソース8(GND
電位)との間に半絶縁膜13の抵抗Rx25が寄生的に
入る。このため、この寄生抵抗Rx25によって、図6
(b)に示すように、特に、AC電圧の下降時にMOS
FET14のゲート電位が下がり易い。そして、ある評
価条件のもとではゼロクロス電圧のAC電圧下降時の値
Vox(F)がAC電圧上昇時の値Vox(R)と比べ
て3倍ほど大きくなり、仕様を超える不良が発生する。
また、MOSFET14のゲート15とサイリスタのカ
ソードKとの間にも半絶縁膜13の抵抗Rx25が入る
が、MOSFET14のソース8とサイリスタのカソー
ドKとは配線で接続されているので、同様の問題点が生
じる。However, when the high breakdown voltage passivation film in which the semi-insulating film is formed on the SiO 2 film as described above is provided in the Vp circuit 16 portion, the following zero-cross operation failure occurs. . In this structure, the gate 15 and the source 8 (GND) of the MOSFET 14 are
The resistance Rx25 of the semi-insulating film 13 is parasitically entered between the voltage and the potential. Therefore, this parasitic resistance Rx25 causes
As shown in (b), especially when the AC voltage drops, the MOS
The gate potential of the FET 14 easily drops. Then, under a certain evaluation condition, the value Vox (F) when the AC voltage of the zero-cross voltage decreases is about three times as large as the value Vox (R) when the AC voltage increases, and a defect exceeding the specification occurs.
Further, the resistance Rx25 of the semi-insulating film 13 also enters between the gate 15 of the MOSFET 14 and the cathode K of the thyristor, but since the source 8 of the MOSFET 14 and the cathode K of the thyristor are connected by wiring, the same problem occurs. Occurs.
【0017】本発明は、このような従来技術の課題を解
決するためになされたものであり、ゼロクロス機能を得
るためのMOSFETを内蔵し、絶縁膜上に酸素ドープ
半絶縁膜を設けた高耐圧パッシベーション膜を有する構
造において、半絶縁膜の寄生容量によるゼロクロス動作
不良を防ぐことができるフォトサイリスタ素子および双
方向フォトサイリスタ素子を提供することを目的とす
る。The present invention has been made in order to solve the problems of the prior art, and has a high breakdown voltage in which a MOSFET for obtaining a zero-cross function is built in and an oxygen-doped semi-insulating film is provided on the insulating film. An object of the present invention is to provide a photothyristor element and a bidirectional photothyristor element capable of preventing a zero-cross operation failure due to a parasitic capacitance of a semi-insulating film in a structure having a passivation film.
【0018】[0018]
【課題を解決するための手段】本発明のフォトサイリス
タ素子は、ゼロクロス機能を得るためのMOSFETを
内蔵し、該MOSFETのゲートを駆動するためのフォ
トダイオードまたはフォトトランジスタを備え、かつ、
SiO2膜上に半絶縁膜を設けた高耐圧パッシベーショ
ン膜を有するフォトサイリスタ素子において、該MOS
FETのゲートとソースとの間に該半絶縁膜による寄生
抵抗が入らないように、該半絶縁膜がパターンニングさ
れ、そのことにより上記目的が達成される。A photothyristor element of the present invention has a built-in MOSFET for obtaining a zero-cross function, and includes a photodiode or a phototransistor for driving the gate of the MOSFET, and
In a photothyristor element having a high breakdown voltage passivation film in which a semi-insulating film is provided on a SiO 2 film, the MOS
The semi-insulating film is patterned so that the parasitic resistance due to the semi-insulating film does not enter between the gate and the source of the FET, thereby achieving the above object.
【0019】前記半絶縁膜は、MOSFETのゲートと
サイリスタのカソードとの間に該半絶縁膜による寄生抵
抗が入らないようにパターンニングされていてもよい。The semi-insulating film may be patterned so that parasitic resistance due to the semi-insulating film does not enter between the gate of the MOSFET and the cathode of the thyristor.
【0020】本発明のフォトサイリスタ素子は、第1導
電型の半導体基板と、該半導体基板の表面に設けられた
第2導電型の第1拡散領域および第2拡散領域と、該第
2拡散領域内に設けられた第1導電型の第3拡散領域と
からサイリスタが構成され、該半導体基板の表面に設け
られた第2導電型の第4拡散領域と、該第4拡散領域内
の基板表面側に設けられ、ソースおよびドレインとなる
第1導電型の第5拡散領域および第6拡散領域とからゼ
ロクロス機能を得るためのMOSFETが構成され、該
第2拡散領域および該第4拡散領域の間の該半導体基板
表面部分に第2導電型の第7拡散領域が設けられて、該
第7拡散領域と該半導体基板とから該MOSFETのゲ
ートを駆動するためのフォトダイオードが構成されてい
るか、または、該第2拡散領域および該第4拡散領域の
間の該半導体基板表面部分に第2導電型の第8拡散領域
が設けられ、該第8拡散領域内の基板表面側に第1導電
型の第9拡散領域が設けられて、該第8拡散領域と該第
9拡散領域と該半導体基板とから該MOSFETのゲー
トを駆動するためのフォトトランジスタが構成され、該
半導体基板表面を覆うように、SiO2膜上に半絶縁膜
を設けた高耐圧パッシベーション膜を有するフォトサイ
リスタ素子において、該MOSFETのゲートとソース
との間に該半絶縁膜による寄生抵抗が入らないように、
該半絶縁膜が該第7拡散領域と該第4拡散領域との間を
覆う部分、または該第8拡散領域と該第4拡散領域との
間を覆う部分で分断され、そのことにより上記目的が達
成される。The photothyristor element of the present invention comprises a first conductivity type semiconductor substrate, second conductivity type first diffusion regions and second diffusion regions provided on the surface of the semiconductor substrate, and the second diffusion region. A thyristor is composed of a third diffusion region of the first conductivity type provided inside, a fourth diffusion region of the second conductivity type provided on the surface of the semiconductor substrate, and a substrate surface in the fourth diffusion region. A MOSFET for obtaining a zero-cross function is formed from the fifth diffusion region and the sixth diffusion region of the first conductivity type which are provided on the side and serve as the source and the drain, and between the second diffusion region and the fourth diffusion region. A seventh diffusion region of the second conductivity type is provided on the surface portion of the semiconductor substrate, and a photodiode for driving the gate of the MOSFET is configured from the seventh diffusion region and the semiconductor substrate, or , The An eighth diffusion region of the second conductivity type is provided on the semiconductor substrate surface portion between the second diffusion region and the fourth diffusion region, and a ninth diffusion region of the first conductivity type is provided on the substrate surface side in the eighth diffusion region. A region is provided to form a phototransistor for driving the gate of the MOSFET from the eighth diffusion region, the ninth diffusion region and the semiconductor substrate, and a SiO 2 film is formed so as to cover the surface of the semiconductor substrate. In a photothyristor element having a high breakdown voltage passivation film having a semi-insulating film formed thereon, a parasitic resistance due to the semi-insulating film does not enter between the gate and the source of the MOSFET,
The semi-insulating film is divided at a portion that covers between the seventh diffusion region and the fourth diffusion region or a portion that covers between the eighth diffusion region and the fourth diffusion region, whereby the above object is achieved. Is achieved.
【0021】前記MOSFETのゲートと該サイリスタ
のカソードとの間に前記半絶縁膜による寄生抵抗が入ら
ないように、該半絶縁膜が前記第7拡散領域と前記第2
拡散領域との間を覆う部分、または前記第8拡散領域と
該第2拡散領域との間を覆う部分で分断されていてもよ
い。The semi-insulating film is formed between the gate of the MOSFET and the cathode of the thyristor so that a parasitic resistance due to the semi-insulating film does not enter.
It may be divided by a portion that covers the diffusion region or a portion that covers the eighth diffusion region and the second diffusion region.
【0022】前記フォトトランジスタまたは前記フォト
ダイオードの接合上と、これを囲い込むように隣接する
P型拡散領域の接合上とが、半絶縁膜または金属層で覆
われているのが好ましい。または、前記フォトトランジ
スタまたは前記フォトダイオードの接合上と、これを囲
い込むように隣接するP型拡散領域の接合上とが、半絶
縁膜および金属層の2層で覆われているのが好ましい。It is preferable that the junction of the phototransistor or the photodiode and the junction of the P-type diffusion region adjacent so as to surround the junction are covered with a semi-insulating film or a metal layer. Alternatively, it is preferable that the junction of the phototransistor or the photodiode and the junction of the P-type diffusion region adjacent to surround the phototransistor or the photodiode are covered with two layers of a semi-insulating film and a metal layer.
【0023】前記金属層は、前記P型拡散領域の接合か
らのオーバーレイの距離Loが0μmより大きく、か
つ、前記フォトトランジスタまたは前記フォトダイオー
ドの接合と前記P型拡散領域の接合との距離Lpよりも
小さいのが好ましく、さらに好ましくは前記P型拡散領
域の接合からのオーバーレイの距離Loが10μm以上
である。In the metal layer, an overlay distance Lo from the junction of the P-type diffusion region is larger than 0 μm, and a distance Lp between the junction of the phototransistor or the photodiode and the junction of the P-type diffusion region is larger than the distance Lp. Is preferably small, and more preferably the distance Lo of the overlay from the junction of the P-type diffusion region is 10 μm or more.
【0024】前記金属層は、前記フォトトランジスタま
たは前記フォトダイオードの接合からのオーバーレイの
距離Lo’が0μmより大きく、かつ、前記フォトトラ
ンジスタまたは前記フォトダイオードの接合と前記P型
拡散領域の接合との距離Lpよりも小さいのが好まし
く、さらに好ましくは前記フォトトランジスタまたは前
記フォトダイオードの接合からのオーバーレイの距離L
o’が10μm以上である。The metal layer has an overlay distance Lo ′ from the junction of the phototransistor or the photodiode of more than 0 μm, and the junction of the phototransistor or the photodiode and the junction of the P-type diffusion region. It is preferably smaller than the distance Lp, more preferably the distance L of the overlay from the junction of the phototransistor or the photodiode.
o'is 10 μm or more.
【0025】前記金属層は、前記P型拡散領域の接合か
らのオーバーレイの距離Loと、前記フォトトランジス
タまたは前記フォトダイオードの接合からのオーバーレ
イの距離Lo’との和Lo+Lo’が、該フォトトラン
ジスタまたは該フォトダイオードの接合と該P型拡散領
域の接合との距離Lpよりも小さいのが好ましい。In the metal layer, the sum Lo + Lo ′ of the distance Lo of the overlay from the junction of the P-type diffusion region and the distance Lo ′ of the overlay from the junction of the phototransistor or the photodiode is represented by the phototransistor or It is preferably smaller than the distance Lp between the junction of the photodiode and the junction of the P-type diffusion region.
【0026】前記金属層は、前記フォトトランジスタま
たは前記フォトダイオードの接合と、前記P型拡散領域
の接合との間に、幅Lwが10μm以上、かつ、20μ
m以下の窓開け部を有するのが好ましい。The metal layer has a width Lw of 10 μm or more and 20 μm between the junction of the phototransistor or the photodiode and the junction of the P-type diffusion region.
It is preferable to have a window opening of m or less.
【0027】本発明の双方向フォトサイリスタ素子は、
本発明のフォトサイリスタ素子が逆並列に接続されてお
り、そのことにより上記目的が達成される。The bidirectional photothyristor element of the present invention comprises:
The photothyristor elements of the present invention are connected in anti-parallel so that the above object is achieved.
【0028】以下、本発明の作用について説明する。The operation of the present invention will be described below.
【0029】上述のようなゼロクロス動作の不良が生じ
るメカニズムは以下の通りである。アノード・カソード
間にAC電圧が印加された状態で、電圧下降時の−dV
/dt電圧に対して、フォトトランジスタから供給され
る電圧VGが急激に低下する過渡期において、この電圧
VGがMOSFETの閾値Vthを下回ると、MOSF
ETがOFF状態になってサイリスタがON状態に移行
する。正常なゼロクロス動作を図6(a)に示す。この
図において、サイリスタをON状態にできる領域を斜線
で示す。この場合にはゼロクロス電圧のAC電圧下降時
の値Vox(F)とAC電圧上昇時の値Vox(R)が
ほぼ同じである。しかしながら、従来の構造では、この
過渡期においてVG電圧の方がAC電圧よりも速いタイ
ミングで低下しやすい。このため、図6(b)に示すよ
うに、AC電圧下降時のゼロクロス電圧Vox(F)が
大きくなるという誤動作を招きやすい。このようなゼロ
クロス誤動作の原因は、ゼロクロス機能を実現するMO
SFETのゲート・ソース(GDN電位)間に、半絶縁
膜による抵抗Rxが寄生的に形成されているため、この
抵抗を介してゲート電位がリークしてVG電圧が低下し
やすくなるためである。さらに、例えばAC電圧が高い
か、または周波数が高い場合等のように−dV/dtが
大きくなる程、Vox(F)は大きくなる。The mechanism that causes the above-mentioned failure of the zero-cross operation is as follows. -DV when the voltage drops with AC voltage applied between the anode and cathode
If the voltage VG supplied from the phototransistor drops sharply below the threshold value Vth of the MOSFET during the transition period when the voltage VG supplied from the phototransistor sharply decreases with respect to the voltage / dt.
The ET is turned off and the thyristor is turned on. A normal zero-cross operation is shown in FIG. In this figure, the region in which the thyristor can be turned on is indicated by diagonal lines. In this case, the value Vox (F) of the zero-cross voltage when the AC voltage decreases and the value Vox (R) of the AC voltage increase are almost the same. However, in the conventional structure, the VG voltage is likely to drop at a faster timing than the AC voltage in this transition period. For this reason, as shown in FIG. 6B, the zero-cross voltage Vox (F) at the time of the AC voltage drop is likely to be large, which causes a malfunction. The cause of such a zero-cross malfunction is the MO that realizes the zero-cross function.
This is because the resistance Rx formed by the semi-insulating film is parasitically formed between the gate and the source (GDN potential) of the SFET, so that the gate potential leaks through this resistance and the VG voltage easily decreases. Further, the larger −dV / dt, such as when the AC voltage is high or the frequency is high, the larger Vox (F) is.
【0030】そこで、本発明にあっては、MOSFET
のゲートとソースとの間に半絶縁膜による寄生抵抗が入
らないように設計上の考慮をして、半絶縁膜をパターン
ニングする。これにより、AC電圧印加状態においてア
ノード電圧降下時に、MOSFETのゲート電位VGの
低下を抑制することができ、電圧に対して安定したゼロ
クロス動作を行うことが可能となる。さらに、MOSF
ETのソースとサイリスタのカソードとは接続されてい
るために、MOSFETのゲートとカソードとの間に半
絶縁膜による寄生抵抗が入ると同様の問題が生じる。よ
って、ゲートとカソードとの間にも半絶縁膜による寄生
抵抗が入らないように半絶縁膜をパターンニングする。Therefore, in the present invention, the MOSFET
The semi-insulating film is patterned in consideration of design so that the parasitic resistance due to the semi-insulating film does not enter between the gate and the source. As a result, when the anode voltage drops in the AC voltage applied state, it is possible to suppress the decrease in the gate potential VG of the MOSFET, and it is possible to perform a stable zero-cross operation with respect to the voltage. Furthermore, MOSF
Since the source of ET and the cathode of the thyristor are connected, the same problem arises when a parasitic resistance due to the semi-insulating film enters between the gate of the MOSFET and the cathode. Therefore, the semi-insulating film is patterned so that the parasitic resistance due to the semi-insulating film does not enter between the gate and the cathode.
【0031】例えば、フォトトランジスタまたはフォト
ダイオードの拡散領域とそれに隣接するMOSFET用
のウエル拡散領域との間を覆う部分で半絶縁膜を分断す
れば、MOSFETのゲートとソースとの間に半絶縁膜
による寄生抵抗が入らないようにすることができる。ま
た、フォトトランジスタまたはフォトダイオードの拡散
領域とそれに隣接するサイリスタの拡散領域との間を覆
う部分で半絶縁膜を分断すれば、MOSFETのゲート
とサイリスタのカソードとの間に半絶縁膜による寄生抵
抗が入らないようにすることができる。For example, if the semi-insulating film is divided at the portion covering the diffusion region of the phototransistor or the photodiode and the well diffusion region for the MOSFET adjacent thereto, the semi-insulating film is provided between the gate and the source of the MOSFET. It is possible to prevent parasitic resistance from entering. In addition, if the semi-insulating film is divided at the part covering the diffusion region of the phototransistor or photodiode and the diffusion region of the thyristor adjacent to it, the parasitic resistance due to the semi-insulating film is formed between the gate of the MOSFET and the cathode of the thyristor. Can be prevented from entering.
【0032】さらに、素子の信頼性の観点からは、パン
チスルー電圧を安定化するため、フォトトランジスタの
ベース・コレクタ接合またはフォトダイオードの接合j
2とそれを囲い込むように隣接するP型拡散領域の接合
j1上およびそれらの間の領域(距離Lpの部分)は、
半絶縁膜やAl配線等の金属層で覆ってシールドするの
が好ましい。または、半絶縁膜および金属層の2層で覆
ってもよい。この領域全体を半絶縁膜や金属層で覆わな
いようにした場合には、MOSFETのゲートとソース
との間をクランプする電圧(パンチスルー電圧)が上昇
し、最悪の場合にはMOSFETのゲート絶縁膜が破壊
するおそれがある。Further, from the viewpoint of device reliability, in order to stabilize the punch-through voltage, the base-collector junction of the phototransistor or the junction j of the photodiode j
2 and a region (a portion of distance Lp) between and on the junction j1 of the P-type diffusion regions adjacent so as to surround it,
It is preferable to shield by covering with a metal layer such as a semi-insulating film or Al wiring. Alternatively, it may be covered with two layers of a semi-insulating film and a metal layer. If the entire area is not covered with a semi-insulating film or a metal layer, the voltage (punch through voltage) that clamps between the gate and the source of the MOSFET rises, and in the worst case, the gate insulation of the MOSFET is isolated. The membrane may be destroyed.
【0033】但し、上記接合j1、j2およびそれらの
間の領域を金属層で覆う場合には、フォトダイオードや
フォトトランジスタが遮光されてMOSFETの駆動効
率が低下するおそれがあるため、駆動効率と信頼性とい
う相反する特性を両立するための最適化を図る必要があ
る。従って、上記金属層のP型拡散領域の接合j1から
のオーバーレイの距離Lo、およびフォトトランジスタ
またはフォトダイオードの接合j2からのオーバーレイ
の距離Lo’は0μmより大きくして接合j1、j2を
覆うようにするのが好ましく、さらに、接合j1や接合
j2を確実に覆うためには10μm以上であるのが好ま
しい。また、距離Loおよび距離Lo’は、接合j1と
接合j2との距離Lpによっても好ましい範囲が変化す
る。フォトトランジスタやフォトダイオードにおいて光
効率を得るためには距離Loおよび距離Lo’が距離L
pよりも小さくし、さらに、両者が重ならないようにL
o+Lo’が、距離Lpよりも小さくするのが好まし
い。この距離Lpはクランプ電圧を決定するパラメータ
であり、例えばパンチスルー電圧を約50Vとするため
には、距離Lpを50μmとする。そこで、距離Lpが
500μmの場合を想定して、フォトダイオードやフォ
トトランジスタが完全に遮光されて効率が低下しないよ
うに、距離Loおよび距離Lo’が50μm未満である
のが好ましい。また、距離Lpが100μmに拡大され
た場合を想定して100μm未満であるのが好ましい。
さらに、光効率を十分得るためには、金属層は、フォト
トランジスタまたはフォトダイオードの接合j2とP型
拡散領域の接合j1との間に、幅Lwが10μm以上、
かつ、20μm以下の窓開け部を有するように形成する
のが好ましい。However, when the junctions j1 and j2 and the region between them are covered with a metal layer, the photodiodes and phototransistors may be shielded from light and the driving efficiency of the MOSFET may be lowered. It is necessary to optimize the compatibility of the contradictory characteristics. Therefore, the overlay distance Lo from the junction j1 of the P-type diffusion region of the metal layer and the overlay distance Lo ′ from the junction j2 of the phototransistor or photodiode are set to be larger than 0 μm so as to cover the junctions j1 and j2. The thickness is preferably 10 μm or more in order to surely cover the junction j1 and the junction j2. Further, the preferable ranges of the distance Lo and the distance Lo ′ change depending on the distance Lp between the joint j1 and the joint j2. In order to obtain the light efficiency in the phototransistor or the photodiode, the distance Lo and the distance Lo ′ are the distance L.
It should be smaller than p, and L so that they do not overlap.
It is preferable that o + Lo ′ is smaller than the distance Lp. This distance Lp is a parameter that determines the clamp voltage. For example, in order to set the punch through voltage to about 50V, the distance Lp is set to 50 μm. Therefore, assuming that the distance Lp is 500 μm, the distance Lo and the distance Lo ′ are preferably less than 50 μm so that the photodiode and the phototransistor are not completely shielded from light and the efficiency is not reduced. Moreover, it is preferable that the distance Lp is less than 100 μm, assuming that the distance Lp is expanded to 100 μm.
Furthermore, in order to obtain sufficient light efficiency, the metal layer has a width Lw of 10 μm or more between the junction j2 of the phototransistor or photodiode and the junction j1 of the P-type diffusion region,
In addition, it is preferable to form it so as to have a window opening of 20 μm or less.
【0034】本発明のフォトサイリスタ素子を逆並列に
接続することにより、ゼロクロス機能の不良が生じず、
信頼性に優れた商用周波数の電源回路に好適な双方向フ
ォトサイリスタ素子が実現可能である。By connecting the photothyristor elements of the present invention in anti-parallel, the zero cross function is not defective.
A bidirectional photothyristor element suitable for a commercial frequency power supply circuit having excellent reliability can be realized.
【0035】[0035]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0036】(実施形態1)図1は本実施形態のフォト
サイリスタ素子の概略的な構成を示す断面図であり、図
2はその双方向フォトサイリスタ素子としての片側部の
等価回路図であり、図3はMOSFETを駆動するフォ
トトランジスタ部周辺の構造を説明するための断面図で
ある。(Embodiment 1) FIG. 1 is a sectional view showing a schematic structure of a photothyristor element of the present embodiment, and FIG. 2 is an equivalent circuit diagram of one side portion as the bidirectional photothyristor element. FIG. 3 is a cross-sectional view for explaining the structure around the phototransistor portion that drives the MOSFET.
【0037】本実施形態のPNPN構造を有するラテラ
ル型のフォトサイリスタ素子において、図11に示した
従来のフォトサイリスタ素子との違いは、図1および図
3に示すように、(1)SiO2膜12上に酸素ドープ
半絶縁膜13を形成した高耐圧化および高信頼性化のた
めのパッシベーション膜を、Vp回路16の周辺部にお
いて選択的にパターンニングして、MOSFET14の
ゲートとソース(GND)との間、およびMOSFET
14のゲートとサイリスタ30のカソードとの間が半絶
縁膜13により電気的に接続されないようにした点、
(2)Vp回路16周辺のパンチスルー電圧を決定する
領域(距離Lpの部分)のうち、少なくともフォトトラ
ンジスタのベース・コレクタ接合j2とそれを囲い込む
ように隣接するP型拡散領域の接合j1上を半絶縁膜1
3で覆った点である。In the lateral type photothyristor element having the PNPN structure of the present embodiment, the difference from the conventional photothyristor element shown in FIG. 11 is that (1) SiO 2 film is provided as shown in FIGS. 1 and 3. The oxygen-doped semi-insulating film 13 is formed on the passivation film 12 for high breakdown voltage and high reliability by selectively patterning in the peripheral portion of the Vp circuit 16 to form a gate and a source (GND) of the MOSFET 14. Between, and MOSFET
The point where the gate of 14 and the cathode of the thyristor 30 are not electrically connected by the semi-insulating film 13,
(2) At least on the base / collector junction j2 of the phototransistor and on the junction j1 of the P-type diffusion region adjacent to and surrounding the base-collector junction j2 of the phototransistor in the region (distance Lp) that determines the punchthrough voltage around the Vp circuit 16. A semi-insulating film 1
The point covered with 3.
【0038】これにより、図12に示した従来のフォト
サイリスタ素子において形成されていた半絶縁膜13に
よる寄生抵抗Rx25を、図2に示すように無くすこと
ができる。また、本実施形態では、半絶縁膜13が分断
された部分を除いてVp回路16周辺のパンチスルー電
圧を決定する領域(距離Lpの部分)を覆っているの
で、充分なシールド効果を得ることができる。さらに、
半絶縁膜13とSiO2膜12からなるパッシベーショ
ン膜は透明な膜であり、フォトトランジスタ21の出力
を高くすることができる。As a result, the parasitic resistance Rx25 due to the semi-insulating film 13 formed in the conventional photothyristor element shown in FIG. 12 can be eliminated as shown in FIG. In addition, in the present embodiment, since the semi-insulating film 13 covers the region (distance Lp) that determines the punch-through voltage around the Vp circuit 16 except for the divided portion, a sufficient shielding effect can be obtained. You can further,
The passivation film including the semi-insulating film 13 and the SiO 2 film 12 is a transparent film, and the output of the phototransistor 21 can be increased.
【0039】このように構成された2つのフォトサイリ
スタ素子を、例えば図4に示すように、CH(チャンネ
ル)1およびCH2として相互に逆並列に接続すること
により、本実施形態の双方向フォトサイリスタ素子が得
られる。この双方向フォトサイリスタ素子の表面に直接
光を照射すること等により基本的な光制御型双方向フォ
トサイリスタとして動作し、いわゆる点弧用SSRとし
て用いることができる。The two photothyristor elements thus configured are connected in antiparallel with each other as CH (channel) 1 and CH2, as shown in FIG. 4, for example, so that the bidirectional photothyristor of this embodiment is connected. The device is obtained. By irradiating light directly on the surface of the bidirectional photothyristor element, the bidirectional photothyristor element operates as a basic light control type bidirectional photothyristor and can be used as a so-called ignition SSR.
【0040】本実施形態の双方向フォトサイリスタ素子
について、信頼性試験を行った結果を図5に○で示す。
ここでは、一般的なキャンパッケージで簡易な評価方法
として使用されているTC−5にチップを簡易アッセン
ブリし、AC電圧360Vrms、Ta=100℃、入
力電流IF=0(遮断状態)の条件で5000時間まで
試験を行った。なお、AC電圧360Vrmsは実使用
条件であるAC電圧200Vrmsに対しての電圧マー
ジンを加えた電圧条件であり、Ta=100℃は温度に
よる加速試験を行うための温度条件である。また、クラ
ンプ電圧は、図3においてMOSFET14のゲートと
サイリスタ30のカソードとの間の耐圧測定を行うこと
により求めた。さらに、比較のために従来構造の双方向
フォトサイリスタ素子について信頼性試験を行った結果
を図5に●で示し、図15のようにシールドとなる半絶
縁膜や金属層を設けていない構造のフォトサイリスタ素
子について信頼性試験を行った結果を図5に×で示す。
なお、図5において、点線はMOSFETのゲート絶縁
膜の絶縁耐量(約250V)を示し、これを超える変動
があると信頼性が不良になる。この図5からわかるよう
に、本実施形態の双方向フォトサイリスタ素子では、シ
ールド無しの構造に比べて信頼性を良好にすることがで
きる。The result of the reliability test performed on the bidirectional photothyristor element of the present embodiment is shown by ◯ in FIG.
Here, a chip is simply assembled to TC-5, which is used as a simple evaluation method in a general can package, and an AC voltage of 360 Vrms, Ta = 100 ° C., and an input current IF = 0 (cut-off state) are set to 5000. Tested up to time. The AC voltage of 360 Vrms is a voltage condition in which a voltage margin is added to the AC voltage of 200 Vrms which is the actual use condition, and Ta = 100 ° C. is a temperature condition for performing an acceleration test by temperature. The clamp voltage was obtained by measuring the breakdown voltage between the gate of the MOSFET 14 and the cathode of the thyristor 30 in FIG. Further, for comparison, a result of a reliability test conducted on a bidirectional photothyristor element having a conventional structure is shown by ● in FIG. 5, and as shown in FIG. The result of the reliability test performed on the photothyristor element is shown by x in FIG.
In FIG. 5, the dotted line indicates the dielectric strength (about 250 V) of the gate insulating film of the MOSFET, and if the fluctuation exceeds this value, the reliability becomes poor. As can be seen from FIG. 5, the bidirectional photothyristor element of the present embodiment can have better reliability than the unshielded structure.
【0041】さらに、本実施形態の双方向フォトサイリ
スタ素子においては、従来構造のフォトサイリスタ素子
のように、MOSFET14のゲートとソースの間およ
びMOSFET14のゲートとサイリスタ30のカソー
ドとの間に半絶縁膜13による寄生抵抗が生じないの
で、AC電圧印加状態においてAC電圧降下時にMOS
FETのゲート電位VG低下を抑制し、図6(b)に示
したようなゼロクロス動作不良を防ぐことができる。従
って、図6(a)に示したようにAC電圧上昇時のVo
x(R)値とAC電圧降下時のVox(F)値を同等に
して、安定したゼロクロス動作を行うことができる。Further, in the bidirectional photothyristor element of this embodiment, a semi-insulating film is provided between the gate and the source of the MOSFET 14 and between the gate of the MOSFET 14 and the cathode of the thyristor 30 as in the conventional photothyristor element. Since the parasitic resistance due to 13 does not occur, the MOS is not applied when the AC voltage drops in the AC voltage applied state.
It is possible to suppress the decrease in the gate potential VG of the FET and prevent the zero-cross operation failure as shown in FIG. 6B. Therefore, as shown in FIG. 6A, Vo when the AC voltage rises
By making the x (R) value and the Vox (F) value at the time of AC voltage drop equal, a stable zero-cross operation can be performed.
【0042】(実施形態2)図7は本実施形態のフォト
サイリスタ素子において、MOSFETを駆動するフォ
トトランジスタ部周辺の構造を説明するための断面図で
ある。(Embodiment 2) FIG. 7 is a sectional view for explaining the structure around the phototransistor portion for driving the MOSFET in the photothyristor element of this embodiment.
【0043】本実施形態のフォトサイリスタ素子におい
て、実施形態1のフォトサイリスタ素子との違いは、接
合j1およびj2上を金属層20および半絶縁膜13の
2層で覆った点である。The photothyristor element of this embodiment is different from the photothyristor element of Embodiment 1 in that the junctions j1 and j2 are covered with two layers of the metal layer 20 and the semi-insulating film 13.
【0044】このように構成された2つのフォトサイリ
スタ素子は、実施形態1と同様に、CH(チャンネル)
1およびCH2として相互に逆並列に接続することによ
り、本実施形態の双方向フォトサイリスタ素子が得られ
る。この双方向フォトサイリスタ素子の表面に直接光を
照射すること等により基本的な光制御型双方向フォトサ
イリスタとして動作し、いわゆる点弧用SSRとして用
いることができる。The two photothyristor elements having the above-described structure are similar to those of the first embodiment in that CH (channel) is used.
The bidirectional photothyristor element of the present embodiment can be obtained by connecting 1 and CH2 in antiparallel with each other. By irradiating light directly on the surface of the bidirectional photothyristor element, the bidirectional photothyristor element operates as a basic light control type bidirectional photothyristor and can be used as a so-called ignition SSR.
【0045】本実施形態の双方向フォトサイリスタ素子
においても、実施形態1と同様に、MOSFET14の
ゲートとソースとの間およびMOSFET14のゲート
とサイリスタ30のカソードとの間に半絶縁膜による寄
生抵抗が生じないので、AC電圧上昇時のVox(R)
値とAC電圧降下時のVox(F)値を同等にして、安
定したゼロクロス動作を行うことができる。また、実施
形態1と同様に、Vp回路16周辺のパンチスルー電圧
を決定する領域(距離Lpの部分)を半絶縁膜13で覆
っているので、充分なシールド効果を得ることができ
る。また、この部分は金属層20が開口されているの
で、フォトトランジスタ21の出力を充分得ることがで
きる。なお、本実施形態においては、接合j1およびj
2上を金属層20および半絶縁膜13の2層で覆ってい
るが、金属層20のみで覆ってもよく、または半絶縁膜
14のみので覆ってもよい。Also in the bidirectional photothyristor element of the present embodiment, similar to the first embodiment, the parasitic resistance due to the semi-insulating film is present between the gate and the source of the MOSFET 14 and between the gate of the MOSFET 14 and the cathode of the thyristor 30. Since it does not occur, Vox (R) when the AC voltage rises
The value can be made equal to the Vox (F) value at the time of AC voltage drop, and stable zero-cross operation can be performed. Further, as in the first embodiment, since the region around the Vp circuit 16 that determines the punch-through voltage (the portion having the distance Lp) is covered with the semi-insulating film 13, a sufficient shielding effect can be obtained. Further, since the metal layer 20 is opened in this portion, the output of the phototransistor 21 can be sufficiently obtained. In the present embodiment, the joints j1 and j
Although the upper part of 2 is covered with two layers of the metal layer 20 and the semi-insulating film 13, it may be covered only with the metal layer 20 or only with the semi-insulating film 14.
【0046】(実施形態3)図8は本実施形態のフォト
サイリスタ素子において、MOSFETを駆動するフォ
トトランジスタ部周辺の構造を説明するための断面図で
ある。(Third Embodiment) FIG. 8 is a sectional view for explaining the structure around the phototransistor portion for driving the MOSFET in the photothyristor element of the present embodiment.
【0047】本実施形態のフォトサイリスタ素子におい
て、実施形態1のフォトサイリスタ素子との違いは、接
合j1およびj2上に半絶縁膜13を設けずにAl配線
等の金属層20で覆った点である。The photothyristor element of this embodiment is different from the photothyristor element of Embodiment 1 in that the semi-insulating film 13 is not provided on the junctions j1 and j2 and the junction is covered with a metal layer 20 such as an Al wiring. is there.
【0048】このように構成された2つのフォトサイリ
スタ素子は、実施形態1と同様に、CH(チャンネル)
1およびCH2として相互に逆並列に接続することによ
り、本実施形態の双方向フォトサイリスタ素子が得られ
る。この双方向フォトサイリスタ素子の表面に直接光を
照射すること等により基本的な光制御型双方向フォトサ
イリスタとして動作し、いわゆる点弧用SSRとして用
いることができる。The two photothyristor elements having the above-described structure are similar to those in the first embodiment in that CH (channel) is used.
The bidirectional photothyristor element of the present embodiment can be obtained by connecting 1 and CH2 in antiparallel with each other. By irradiating light directly on the surface of the bidirectional photothyristor element, the bidirectional photothyristor element operates as a basic light control type bidirectional photothyristor and can be used as a so-called ignition SSR.
【0049】本実施形態の双方向フォトサイリスタ素子
においても、実施形態1と同様に、MOSFET14の
ゲートとソースとの間およびMOSFET14のゲート
とサイリスタ30のカソードとの間に半絶縁膜による寄
生抵抗が生じないので、AC電圧上昇時のVox(R)
値とAC電圧降下時のVox(F)値を同等にして、安
定したゼロクロス動作を行うことができる。また、Vp
回路16周辺のパンチスルー電圧を決定する領域(距離
Lpの部分)を金属層20で覆っているので、充分なシ
ールド効果を得ることができる。Also in the bidirectional photothyristor element of the present embodiment, similar to the first embodiment, the parasitic resistance due to the semi-insulating film is present between the gate and the source of the MOSFET 14 and between the gate of the MOSFET 14 and the cathode of the thyristor 30. Since it does not occur, Vox (R) when the AC voltage rises
The value can be made equal to the Vox (F) value at the time of AC voltage drop, and stable zero-cross operation can be performed. Also, Vp
Since the region around the circuit 16 that determines the punch-through voltage (the portion having the distance Lp) is covered with the metal layer 20, a sufficient shielding effect can be obtained.
【0050】なお、本実施形態においては、接合j1、
j2およびそれらの間の領域を金属層で覆っているの
で、フォトトランジスタが完全に遮光されてMOSFE
Tの駆動効率が低下しないように、かつ、接合j1およ
びj2が確実に覆われるように、金属層20のP型拡散
領域3、7の接合j1からのオーバーレイの距離Loを
0μmより大きく、かつ、100μm未満とし、フォト
トランジスタの接合j2からのオーバーレイの距離L
o’を0μmより大きく、かつ、100μm未満とする
のが好ましい。さらに好ましくは距離Loおよび距離L
o’が10μm以上50μm未満である。但し、この距
離Loおよび距離Lo’は、接合j1と接合j2との距
離Lpによっても変化する。さらに、光効率を十分得る
ためには、図8に示すように、接合j1と接合j2との
間に幅Lwが10μm以上、かつ、20μm以下の窓開
け部を設けるのが好ましい。また、上記実施形態2のよ
うに接合上を金属層20および半絶縁膜13の2層で覆
った場合についても、金属層については同様である。本
実施形態では距離Lpを50μmとし、距離Loを30
μm、距離Lo’を10μmとして幅Lwが10μmの
窓開け部を設けた。In this embodiment, the joint j1,
Since the j2 and the region between them are covered with a metal layer, the phototransistor is completely shielded from light and is not visible in the MOSFE.
The distance Lo of the overlay of the P-type diffusion regions 3 and 7 of the metal layer 20 from the junction j1 is larger than 0 μm so that the driving efficiency of T does not decrease and the junctions j1 and j2 are surely covered, and , Less than 100 μm, and the overlay distance L from the junction j2 of the phototransistor
It is preferable that o ′ is greater than 0 μm and less than 100 μm. More preferably, the distance Lo and the distance L
o ′ is 10 μm or more and less than 50 μm. However, the distance Lo and the distance Lo ′ also change depending on the distance Lp between the junction j1 and the junction j2. Furthermore, in order to obtain sufficient light efficiency, it is preferable to provide a window opening having a width Lw of 10 μm or more and 20 μm or less between the junction j1 and the junction j2 as shown in FIG. The same applies to the metal layer when the junction is covered with two layers of the metal layer 20 and the semi-insulating film 13 as in the second embodiment. In this embodiment, the distance Lp is 50 μm and the distance Lo is 30 μm.
A window opening having a width Lw of 10 μm was provided with μm and a distance Lo ′ of 10 μm.
【0051】(実施形態4)図9は本実施形態のフォト
サイリスタ素子の概略的な構成を示す断面図であり、図
10はその双方向フォトサイリスタ素子としての片側部
の等価回路図であり、図11はMOSFETを駆動する
フォトダイオード部周辺の構造を説明するための断面図
である。(Embodiment 4) FIG. 9 is a sectional view showing a schematic structure of the photothyristor element of the present embodiment, and FIG. 10 is an equivalent circuit diagram of one side portion as the bidirectional photothyristor element. FIG. 11 is a cross-sectional view for explaining the structure around the photodiode portion that drives the MOSFET.
【0052】本実施形態のフォトサイリスタ素子におい
て、実施形態1のフォトサイリスタ素子との違いは、M
OSFETのゲートを光駆動するフォトトランジスタ2
1の代わりにフォトダイオード22を設けた点である。The difference between the photothyristor element of the present embodiment and the photothyristor element of the first embodiment is M
Phototransistor 2 that optically drives the gate of OSFET
The point is that a photodiode 22 is provided instead of 1.
【0053】このように構成された2つのフォトサイリ
スタ素子は、実施形態1と同様に、CH(チャンネル)
1およびCH2として相互に逆並列に接続することによ
り、本実施形態の双方向フォトサイリスタ素子が得られ
る。この双方向フォトサイリスタ素子の表面に直接光を
照射すること等により基本的な光制御型双方向フォトサ
イリスタとして動作し、いわゆる点弧用SSRとして用
いることができる。The two photothyristor elements having the above-described structure are similar to those of the first embodiment in that CH (channel) is used.
The bidirectional photothyristor element of the present embodiment can be obtained by connecting 1 and CH2 in antiparallel with each other. By irradiating light directly on the surface of the bidirectional photothyristor element, the bidirectional photothyristor element operates as a basic light control type bidirectional photothyristor and can be used as a so-called ignition SSR.
【0054】本実施形態の双方向フォトサイリスタ素子
においても、実施形態1と同様に、MOSFET14の
ゲートとソースとの間およびMOSFET13のゲート
とサイリスタ30のカソードとの間に半絶縁膜による寄
生抵抗が生じないので、AC電圧上昇時のVox(R)
値とAC電圧降下時のVox(F)値を同等にして、安
定したゼロクロス動作を行うことができる。また、実施
形態1と同様に、Vp回路16周辺のパンチスルー電圧
を決定する領域(距離Lpの部分)を半絶縁膜13で覆
っているので、充分なシールド効果を得ることができ
る。また、この部分は金属層20が開口されているの
で、フォトダイオード22の出力を充分得ることができ
る。但し、本実施形態では、MOSFETのゲートを光
駆動するためにフォトダイオード22を用いているた
め、フォトトランジスタを用いた場合に比べると、特
に、フォトダイオード22からの電荷量が相対的に少な
く、パルス幅が短い場合等には、MOSFET14のゲ
ート15に充分な充電が行われず、MOSFET2の導
通が遅れたり、ON抵抗が高くなることもある。Also in the bidirectional photothyristor element of the present embodiment, similar to the first embodiment, the parasitic resistance due to the semi-insulating film is present between the gate and the source of the MOSFET 14 and between the gate of the MOSFET 13 and the cathode of the thyristor 30. Since it does not occur, Vox (R) when the AC voltage rises
The value can be made equal to the Vox (F) value at the time of AC voltage drop, and stable zero-cross operation can be performed. Further, as in the first embodiment, since the region around the Vp circuit 16 that determines the punch-through voltage (the portion having the distance Lp) is covered with the semi-insulating film 13, a sufficient shielding effect can be obtained. Further, since the metal layer 20 is opened in this portion, the output of the photodiode 22 can be sufficiently obtained. However, in this embodiment, since the photodiode 22 is used to optically drive the gate of the MOSFET, the amount of charge from the photodiode 22 is relatively small compared to the case where the phototransistor is used. When the pulse width is short, the gate 15 of the MOSFET 14 may not be sufficiently charged, the conduction of the MOSFET 2 may be delayed, and the ON resistance may increase.
【0055】[0055]
【発明の効果】以上詳述したように、本発明によれば、
ゼロクロス機能を得るためのMOSFETを内蔵し、M
OSFETのゲートを光駆動するためのフォトダイオー
ドまたはフォトトランジスタを備え、絶縁膜上に酸素ド
ープ半絶縁膜を設けた高耐圧パッシベーション膜を有す
るフォトサイリスタ素子において、半絶縁膜の寄生容量
によるゼロクロス動作不良を防いでAC電圧に対して安
定して動作させることができる。また、パンチスルー電
圧の安定化のため、接合j1、j2およびこれらの間の
領域を選択的に半絶縁膜や金属層で覆ってシールドする
ことにより、信頼性に優れたフォトサイリスタ素子を実
現することができる。従って、ゼロクロス機能の不良が
生じず、信頼性に優れた双方向フォトサイリスタ素子を
実現することができ、商用周波数ライン等において好適
に使用することができる。As described in detail above, according to the present invention,
Built-in MOSFET to obtain zero-cross function, M
In a photothyristor element having a photodiode or phototransistor for optically driving the gate of the OSFET and having a high breakdown voltage passivation film in which an oxygen-doped semi-insulating film is provided on the insulating film, a zero-cross operation failure due to the parasitic capacitance of the semi-insulating film Can be prevented and stable operation can be performed with respect to the AC voltage. Further, in order to stabilize the punch through voltage, the junctions j1 and j2 and the region between them are selectively covered with a semi-insulating film or a metal layer to be shielded, thereby realizing a highly reliable photothyristor element. be able to. Therefore, it is possible to realize a highly reliable bidirectional photothyristor element without causing a defect in the zero-cross function, and it is possible to suitably use it in a commercial frequency line or the like.
【図1】実施形態1のフォトサイリスタ素子の概略的な
構成を示す断面図である。FIG. 1 is a cross-sectional view showing a schematic configuration of a photothyristor element according to a first embodiment.
【図2】実施形態1の双方向フォトサイリスタ素子の片
側部の等価回路図である。FIG. 2 is an equivalent circuit diagram of one side of the bidirectional photothyristor element of the first embodiment.
【図3】実施形態1のフォトサイリスタ素子におけるM
OSFETを駆動するフォトトランジスタ部周辺の構造
を説明するための断面図である。FIG. 3 shows M in the photothyristor element of the first embodiment.
FIG. 6 is a cross-sectional view for explaining a structure around a phototransistor portion that drives an OSFET.
【図4】実施形態1の双方向フォトサイリスタ素子の等
価回路図である。FIG. 4 is an equivalent circuit diagram of the bidirectional photothyristor element according to the first embodiment.
【図5】実施形態1、従来および比較例のフォトサイリ
スタ素子について、信頼性試験結果を示す図である。FIG. 5 is a diagram showing reliability test results for the photothyristor elements of the first embodiment, the conventional and comparative examples.
【図6】(a)はAC電圧印加時の正常なゼロクロス動
作を説明するための図であり、(b)はその誤動作を説
明するための図である。6A is a diagram for explaining a normal zero-cross operation when an AC voltage is applied, and FIG. 6B is a diagram for explaining a malfunction thereof.
【図7】実施形態2のフォトサイリスタ素子におけるM
OSFETを駆動するフォトトランジスタ部周辺の構造
を説明するための断面図である。FIG. 7 shows M in the photothyristor element of the second embodiment.
FIG. 6 is a cross-sectional view for explaining a structure around a phototransistor portion that drives an OSFET.
【図8】実施形態3のフォトサイリスタ素子におけるM
OSFETを駆動するフォトトランジスタ部周辺の構造
を説明するための断面図である。FIG. 8 shows M in the photothyristor element of the third embodiment.
FIG. 6 is a cross-sectional view for explaining a structure around a phototransistor portion that drives an OSFET.
【図9】実施形態4のフォトサイリスタ素子の概略的な
構成を示す断面図である。FIG. 9 is a cross-sectional view showing a schematic configuration of a photothyristor element according to a fourth embodiment.
【図10】実施形態4の双方向フォトサイリスタ素子の
片側部の等価回路図である。FIG. 10 is an equivalent circuit diagram of one side of the bidirectional photothyristor element according to the fourth embodiment.
【図11】実施形態4のフォトサイリスタ素子における
MOSFETを駆動するフォトダイオード部周辺の構造
を説明するための断面図である。FIG. 11 is a cross-sectional view for explaining a structure around a photodiode portion that drives a MOSFET in the photothyristor element according to the fourth embodiment.
【図12】従来のフォトサイリスタ素子の概略的な構成
を示す断面図である。FIG. 12 is a cross-sectional view showing a schematic configuration of a conventional photothyristor element.
【図13】従来の双方向フォトサイリスタ素子の片側部
の等価回路図である。FIG. 13 is an equivalent circuit diagram of one side of a conventional bidirectional photothyristor element.
【図14】従来のフォトサイリスタ素子におけるMOS
FETを駆動するフォトトランジスタ部周辺の構造を説
明するための断面図である。FIG. 14 is a MOS in a conventional photothyristor element.
FIG. 4 is a cross-sectional view for explaining a structure around a phototransistor portion that drives an FET.
【図15】比較例のフォトサイリスタ素子におけるMO
SFETを駆動するフォトトランジスタ部周辺の構造を
説明するための断面図である。FIG. 15 is an MO in a photothyristor device of a comparative example.
FIG. 6 is a cross-sectional view for explaining a structure around a phototransistor portion that drives an SFET.
1 N型シリコン基板 2 P型アノード拡散領域 3 P型Pゲート拡散領域 4 N型カソード拡散領域 5、6 フォトトランジスタの拡散領域 5a フォトダイオードの拡散領域 7 P型ウエル拡散領域 8 N型ソース拡散領域 9 N型ドレイン拡散領域 10 N型チャンネルストッパー領域 11 Au等からなる電極層 12 SiO2膜 13 酸素ドープ半絶縁膜 15 MOSFETのゲート 18 ゲート抵抗RGK 19 空乏層 20 Al等からなる金属層 21 フォトトランジスタ 22 フォトダイオード 25 半絶縁膜による寄生抵抗 30 サイリスタ A アノード端子 PG Pゲート端子 K カソード端子1 N-type silicon substrate 2 P-type anode diffusion region 3 P-type P gate diffusion region 4 N-type cathode diffusion regions 5 and 6 Phototransistor diffusion region 5a Photodiode diffusion region 7 P-type well diffusion region 8 N-type source diffusion region 9 N-type drain diffusion region 10 N-type channel stopper region 11 Au, etc. electrode layer 12 SiO 2 film 13 Oxygen-doped semi-insulating film 15 MOSFET gate 18 Gate resistance RGK 19 Depletion layer 20 Metal layer 21 made of Al etc. Phototransistor 22 Photodiode 25 Parasitic resistance due to semi-insulating film 30 Thyristor A Anode terminal PG P Gate terminal K Cathode terminal
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−45993(JP,A) 特開 平10−242449(JP,A) 特開 平6−169081(JP,A) 特開 昭61−222172(JP,A) 特開 平4−249370(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/74 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-11-45993 (JP, A) JP-A-10-242449 (JP, A) JP-A-6-169081 (JP, A) JP-A-61- 222172 (JP, A) JP-A-4-249370 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/74
Claims (14)
Tを内蔵し、該MOSFETのゲートを駆動するための
フォトダイオードまたはフォトトランジスタを備え、か
つ、SiO2膜上に半絶縁膜を設けた高耐圧パッシベー
ション膜を有するフォトサイリスタ素子において、 該MOSFETのゲートとソースとの間に該半絶縁膜に
よる寄生抵抗が入らないように、該半絶縁膜がパターン
ニングされているフォトサイリスタ素子。1. A MOSFE for obtaining a zero-cross function.
In a photothyristor element having a built-in T, a photodiode or a phototransistor for driving the gate of the MOSFET, and a high breakdown voltage passivation film provided with a semi-insulating film on a SiO 2 film, the gate of the MOSFET is provided. A photothyristor element in which the semi-insulating film is patterned so that a parasitic resistance due to the semi-insulating film does not enter between the source and the source.
とサイリスタのカソードとの間に該半絶縁膜による寄生
抵抗が入らないようにパターンニングされている請求項
1に記載のフォトサイリスタ素子。2. The photothyristor element according to claim 1, wherein the semi-insulating film is patterned so that parasitic resistance due to the semi-insulating film does not enter between the gate of the MOSFET and the cathode of the thyristor.
板の表面に設けられた第2導電型の第1拡散領域および
第2拡散領域と、該第2拡散領域内に設けられた第1導
電型の第3拡散領域とからサイリスタが構成され、 該半導体基板の表面に設けられた第2導電型の第4拡散
領域と、該第4拡散領域内の基板表面側に設けられ、ソ
ースおよびドレインとなる第1導電型の第5拡散領域お
よび第6拡散領域とからゼロクロス機能を得るためのM
OSFETが構成され、 該第2拡散領域および該第4拡散領域の間の該半導体基
板表面部分に第2導電型の第7拡散領域が設けられて、
該第7拡散領域と該半導体基板とから該MOSFETの
ゲートを駆動するためのフォトダイオードが構成されて
いるか、または、該第2拡散領域および該第4拡散領域
の間の該半導体基板表面部分に第2導電型の第8拡散領
域が設けられ、該第8拡散領域内の基板表面側に第1導
電型の第9拡散領域が設けられて、該第8拡散領域と該
第9拡散領域と該半導体基板とから該MOSFETのゲ
ートを駆動するためのフォトトランジスタが構成され、 該半導体基板表面を覆うように、SiO2膜上に半絶縁
膜を設けた高耐圧パッシベーション膜を有するフォトサ
イリスタ素子において、 該MOSFETのゲートとソースとの間に該半絶縁膜に
よる寄生抵抗が入らないように、該半絶縁膜が該第7拡
散領域と該第4拡散領域との間を覆う部分、または該第
8拡散領域と該第4拡散領域との間を覆う部分で分断さ
れているフォトサイリスタ素子。3. A semiconductor substrate of a first conductivity type, a first diffusion region and a second diffusion region of a second conductivity type provided on the surface of the semiconductor substrate, and a first diffusion region provided in the second diffusion region. A thyristor is composed of a first conductivity type third diffusion region, a second conductivity type fourth diffusion region provided on the surface of the semiconductor substrate, and a substrate surface side in the fourth diffusion region. And M for obtaining a zero-cross function from the fifth diffusion region and the sixth diffusion region of the first conductivity type which become the drain.
An OSFET is configured, and a seventh diffusion region of a second conductivity type is provided in the semiconductor substrate surface portion between the second diffusion region and the fourth diffusion region,
A photodiode for driving the gate of the MOSFET is formed from the seventh diffusion region and the semiconductor substrate, or on a surface portion of the semiconductor substrate between the second diffusion region and the fourth diffusion region. An eighth diffusion region of the second conductivity type is provided, a ninth diffusion region of the first conductivity type is provided on the substrate surface side in the eighth diffusion region, and the eighth diffusion region and the ninth diffusion region are provided. In a photothyristor element comprising a phototransistor for driving the gate of the MOSFET from the semiconductor substrate, and having a high breakdown voltage passivation film provided with a semi-insulating film on a SiO 2 film so as to cover the surface of the semiconductor substrate. A part covering the seventh diffusion region and the fourth diffusion region with the semi-insulating film so that parasitic resistance due to the semi-insulating film does not enter between the gate and the source of the MOSFET, Is a photothyristor element divided by a portion covering between the eighth diffusion region and the fourth diffusion region.
スタのカソードとの間に前記半絶縁膜による寄生抵抗が
入らないように、該半絶縁膜が前記第7拡散領域と前記
第2拡散領域との間を覆う部分、または前記第8拡散領
域と該第2拡散領域との間を覆う部分で分断されている
請求項3に記載のフォトサイリスタ素子。4. The semi-insulating film is provided between the seventh diffusion region and the second diffusion region so that parasitic resistance due to the semi-insulating film does not enter between the gate of the MOSFET and the cathode of the thyristor. Is divided by a portion that covers the first diffusion region or a portion that covers between the eighth diffusion region and the second diffusion region.
The photothyristor element according to claim 3 .
トダイオードの接合上と、これを囲い込むように隣接す
るP型拡散領域の接合上とが、金属層で覆われている請
求項1乃至請求項4のいずれかに記載のフォトサイリス
タ素子。5. The metal layer covers the junction of the phototransistor or the photodiode and the junction of a P-type diffusion region adjacent to and surrounding the phototransistor or the photodiode. The photothyristor element according to any one of the above.
トダイオードの接合上と、これを囲い込むように隣接す
るP型拡散領域の接合上とが、半絶縁膜で覆われている
請求項1乃至請求項4のいずれかに記載のフォトサイリ
スタ素子。6. The semi-insulating film covers the junction of the phototransistor or the photodiode and the junction of a P-type diffusion region adjacent to and surrounding the phototransistor or the photodiode. 5. The photothyristor element according to any one of 1.
トダイオードの接合上と、これを囲い込むように隣接す
るP型拡散領域の接合上とが、半絶縁膜および金属層の
2層で覆われている請求項1乃至請求項4のいずれかに
記載のフォトサイリスタ素子。7. The junction between the phototransistor or the photodiode and the junction between adjacent P-type diffusion regions surrounding the phototransistor or the photodiode are covered with two layers of a semi-insulating film and a metal layer. The photothyristor element according to any one of claims 1 to 4.
からのオーバーレイの距離Loが0μmより大きく、か
つ、前記フォトトランジスタまたは前記フォトダイオー
ドの接合と前記P型拡散領域の接合との距離Lpよりも
小さい請求項5または請求項7に記載のフォトサイリス
タ素子。8. The metal layer has an overlay distance Lo from the junction of the P-type diffusion region greater than 0 μm, and a distance between the junction of the phototransistor or the photodiode and the junction of the P-type diffusion region. The photothyristor element according to claim 5, which is smaller than Lp.
からのオーバーレイの距離Loが10μm以上である請
求項8に記載のフォトサイリスタ素子。9. The photothyristor element according to claim 8, wherein the metal layer has an overlay distance Lo from the junction of the P-type diffusion regions of 10 μm or more.
タまたは前記フォトダイオードの接合からのオーバーレ
イの距離Lo’が0μmより大きく、かつ、前記フォト
トランジスタまたは前記フォトダイオードの接合と前記
P型拡散領域の接合との距離Lpよりも小さい請求項5
または請求項7に記載のフォトサイリスタ素子。10. The metal layer has an overlay distance Lo ′ from the junction of the phototransistor or the photodiode of more than 0 μm, and the junction of the phototransistor or the photodiode and the junction of the P-type diffusion region. 6. The distance Lp is smaller than the distance Lp.
Alternatively, the photothyristor element according to claim 7.
タまたは前記フォトダイオードの接合からのオーバーレ
イの距離Lo’が10μm以上である請求項10に記載
のフォトサイリスタ素子。11. The photothyristor element according to claim 10, wherein the metal layer has an overlay distance Lo ′ of 10 μm or more from a junction of the phototransistor or the photodiode.
合からのオーバーレイの距離Loと、前記フォトトラン
ジスタまたは前記フォトダイオードの接合からのオーバ
ーレイの距離Lo’との和Lo+Lo’が、該フォトト
ランジスタまたは該フォトダイオードの接合と該P型拡
散領域の接合との距離Lpよりも小さい請求項8乃至請
求項11のいずれかに記載のフォトサイリスタ素子。12. The metal layer has a sum Lo + Lo ′ of a distance Lo of an overlay from a junction of the P-type diffusion region and a distance Lo ′ of an overlay from a junction of the phototransistor or the photodiode. The photothyristor element according to any one of claims 8 to 11, which is smaller than a distance Lp between a junction of a transistor or the photodiode and a junction of the P-type diffusion region.
タまたは前記フォトダイオードの接合と、前記P型拡散
領域の接合との間に、幅Lwが10μm以上、かつ、2
0μm以下の窓開け部を有する請求項8乃至請求項12
のいずれかに記載のフォトサイリスタ素子。13. The metal layer has a width Lw of 10 μm or more between the junction of the phototransistor or the photodiode and the junction of the P-type diffusion region, and 2
13. A window opening part having a size of 0 .mu.m or less.
5. The photothyristor element according to any one of 1.
記載のフォトサイリスタ素子が逆並列に接続されている
双方向フォトサイリスタ素子。14. A bidirectional photothyristor device in which the photothyristor device according to claim 1 is connected in antiparallel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20392999A JP3403123B2 (en) | 1999-07-16 | 1999-07-16 | Photothyristor element and bidirectional photothyristor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20392999A JP3403123B2 (en) | 1999-07-16 | 1999-07-16 | Photothyristor element and bidirectional photothyristor element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001036070A JP2001036070A (en) | 2001-02-09 |
JP3403123B2 true JP3403123B2 (en) | 2003-05-06 |
Family
ID=16482042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20392999A Expired - Fee Related JP3403123B2 (en) | 1999-07-16 | 1999-07-16 | Photothyristor element and bidirectional photothyristor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3403123B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5919857B2 (en) | 2012-02-03 | 2016-05-18 | スズキ株式会社 | Charge / discharge control device |
-
1999
- 1999-07-16 JP JP20392999A patent/JP3403123B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001036070A (en) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5610425A (en) | Input/output electrostatic discharge protection circuit for an integrated circuit | |
US4994904A (en) | MOSFET having drain voltage detection function | |
JP2731119B2 (en) | Semiconductor power device and its shutoff circuit | |
US5077591A (en) | Electrostatic discharge protection for semiconductor input devices | |
US5166089A (en) | Method of making electrostatic discharge protection for semiconductor input devices | |
US5932916A (en) | Electrostatic discharge protection circuit | |
EP0324185B1 (en) | Input protecting circuit in use with a MOS semiconductor device | |
KR920010314B1 (en) | Semiconductor device | |
JP3353388B2 (en) | Power semiconductor device | |
US4562454A (en) | Electronic fuse for semiconductor devices | |
JPH07245394A (en) | Insulation gate bipolar transistor | |
JP3495847B2 (en) | Semiconductor integrated circuit with thyristor | |
US5459339A (en) | Double gate semiconductor device and control device thereof | |
US5349227A (en) | Semiconductor input protective device against external surge voltage | |
JP3075007B2 (en) | Switching device and control device for double gate type semiconductor device | |
JP3186405B2 (en) | Horizontal MOSFET | |
JPH1197679A (en) | Semiconductor device | |
US6707653B2 (en) | Semiconductor controlled rectifier for use in electrostatic discharge protection circuit | |
JP3403123B2 (en) | Photothyristor element and bidirectional photothyristor element | |
JP3226075B2 (en) | Vertical MOS semiconductor device | |
CN100440511C (en) | Bidirectional photocontrol crystalbrake tube chip, photoarcing coupler and solid relay | |
JP2783191B2 (en) | Semiconductor device protection circuit | |
JP2001016082A (en) | Semiconductor protecting device | |
JPH10289977A (en) | Composite semiconductor device | |
JP3392496B2 (en) | Power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3403123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |