JPS58130671A - 自動線密度決定回路 - Google Patents
自動線密度決定回路Info
- Publication number
- JPS58130671A JPS58130671A JP1294582A JP1294582A JPS58130671A JP S58130671 A JPS58130671 A JP S58130671A JP 1294582 A JP1294582 A JP 1294582A JP 1294582 A JP1294582 A JP 1294582A JP S58130671 A JPS58130671 A JP S58130671A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- lines
- result
- picture elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/17—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa the scanning speed being dependent on content of picture
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は画情報を２値化して伝送する７アクシ＜９及び
その類似装置の副走査線密度決定回路に関する。
その類似装置の副走査線密度決定回路に関する。
従来、画信号を２値化して伝送するファクシミリにおい
【は、原画の画情報密度の高低により、副走査線の線密
度を原画ごとに適宜切り換え【伝送する方式がある。こ
の方式は１枚の原画の中に複雑な画儂と単純な画儂が混
在している場合には、途中で線密度を切り換えられない
欠点がある。
【は、原画の画情報密度の高低により、副走査線の線密
度を原画ごとに適宜切り換え【伝送する方式がある。こ
の方式は１枚の原画の中に複雑な画儂と単純な画儂が混
在している場合には、途中で線密度を切り換えられない
欠点がある。
この欠点を改善するために％ｌ走査線ごと或いは１走査
線の所定区間ごとに情報の伝送量を判定して、１枚の原
画の中で複雑な１儂の部分は走査線を多くシ、単純な１
儂の部分は少ない走査線にするという方式が提案されて
いる。この方式は複雑な１儂が局在する場合に、単純な
画儂と判定さわる可能性があるばかりでなく、副走査線
方向に同じｌＩ＆Ｉｌ像が続く場合にも、変化画素が多
いと、走査−が密なまま伝送され、伝送時間が短縮され
ないという欠点がある。
線の所定区間ごとに情報の伝送量を判定して、１枚の原
画の中で複雑な１儂の部分は走査線を多くシ、単純な１
儂の部分は少ない走査線にするという方式が提案されて
いる。この方式は複雑な１儂が局在する場合に、単純な
画儂と判定さわる可能性があるばかりでなく、副走査線
方向に同じｌＩ＆Ｉｌ像が続く場合にも、変化画素が多
いと、走査−が密なまま伝送され、伝送時間が短縮され
ないという欠点がある。
本発明は従来技術に内在する上記欠点を除去するため罠
なされたものであり、その目的は、現送出ラインと、次
送出２インとの差異を、相異画素が局在する場合をも適
確に判定して走査線密度決定を行う回路を提供すること
にある。
なされたものであり、その目的は、現送出ラインと、次
送出２インとの差異を、相異画素が局在する場合をも適
確に判定して走査線密度決定を行う回路を提供すること
にある。
本発明の上記目的は、ライン毎に読み取られ２値化され
た−（ｉｆ号を２ライン分連続して貯え、転送りロック
によって出力する２つのシフトレジスタ回路と、各々の
シフトレジスタ回路から転送りロックによって出力され
る画信号を順次比較し、異っている画信号を第１ビ、ト
目から検出・計数する回路と、その比較された２つの１
１６号を各々所定の転送りロック数だけ遅延させた後、
再び出力する２つのシフトレジスタ回路と、その出力を
上記の比較を行っている回路と同じ転送り口啼りによっ
て同様に第１ビツト目から順次比較し、異っている画信
号を検出・計数する回路と、上記２つの計数値の差が規
定値に達したか否かを、転送りロックによって出力され
るビット毎に順次検出する回路とを具備し、該検出手段
の出力により２ライン間の相関の強さを判定して副走査
線密度を決定することにより達成される。
た−（ｉｆ号を２ライン分連続して貯え、転送りロック
によって出力する２つのシフトレジスタ回路と、各々の
シフトレジスタ回路から転送りロックによって出力され
る画信号を順次比較し、異っている画信号を第１ビ、ト
目から検出・計数する回路と、その比較された２つの１
１６号を各々所定の転送りロック数だけ遅延させた後、
再び出力する２つのシフトレジスタ回路と、その出力を
上記の比較を行っている回路と同じ転送り口啼りによっ
て同様に第１ビツト目から順次比較し、異っている画信
号を検出・計数する回路と、上記２つの計数値の差が規
定値に達したか否かを、転送りロックによって出力され
るビット毎に順次検出する回路とを具備し、該検出手段
の出力により２ライン間の相関の強さを判定して副走査
線密度を決定することにより達成される。
以下本発明を実施例により図面を参照して説明する。第
１図は本発明の一実施例のブロック図である。図におい
て、１，２．３は１ライン分の画素を貯えることの出来
るシフトレジスタである。
１図は本発明の一実施例のブロック図である。図におい
て、１，２．３は１ライン分の画素を貯えることの出来
るシフトレジスタである。
４．５もシフトレジスタで例えば４０画素分貯えること
ができる。６はシフトレジスタ４．５が貯える画素数と
同じ数の画信号転送りロックを計数すると、出力がロー
レベル（以下りと略記する）からハイレベル（以下Ｈと
略記する）になるカラ／り、７は閤じくカウンタで各ラ
イン終了時に、例えば画信号転送りロック２５６個毎に
１個のパルスを出力するものである。１１．１２はカウ
ンタでＣＬＡ入力がＨのときカウントを行い、プリセ、
ト入力Ｈでカウント値がｒＯＪとなる。１３は減算回路
でカウンタ１１の出力からカウンタ１２の出力を減じた
ものな出力する。１４は例えば５（０００００１０１）
ｋ常時出力する定数ジェネレータである。１５は比較器
で （減算回路１３の出力） ≧ （定数ジェネレータ１４の出力） のときＨを出力する。１７．１８はＤフリップフロップ
（以下ＦＦと略記する）、１６，２０は、ＯＨ回路、２
０はインバータ、８はＡＮＤ回路、９、ｌＯは排他論理
和回路である。
ができる。６はシフトレジスタ４．５が貯える画素数と
同じ数の画信号転送りロックを計数すると、出力がロー
レベル（以下りと略記する）からハイレベル（以下Ｈと
略記する）になるカラ／り、７は閤じくカウンタで各ラ
イン終了時に、例えば画信号転送りロック２５６個毎に
１個のパルスを出力するものである。１１．１２はカウ
ンタでＣＬＡ入力がＨのときカウントを行い、プリセ、
ト入力Ｈでカウント値がｒＯＪとなる。１３は減算回路
でカウンタ１１の出力からカウンタ１２の出力を減じた
ものな出力する。１４は例えば５（０００００１０１）
ｋ常時出力する定数ジェネレータである。１５は比較器
で （減算回路１３の出力） ≧ （定数ジェネレータ１４の出力） のときＨを出力する。１７．１８はＤフリップフロップ
（以下ＦＦと略記する）、１６，２０は、ＯＨ回路、２
０はインバータ、８はＡＮＤ回路、９、ｌＯは排他論理
和回路である。
次に第１図の回路の動作について説明する。
まず、ラインの初めには、カウンタ７によってカワフタ
６，１１，１２．比較回路１５．ＦＦ１７はリセット２
帳、カウンタ６はり、カラ／り１１゜１２は「Ｏ」、比
較回路１５．ＦＦ１７はＬを出力している。
６，１１，１２．比較回路１５．ＦＦ１７はリセット２
帳、カウンタ６はり、カラ／り１１゜１２は「Ｏ」、比
較回路１５．ＦＦ１７はＬを出力している。
次に、原画な走査して得られた黒及び白信号それぞれＨ
，Ｌの原信号が入力端子Ｐに、その転送りロックが入力
端子Ｃに加えられると、２ライン間の対応する画素であ
るシフトレジスタ１，２の出力が排他論理和され、相異
った画素数がカウンタ１１によって計数されて行く。画
信号転送りロックが４０に達するとカウンタ６によりカ
ウンタ１２のＣＬＡ入力がＨになり、カウンタ１２は計
数可能となる。この時点からシフトレジスタ４゜５の出
力は、シフトレジスタ１．２より４０画素遅れた画信号
をそれぞれ出力し始めることになる。
，Ｌの原信号が入力端子Ｐに、その転送りロックが入力
端子Ｃに加えられると、２ライン間の対応する画素であ
るシフトレジスタ１，２の出力が排他論理和され、相異
った画素数がカウンタ１１によって計数されて行く。画
信号転送りロックが４０に達するとカウンタ６によりカ
ウンタ１２のＣＬＡ入力がＨになり、カウンタ１２は計
数可能となる。この時点からシフトレジスタ４゜５の出
力は、シフトレジスタ１．２より４０画素遅れた画信号
をそれぞれ出力し始めることになる。
即ちカウンタ１２の出力はカウンタ１１に比べ、４０画
１前までの対応する２ライン斐異った画素数を表わして
いることになる。減算器１３は転送りロック毎に（カウ
ンタ１１の値）−（カウンタ１２の値）の結果、即ちそ
の転送り口νり以前の４０画素分の相異画素数を出力し
ており、比較器１５はその結果と規定値を常に比較し、
規定値を超えるとＨを出力する。そして１度でも規定値
を超えると、ＦＦ１７によっ″ＣＨ出力としてｌライン
終了までラッチされる。即ち２ライン間の相異画素は所
定区間４０画素の幅をもって１転送りロック毎に監視さ
れているため、２ライン間の相異画素がいかなる位置に
あ、−Ｃも２ライン間の相関の強さを適確に判定するこ
とになる。
１前までの対応する２ライン斐異った画素数を表わして
いることになる。減算器１３は転送りロック毎に（カウ
ンタ１１の値）−（カウンタ１２の値）の結果、即ちそ
の転送り口νり以前の４０画素分の相異画素数を出力し
ており、比較器１５はその結果と規定値を常に比較し、
規定値を超えるとＨを出力する。そして１度でも規定値
を超えると、ＦＦ１７によっ″ＣＨ出力としてｌライン
終了までラッチされる。即ち２ライン間の相異画素は所
定区間４０画素の幅をもって１転送りロック毎に監視さ
れているため、２ライン間の相異画素がいかなる位置に
あ、−Ｃも２ライン間の相関の強さを適確に判定するこ
とになる。
次に上記実施例の動作を第２図に示すタイムチャートを
使用して説明する。
使用して説明する。
第２図の（Ｍｌは入力端子Ｃに加えられる画信号転送パ
ルス、（ｂ）はカフ／り６の出力、（Ｃ）はカウンタ７
の出力の波形図である。２ライン間で相異画素が規定値
を超える区間が存在すると、上記のように、その区間を
判定した時点においてＦＦ１７の出力はＨとなり、その
ままラッチされる。その様子を第２図（ｄ）に示す。Ｆ
Ｆ１７の出力はｌツイン終了時カウンタ７のパルスによ
ってＦＦ１８にう、チされ、第２図（ｅ）に示すように
次２イン送出を指示するＨ信号を出力端子０に次ライン
終了まで出力するとともに、ＡＮＤ回路８により次ライ
ンなシフトレジスタ３にロード可能とする。またこのと
きカウンタ６．１１，１２．比較器１５．ＦＦ１７はリ
セットされ、初期状態に戻る。
ルス、（ｂ）はカフ／り６の出力、（Ｃ）はカウンタ７
の出力の波形図である。２ライン間で相異画素が規定値
を超える区間が存在すると、上記のように、その区間を
判定した時点においてＦＦ１７の出力はＨとなり、その
ままラッチされる。その様子を第２図（ｄ）に示す。Ｆ
Ｆ１７の出力はｌツイン終了時カウンタ７のパルスによ
ってＦＦ１８にう、チされ、第２図（ｅ）に示すように
次２イン送出を指示するＨ信号を出力端子０に次ライン
終了まで出力するとともに、ＡＮＤ回路８により次ライ
ンなシフトレジスタ３にロード可能とする。またこのと
きカウンタ６．１１，１２．比較器１５．ＦＦ１７はリ
セットされ、初期状態に戻る。
次に比較器１５の出力が１ライン中ずつとＬの場合、即
ち次ラインが現ツインとどの４０画素区間においても規
定値以上の相異画素が存在しないような、現ラインと酷
似したラインである場合には、前ラインが送出ラインで
出力端子０がＨであるど、ＦＦ１７の出力はＬであり、
この出力は第２図（＠′）の■に示すように、１ライン
終了時カウンタ７のパルスによってＦＦ１８にＬとして
ラッチされる。とのＦＦ１８の出力は次ライン削除を指
示するＬ信号を出力端子０に次ライン終了まで出力する
とともに、ＡＮＤ回路８により次ラインをシフトレジス
タ３にロード不可とする。またこのときカウンタ６，１
１，１２．比較器１５． ＦＦ１７はリセットされ初期
状態に戻るが、ＦＦ１８のＬ出力はインバータ１９を通
してＦＦ１７にフィードバックされ、次の画信号転送り
ロックで、ＦＦ１７にＨとしてラッチされ、第２図（ｄ
′）の＠に示されるよ５に、ＦＦ１７の出力なＨとして
その次のラインの送出を指示する信号を作る要因となり
、削除ラインを連続することはなく、少しづつ変化し【
いる画像が次々と削除されることのないように構成され
ている。
ち次ラインが現ツインとどの４０画素区間においても規
定値以上の相異画素が存在しないような、現ラインと酷
似したラインである場合には、前ラインが送出ラインで
出力端子０がＨであるど、ＦＦ１７の出力はＬであり、
この出力は第２図（＠′）の■に示すように、１ライン
終了時カウンタ７のパルスによってＦＦ１８にＬとして
ラッチされる。とのＦＦ１８の出力は次ライン削除を指
示するＬ信号を出力端子０に次ライン終了まで出力する
とともに、ＡＮＤ回路８により次ラインをシフトレジス
タ３にロード不可とする。またこのときカウンタ６，１
１，１２．比較器１５． ＦＦ１７はリセットされ初期
状態に戻るが、ＦＦ１８のＬ出力はインバータ１９を通
してＦＦ１７にフィードバックされ、次の画信号転送り
ロックで、ＦＦ１７にＨとしてラッチされ、第２図（ｄ
′）の＠に示されるよ５に、ＦＦ１７の出力なＨとして
その次のラインの送出を指示する信号を作る要因となり
、削除ラインを連続することはなく、少しづつ変化し【
いる画像が次々と削除されることのないように構成され
ている。
本回路は以上のように動作するので、送信処理としては
、１ライン走査終了時に出力端子Ｏの状態を見て、０が
Ｈのときのみ送信処理速度に合わせて走査速度な制御す
ればよく、画信号としては常にシフトレジスタ３を送出
すればよい。
、１ライン走査終了時に出力端子Ｏの状態を見て、０が
Ｈのときのみ送信処理速度に合わせて走査速度な制御す
ればよく、画信号としては常にシフトレジスタ３を送出
すればよい。
以上に詳細に説明したように、本発明によれば、次ライ
ンが現送出２インに比べ酷似しているかどうかを一定幅
でしかもＩｔｌｌ累シフトで監視・判定しているので、
従来のように酷似した２ラインをもつ画像を変化画素が
多いということで２ラインとも送出することもなく、相
異の大きい部分がどのような形で局在する場合も、削除
ラインと鋲って判定することもなく、従ってどのような
画像をも送出ラインと規定以上に相異し【いる場合は高
い走査線密度で、また酷似しているときは疎な走査−密
度で、鮮明に伝送することが出来る特徴がある。
ンが現送出２インに比べ酷似しているかどうかを一定幅
でしかもＩｔｌｌ累シフトで監視・判定しているので、
従来のように酷似した２ラインをもつ画像を変化画素が
多いということで２ラインとも送出することもなく、相
異の大きい部分がどのような形で局在する場合も、削除
ラインと鋲って判定することもなく、従ってどのような
画像をも送出ラインと規定以上に相異し【いる場合は高
い走査線密度で、また酷似しているときは疎な走査−密
度で、鮮明に伝送することが出来る特徴がある。
第１図は本発明にかかる走査線密度決定回路の実施例の
ブロック図、第２図は第１図で示した回路の各部分の波
形を示すタイムチャートである。 なお、図面に使用した符号はそれぞれ以下のものを示す
。 １．２，３，４．５・・・・・・７７トレジスタ、６＃
７．１１．１２・・・・・・カウンタ、８・・・・・・
ＡＮＤ回路、９．１０・・・・・・排他的論理和回路、
１３・・・・・・減算回路、１４・・・・・・定数ジェ
ネレータ、１５・・・・・・比較回路、１６．２０・・
・・・・論理和回路、１７．１８・・・・・・ＦＦ回路
、１９・・・・・・否定回路。
ブロック図、第２図は第１図で示した回路の各部分の波
形を示すタイムチャートである。 なお、図面に使用した符号はそれぞれ以下のものを示す
。 １．２，３，４．５・・・・・・７７トレジスタ、６＃
７．１１．１２・・・・・・カウンタ、８・・・・・・
ＡＮＤ回路、９．１０・・・・・・排他的論理和回路、
１３・・・・・・減算回路、１４・・・・・・定数ジェ
ネレータ、１５・・・・・・比較回路、１６．２０・・
・・・・論理和回路、１７．１８・・・・・・ＦＦ回路
、１９・・・・・・否定回路。
Claims (1)
- 【特許請求の範囲】 ライン毎に読み取られ２値化された画信号を２ライン分
連続して貯え、転送りロックによって出力する２つのシ
フトレジスタ回路と、各々のシフトレジスタ回路から転
送りロックによりて出力されるＩＪ！Ｉｉ信号を順次比
較し、異りている画信号を第１ビツト目から検出弗計数
する回路と、その比較された２つの一信号を各々所定の
転送りロック数だけ遅延させた後、再び出方する２つの
シフトレジスタ回路と、その出方を上記の比較を行って
いる回路と同じ転送り３ツクによって同様に第１ビツト
目から順次比較し、異っている画信号を検出・計数する
回路と、上記２つの計数値の差が規定値に達したが否か
を、転送りロックによって出力されるビット毎に順次検
出する回路とを具備し、該検出手段の出力により、２ラ
イン間の相関の強さを判定し【副走査線密度を決定する
ことを特徴とする自動線密度決定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294582A JPS58130671A (ja) | 1982-01-29 | 1982-01-29 | 自動線密度決定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294582A JPS58130671A (ja) | 1982-01-29 | 1982-01-29 | 自動線密度決定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58130671A true JPS58130671A (ja) | 1983-08-04 |
| JPH025350B2 JPH025350B2 (ja) | 1990-02-01 |
Family
ID=11819415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1294582A Granted JPS58130671A (ja) | 1982-01-29 | 1982-01-29 | 自動線密度決定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130671A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535595A (en) * | 1978-09-05 | 1980-03-12 | Sanyo Electric Co Ltd | Facsimile transmitter |
-
1982
- 1982-01-29 JP JP1294582A patent/JPS58130671A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535595A (en) * | 1978-09-05 | 1980-03-12 | Sanyo Electric Co Ltd | Facsimile transmitter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH025350B2 (ja) | 1990-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4131915A (en) | Facsimile signal transmission system | |
| US4503469A (en) | Picture image enlarging/reducing system | |
| US4090222A (en) | Facsimile signal reception system | |
| JPS5980063A (ja) | フアクシミリの符号化回路 | |
| GB1570501A (en) | Elements in facsimile signal system for coding addresses of information change picture | |
| US4623935A (en) | Picture extracting apparatus | |
| US3984833A (en) | Apparatus for encoding extended run-length codes | |
| US4492983A (en) | System for decoding compressed data | |
| GB1347031A (en) | Variable length coding method and apparatus | |
| US4338637A (en) | Variable scanning device | |
| JPS58130671A (ja) | 自動線密度決定回路 | |
| US5083217A (en) | Shadow-added image formation device | |
| JPS586343B2 (ja) | カヘンソウサセンミツドセイギヨホウシキ | |
| US5253080A (en) | Picture signal binarization apparatus avoiding a need for memory devices or shift registers for storing binary picture signals before output | |
| US5390030A (en) | Peak holding circuit and video processing unit using the same | |
| JPS6235780A (ja) | 画像コ−ドの復号装置 | |
| JPS60176370A (ja) | 固体撮像装置の駆動装置 | |
| JPH04270569A (ja) | 画像処理装置におけるデータ圧縮方式 | |
| JP2641442B2 (ja) | 復号装置 | |
| JPS6342469B2 (ja) | ||
| KR0164831B1 (ko) | 이미지 스캐너의 독취회로 및 그 방법 | |
| JPS5924584B2 (ja) | 原稿読取方式 | |
| JPS6235776A (ja) | 画像コ−ドの復号装置 | |
| JPS6037879A (ja) | ２値化回路 | |
| JPH11261829A (ja) | 画像処理装置 |