JPS5813042B2 - 受信周波数補正方式 - Google Patents

受信周波数補正方式

Info

Publication number
JPS5813042B2
JPS5813042B2 JP8483676A JP8483676A JPS5813042B2 JP S5813042 B2 JPS5813042 B2 JP S5813042B2 JP 8483676 A JP8483676 A JP 8483676A JP 8483676 A JP8483676 A JP 8483676A JP S5813042 B2 JPS5813042 B2 JP S5813042B2
Authority
JP
Japan
Prior art keywords
frequency
counter
output
value
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8483676A
Other languages
English (en)
Other versions
JPS5310210A (en
Inventor
稲本敏晴
酒井康英
渡辺豊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8483676A priority Critical patent/JPS5813042B2/ja
Publication of JPS5310210A publication Critical patent/JPS5310210A/ja
Publication of JPS5813042B2 publication Critical patent/JPS5813042B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 本発明は周波数自動掃引式受信機における掃引停止後や
周波数プリセット式受信機等において温度漂動による受
信機の同期周波数のずれを自動的こ補正させようとする
方式に関するものである。
たとえば自動掃引式受信において、掃引停正直後の状態
は局部発振周波数を受信周波数より高くとった場合、中
間周波出力周波数をfiとし所定の中間周波数をfIと
すれば次の関係が成立する。
受信周波数に同調周波数が合っている場合fI=/i 受信周波数に比べて同調周波数が高い場合fI<fi 受信周波数に比べて同調周波数が低い場合fI>fi したがって中間周波出力周波数と所定の中間周波数との
差の正負から受信周波数に対して同調周波数がどちらの
方向にずれているかを判定することが可能である。
中間周波出力周波数を計数するカウンタで中間周波出力
周波数を一定時間n回計数し各計数毎に所定の中間周波
数との差の正負を判定し、それぞれの判定結果が正なら
別に設けたAカウンタ、負なら同じく別に設けたBカウ
ンタで1つ計数する。
但し(/I=fi)のときはAカウンタ、Bカウンタい
ずれにも計数しない。
n回計数後AカウンタとBカウンタの値の大小判定を行
う。
ある任意に設定した数値をmとし、AカウンタとBカウ
ンタの値が共にm以内であれば(fI=n)の状態であ
ると判定する。
AカウンタとBカウンタの値が、どちらもmより大きく
Aカウンタの値がBカウンタの値より大きいと(f■く
fi)の状態であるから受信機は受信周波数に比べて同
調周波数は高い方向にずれていることになる。
そこで例えば受信機がフエーズロツクループで構成され
ているとすれはプログラマブル分周器の分周比を同調周
波数が低くなる方向に補正する。
もしAカウンタとBカウンタの値がどちらもmより大き
くBカウンタの値がAカウンタの値より太きいと(fI
>fi)の状態であるから受信崗彼数に比べて同調周波
数が低い方向にずれているのでプログラマブル分周器の
分周比を同調周波数が高くなる方向に補正すればよい。
この方式の特徴はAカウンタとBカウンタの値がm以内
であれば(fI=fi)の状態であると判定し補正動作
を行なわないところこある。
A,Bカウンタの値が−をこえた時に補正することによ
りランダムに発生する誤動作で間違った方向に補正する
のを防ぐ。
さらにAカウンタとBカウンクの値がm以内である状態
が規定回数発生したこと、あるいは連続して規定回数発
生したことを検出して補正動作を終了すると、合理的に
中間周波出力周波数は所要の中間周波数に近すき受信周
波数に同調周波数を合わせることができる。
又デイジクル化し、■cにまとめやすく、コヌト低下の
面からもきわめて有効なものである。
これまでの説明と逆に局部発振周波数を受信周波数より
低くとった場合は中間周波出力周波数と所定の中間周波
数との関係がずれ方向に対して逆になるだけである。
またプリセント式受信における温度漂動による受信機の
同調周波数のずれに対しても同じ方法で補正することが
できる。
図面は、本発明を適用した受信機の一実施例でありその
具体的な構成を示したもので1は受信機の高周波増幅回
路、2は局部発振器で局部周波数発生用フエーズロツク
ループの電圧制衝弐可変周波数発生器で構成している。
3は混合器で受信周波数と局部周波数を混合して中間周
波数に変換するものである。
4は中間周波増幅器、5は検波器、6は音声増幅器であ
る。
1はプログラマブル分周器であり、カウンタ12の出力
によって分周比を指示されるものである。
8は位相比較器で、プログラマブル分周器Iの出力周波
数と水晶発振器9の出力を分周器10で分周した出力周
波数とを比較しどちらの周波数が高いかによって出力の
1と0の出力時間比を変えるよう構成されている。
11は位相比較器8の出力から高周波成分を除き位相比
較器8の二つの入力周波数の差に応じた直流電圧を可変
周波数発生器2に供給する低周彼フィルタである。
したがってプログラマブル分周器γの周波数と分周器1
0の出力周波数は常に等しくなるよう制御されるのでプ
ログラマブル分周器γの分周比によって局部発振器2の
出力周波数を変えることができる。
12はクロツク入力によって計数出力の値を変えプログ
ラマブル分周器7の分局比を変えるためのカウンタ、1
3はゲート回路で、分周器10より適当な速度の周彼数
を選んでカウンタ12に供給する通路に入れサーチ指示
によってゲートを開き受信周波数の副−を可能ならしめ
、サーチヌトツプ信号によってゲートを閉じ受信周波数
の掃引を停めて受信状態にするためのものである。
14は中間周波回路出力をデイジタル回路を駆動できる
レベルまで増幅する増幅器、15は分周器10より適当
な時間間隔のパルヌを入れこの信号でゲートを開き増幅
器14の出力を中間周波数カウンタ16の入力に供給す
るためのゲート回路である。
16は中間周彼数カウンクで、ゲート15の出力を計数
し、その時点の中間周波数値を示す。
1γは中間周波数カウンタ16が示すその時点の中間周
波数値と所定の中間周波数値とから判定し、サーチヌト
ップ信号とずれ力向を示す信号を発生させる判定回烙、
18はゲート回路で判定回路11の出力が(f■くfl
)の信号を出せば、ゲートを開き分局器10より適当な
パルヌを1個Aカウンク20の入力へ供給するゲート回
路、19は判定回路11の出力が(fI>fi)の信号
を出せばゲートを開き分周器10より適当なパルヌを1
個Bカウンタ21の入カヘ供給するゲート回路、20は
ゲート18からの出力を計数し(fI<fi)の状態発
生回数を示すAカウンタ、21はゲート19からの出力
を計数し(f■〉f1)の状態発生回数を示すBカウン
タ、22は判定回路で制御回路24からn回計数終了信
号でAカウンタ20とBカウンタ21の内容の大小判定
を行いAカウンタ20とBカウンタ21の値がどちらも
mより大きくAカウンタ20の方がBカウンク21より
大きい値であれば(fI<7i)の方向に同調周波数が
ずれていることを示す信号を発生させる。
23はゲート回路で制御回路24の補正指示信号と分周
器10より適当な時間間隔のパルヌでゲートを開き、判
定回路22からのすれ方向を示す信号により同調周波数
のずれを補正する分周比になるような信号をカウンタ1
2に供給する。
24は制御回路でAカウンタ20とBカウンタ21の初
期値の設定、判定回路22にn回計数終了信号の発生、
判定回路22が示す(f■=fl)の状態指示信号から
その発生回数をカウントし必要なだけゲート回路23に
補正指示信号を発生させるなどの制御を行う。
次に以上のように構成した実施例の動作について説明す
る。
ゲート回路」3にサーチヌトツフ信号を加え、カウンタ
を固定した状態においては分周器1の分周比は固定され
、それに対応した周波数で局部発振器2は発振動作する
したがって混合器3で生じる中間周波信号は一定時間間
隔で開かれるゲート回路15を介してカウンタ16に加
えられ計数される。
その計数値は判定回路1Tにおいて設定値と比較され、
大小に応じてAカウンタ20、Bカウンタ21こ入力さ
れる。
その判定動作を繰返し、規定回数になると、Aカウンク
20とBカウンク21の計数値の差が一定値以上である
か否かを判定回路で判定され、局部発振器2の発振周波
数は適止な値かあるいは大きいか小さいかを識別する。
その結果はゲート回路冫3を介してカウンタ12を制御
し、プログラマブル分周器γの分周比を変えることによ
り発振周波数を補正する。
以上の説明から明らかなように本発明によれば周波数自
動掃引停止後のロ調周波数のずれを自動的に補正するこ
とかでき実用上きわめて有効である。
またプリセート式受信機等における温度漂動による同調
周波数のずれを自動的に補正する手段としても利用する
ことができる。
また判定回路は規定値以上の差がなけれは制御信号を出
さないようにしているため、ランダムに発生する雑音等
こよる誤動作を防止することができる。
【図面の簡単な説明】
図面は本発明による受信周波数補正方式を適用した受信
機のブロック図である。 15,23・・・・・・ゲート回路、16・・・・・・
カウンタ、11,22・・・・・判定回路、20・・・
・・・Aカウンタ、21・・・・・・Bカウンク。

Claims (1)

    【特許請求の範囲】
  1. 1 中間周波出力を単位時間毎にn回計数し、各計数毎
    にその計数値と所定の中間周波数値との大小を比較し、
    犬の状態発生回数と小の状態発生回数とを計数し、犬の
    状態発生回数と小の状態発生回数が共にあらかじめ決め
    られた数値より大きい場合に、犬の状態発生回数と小の
    状態発生回数の大小に応じて局部発振周波数を補正する
    ことを特徴とする受信周波数補正方式。
JP8483676A 1976-07-15 1976-07-15 受信周波数補正方式 Expired JPS5813042B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8483676A JPS5813042B2 (ja) 1976-07-15 1976-07-15 受信周波数補正方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8483676A JPS5813042B2 (ja) 1976-07-15 1976-07-15 受信周波数補正方式

Publications (2)

Publication Number Publication Date
JPS5310210A JPS5310210A (en) 1978-01-30
JPS5813042B2 true JPS5813042B2 (ja) 1983-03-11

Family

ID=13841862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8483676A Expired JPS5813042B2 (ja) 1976-07-15 1976-07-15 受信周波数補正方式

Country Status (1)

Country Link
JP (1) JPS5813042B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832344Y2 (ja) * 1978-03-24 1983-07-18 日本電気株式会社 振幅変調放送波検知回路
JPS6489714A (en) * 1987-09-30 1989-04-04 Toshiba Corp Electrical channel selection device

Also Published As

Publication number Publication date
JPS5310210A (en) 1978-01-30

Similar Documents

Publication Publication Date Title
US4023116A (en) Phase-locked loop frequency synthesizer
JPH07303042A (ja) Pll周波数シンセサイザ
JPS5813042B2 (ja) 受信周波数補正方式
JP3356244B2 (ja) テレビジョン信号受信装置
EP0199686B1 (en) Method and apparatus for locking the signal from a controlled oscillator to that of a reference oscillator
JPS583605B2 (ja) 受信周波数補正方式
US4379270A (en) Phase locked loop having rapid tuning
US4419767A (en) Automatic digital control device for exact frequency tuning of a receiver
JPH10290120A (ja) Fm復調器、画像表示デバイスおよびfm音声搬送波を検出する方法
JPS5924191Y2 (ja) シンセサイザ−受信機のafc回路
JPS6333381Y2 (ja)
JPS609378B2 (ja) 周波数シンセサイザ
JP2937865B2 (ja) 無線受信機
JPH0568132U (ja) チャージポンプ式pll装置
JPS622726B2 (ja)
GB1125916A (en) Improvements in or relating to frequency synthesisers
SU428566A1 (ru) Цифровое устройство частотной автоподстройки
JPS6348997Y2 (ja)
SU832758A1 (ru) Устройство тактовой синхрониза-ции
JPH028438Y2 (ja)
SU1480126A1 (ru) Синтезатор частот
JPH03117222A (ja) 電圧シンセサイザ方式の受信装置
JPH01268307A (ja) 選局装置
GB2025171A (en) Phase locked loops
JP2000124798A (ja) Pll回路及びそのpll同期方法