JPS58127319A - 絶縁層上への単結晶膜形成方法 - Google Patents

絶縁層上への単結晶膜形成方法

Info

Publication number
JPS58127319A
JPS58127319A JP57009739A JP973982A JPS58127319A JP S58127319 A JPS58127319 A JP S58127319A JP 57009739 A JP57009739 A JP 57009739A JP 973982 A JP973982 A JP 973982A JP S58127319 A JPS58127319 A JP S58127319A
Authority
JP
Japan
Prior art keywords
layer
single crystal
substrate
polycrystalline
amorphous layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57009739A
Other languages
English (en)
Inventor
Junji Watanabe
純二 渡辺
Yasushi Sawada
廉士 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57009739A priority Critical patent/JPS58127319A/ja
Publication of JPS58127319A publication Critical patent/JPS58127319A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野： 本発明は絶縁層上に付着させた多結晶層またはアモルフ
ァス層を高能率にかつ嵐質な単結晶層にアニールする方
法に関するものである。
技術の背景： 従来のこの種の方法は第１図に示すようにレーザビーム
走査法か、第２図に示す外部ストＩＪツブヒータの移動
加熱法によっていた。第１図において、１は単結晶基板
、２は該単結晶基板１上に形成した絶縁体層からなる絶
縁膜、３は該絶縁膜２の各所に設けられ九分離帯又はス
ルーホール、４は絶縁膜２上に付着させた多結晶層また
はアモルファス層、４０１は単結晶化した層、５はアニ
ール加熱用レーザビーム、５０１紘集光レンズである。
この方法ではレーザビーム径５００μ隅前後、レーザパ
ワ１０Ｆ前後の装置が使われている。
一方、第２図において、１は単結晶基板、２は絶縁体層
からなる絶縁膜、４は該絶縁膜２上に付着させた多結晶
層ｔｉはアモルファス層、６は棒状移動ヒータ、７は下
部加熱板、１１は表面保映膜である。単結晶基板１の端
部４０１において、該絶縁膜２なしに該多結晶層または
アモルファス層４が直接付着されておシ、まず、この領
域において、多結晶層またはアモルファス層４が該棒状
移動ヒータ６によって溶融され、単結晶基板１の方位に
応じた結晶成長が起こシ、該移動ヒータ６を右方に移動
させながら、順次該絶縁膜２上の多結晶層またはアモル
ファス層４をすでに成長した単結晶を種として単結晶化
していく方法である。
従来技術と問題点： 上述した従来の第１図に示した方法では１０ｏＷＬ−程
度の単結晶基板１全面にわたってアニールするには５０
０μｍφのビームを従・横両方向に走査する必要があシ
、長時間を要する、またビーム径５００μｍφに対して
均熱領域が狭く、アニール条件が部分的に異なるため該
絶縁膜２上全面に均質な単結晶膜にすることが難しいと
いう欠点があった。また第２図の従来の方法では第１図
の方法における縦方向走査の必要がなく能率的であるが
、棒状移動ヒータ６によるヒータ部からの汚染を避ける
ため被アニール部表面に表面保護膜１１を付着させる必
要があシ、また該ヒータ部の幅が広く、かつ多結晶層ま
たはアモルファス層４表面から離して設定するので、広
い幅にわたって加熱領域が発生し、第１図の方法と同様
に、アニール条件が部分的に異なるため該絶縁膜２上全
面に均質な単結晶膜にするには条件設定が難しいという
欠点があった。
発明の目的： 本発明はこれらの欠点を解決するために、幅が狭く、長
さがアニールする基板の幅と同等の電子ビームを用いて
限定された線状域のみを加熱溶融させつつ、連続的に単
結晶層を成長させて単結晶膜を形成することを特徴とす
るもので、以下図面について詳細に説明する。
発明の実施例： 第３図は本発明の実施例であって、１は単結晶基板、２
は絶縁体層からなる絶縁膜、４は該絶縁膜２上に付着さ
せた多結晶層またはアモルファス層、４０２は単結晶基
板１に密着した多結晶層またはアモルファス層、８は極
細束線状電子ビームである。９は試料移動テーブル、１
０はテーブル用ガイドレールでおる。該絶縁膜２上の多
結晶層またはアモルファス層４を良質な単結晶層とする
には、まず単結晶基板１に密着した多結晶層またはアモ
ルファス層４０２を電子ビーム８で加熱して単結晶基板
１の結晶方位に対応した単結晶に成長させ、この部分を
以下の単結晶膜化の種とする。次に電子ビーム８を照射
しながら試料移動テーブル９をゆつくシと移−させ、単
結晶基板１に密着した多結晶層またはアモルファス層４
０２の単結晶化部を種として、これにならって結晶成長
させてゆく。この場合、例えば幅数ハ以下に絞られた電
子ビーム８によって単結晶化した部分としていない部分
の境界のごく限定された領域のみを加熱溶融するので、
結晶成長が容易におこなわれる。
なお、幅数μ風以下、長さが単結晶基板１の幅に相当す
るような電子ビームは、公知の電子銃としてのタングス
テンフィラメントとして長い線状のものを使用し、後方
に凹面鏡形電極を組合せたυ（たとえばＥ、Ｈｍ　１１
ｗ１１−Ｚｗｉ　ｍａｊｏｒ　：　Ｋａｔｈａｄｍｎｚ
ｔｒ＠ｈｌ−５ｔｒｉｏＡｆａｅｕｚ　ｔｍｉｔｔａｌ
ｚ　ａ１ｇｋｔｒｍｐｔａｔｉａｅ轟−ｒ　ｇｌａｋｔ
ｒｅ亀ａｎ−ａｐｔｉａｃｈｅｒ　ＡｈハｌｔＬｇ％ｊ
＋　０ｐｔｉｋ　１９１１　（１９６２）　ｐｐ５７１
　）、６枚構成電極を使用すること（たとえに板本・宮
崎：「線状熱電子源による静電的電子光学像」昭和５５
年度電子通信学会総合全国大会予稿集（１９８０）　、
５１５　）　　によって得られる。本発明の具体的実施
例を次に示す。
５１基板上に５ｔ０１膜を形成し、ｌ＊　５ｉ０２膜上
にＳｉアモルファス層を付着させ、加速電圧１５０１Ｆ
ｌ出力５０ＫＦの線状電子ビームで毎秒１２ｃＩｌｌ　
の速度で走査した結果、線状の長さ約５．１８ｃ町厚さ
約０．５μ購の単結晶化され九膜が得られた。
発明の効果： 以上説明したように極細束の線状電子ビームを用いてこ
れを加熱源として絶縁膜上に形成した多結晶層またはア
モルファス層を単結晶化させる方法なので、処理が真空
室中で行なわれ、表面に汚染防止用の保護膜をつける必
要がなく、ま九レーザビームのように加熱部を縦横に走
査する必要がないので操作が簡易でかつ高能率の単結晶
化が可能であり、また、加熱部分が極微小幅領域に限定
されて、熱分布が均一となシ良質な単結晶層成長が可能
であるという利点がある。
【図面の簡単な説明】
第１図、第２図はそれぞれ従来方法を示す斜視図、第３
図は本発明の一実施例を示す斜視図でおる。 移動ヒータ、７・・・下部加熱板、８・・・線状電子ビ
ーム、９・・・試料移動テーブル、１０・・・テーブル
用ガイドレール、１１・・・表面保饅膜。 特許出願人　日本電信電話公社 代理人　弁理士玉蟲久五部　（外３名）第１Ｗｉ 第２　図

Claims (1)

    【特許請求の範囲】
  1. 単結晶基板上に部分的にスルーホールを有する絶縁膜を
    設け、該絶縁膜上に多結晶層またはアモルファス層を付
    着させ、骸多結晶層またはアモルファス層を前記スルー
    ホール部上で液相エピタキシャル成長させてこれを種と
    し、該絶縁膜上に付着させた多結晶また紘アモルファス
    層全体を単結晶層にアニールする単結晶膜形成において
    、前記アニールする基板上を走査する方向の幅を数μ風
    以下とし、該走査する方向と直角方向の長さが該アニー
    ルする基板の幅と同等または同等以上の長さを有する電
    子ビームを、前記種部を出発点として該アニールする基
    板上を該アニールする基板幅アモルファス層全体を単結
    晶層にアニールすることを特徴とする絶縁層上への単結
    晶膜形成方法。
JP57009739A 1982-01-25 1982-01-25 絶縁層上への単結晶膜形成方法 Pending JPS58127319A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57009739A JPS58127319A (ja) 1982-01-25 1982-01-25 絶縁層上への単結晶膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57009739A JPS58127319A (ja) 1982-01-25 1982-01-25 絶縁層上への単結晶膜形成方法

Publications (1)

Publication Number Publication Date
JPS58127319A true JPS58127319A (ja) 1983-07-29

Family

ID=11728675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57009739A Pending JPS58127319A (ja) 1982-01-25 1982-01-25 絶縁層上への単結晶膜形成方法

Country Status (1)

Country Link
JP (1) JPS58127319A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0173465A2 (en) * 1984-07-31 1986-03-05 Applied Electron Corporation Glow discharge electron beam method and apparatus for the surface recrystallization of solid substances

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50144376A (ja) * 1974-05-09 1975-11-20
JPS5680125A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of monocrystalline semiconductor film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50144376A (ja) * 1974-05-09 1975-11-20
JPS5680125A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of monocrystalline semiconductor film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0173465A2 (en) * 1984-07-31 1986-03-05 Applied Electron Corporation Glow discharge electron beam method and apparatus for the surface recrystallization of solid substances

Similar Documents

Publication Publication Date Title
EP0071471B1 (en) Method of forming a single-crystal semiconductor film on an amorphous insulator
JPS58127318A (ja) 絶縁層上への単結晶膜形成方法
JP2000357667A (ja) レーザー処理装置
JP2765968B2 (ja) 結晶性シリコン膜の製造方法
JPS58127319A (ja) 絶縁層上への単結晶膜形成方法
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JP2002141300A (ja) レーザアニーリング装置
JP2840081B2 (ja) 半導体薄膜の製造方法
JPH0136970B2 (ja)
JP2898360B2 (ja) 半導体膜の製造方法
JP3315738B2 (ja) レーザアニール方法及び液晶表示装置の製造方法
JPS6147627A (ja) 半導体装置の製造方法
JP2740281B2 (ja) 結晶性シリコンの製造方法
JPS59151421A (ja) レ−ザアニ−ル装置
JPH11121379A (ja) 多結晶シリコン薄膜の特性改善方法
JPS59128292A (ja) 薄膜の結晶化方法
JPH01230221A (ja) 非単結晶半導体層の単結晶化方法
JPS62297289A (ja) 単結晶薄膜の形成方法
JP2500315B2 (ja) 半導体単結晶層の製造方法
JPS6092607A (ja) 電子ビ−ムアニ−ル装置
JPH04130623A (ja) 半導体装置の製造方法
JPS6054154A (ja) 電子ビ−ムアニ−ル装置
JPH05109619A (ja) 薄膜半導体の製造法
JPH01162321A (ja) 半導体単結晶層の製造方法
JPS59101822A (ja) 半導体装置用基板の製造方法