JPS58125829A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS58125829A
JPS58125829A JP57007594A JP759482A JPS58125829A JP S58125829 A JPS58125829 A JP S58125829A JP 57007594 A JP57007594 A JP 57007594A JP 759482 A JP759482 A JP 759482A JP S58125829 A JPS58125829 A JP S58125829A
Authority
JP
Japan
Prior art keywords
etching
gas
plasma
ions
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57007594A
Other languages
English (en)
Inventor
Shinichi Taji
新一 田地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57007594A priority Critical patent/JPS58125829A/ja
Priority to US06/451,956 priority patent/US4406733A/en
Publication of JPS58125829A publication Critical patent/JPS58125829A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ドライエツチング方法に係り、特にＢｔとｓ
ｉｏ、の高速エツチングに好適なプラズマエツチング方
法に関する。
従来のドライエツチング用ガスは、ＣＦ４　ガスが一般
的であったため、エツチング中のＳｉウェハー表面にＣ
や±ＣＦｎ士　ポリマーが堆積しやすいという欠点があ
シエッチング速１［４１０００Ａ／−程度と小さかった
。
本発明の目的は、主放電ガスとしてＰＦｌｌを用いるこ
とにより、ＳｉとＳｔＯ，の高速エツチング方法を提供
することである。
高速エツチングを行うためには、ドライエツチング中に
おいてＳｉウェハー表面への物音堆積を除く必要がある
。従来のＣＦ４プラズマによるエツチングでは　Ｃ＋イ
オンやＣＦ”イオン入射によりＣＪＰＣＦポリマーが堆
積することを新たに見出した。一方、Ｐ　Ｆ　ｓ　’Ｐ
　Ｓ　Ｆ　ｍでは堆積がほとんどないことを発見した。
従って、ＰＦ、　ガスプラズマエツチングでは、大きな
エツチング速度が得られることがわかった。
従来の半導体素子製造におけるｓｉ、ｓｉｏ、等のエツ
チングでｆ′ｉｃＦ、　　ガスを主放電ガスとして用い
ていた。エツチング時にはＣＦ、ガスプラズマ中に種々
のイオンが発生する。−その中でＣ＋やＣＦ”イオンは
、第１図に示すように、各々、ＩＧθ〜２２０σｅｖ、
と１００〜７００ｅｖのエネルギーでＢ（に入射し念場
合に物質の堆積をおこすことを轄い出した。一方、プラ
ズマエッチングでは１００〜ａｏｏｅｖのエネルギーを
もったイオンが入射する。従って、ＣＦ４　ガスだけの
２．放電によるエツチングでは、堆積のため大きなエツ
チング速度が得られず、通常、少量のＯ，ガスやＨ，ガ
スを添加し、表面堆積を取り除くことＫより欠点を補な
ってい念。
本発明は、ＰＦ、をプラズマエツチング主放電ガスとし
て用い％８’ｆ８ｉ０１の高速エツチングを達成せしめ
る方法である。
本発明を、第２図の実施例にしたがって説明する。第２
図は、ＰＦ、プラズマ中に発生したＰ＋とＰＦ”イオン
が入射した場合、１つのイオン入射当りのＢ＋エツチン
グ数を、入射イオンエネルギーの関数として示したもの
である。Ｐ９とＰＰ＋は、ＰＦｓ　ガスプラズマ中で、
最も堆積しやすいイオンであるが、１００〜３０００ｅ
Ｖのイオンエネルギー域で、全く堆積がおこらないこと
がわかった。ＰＦ、プラズマ中の他のイオンでも、同様
に堆積がみられなかった。従って、ＰＦａガスによ６６
ｔの高速エツチングが達成されうることがわかった。１
例として、高周波放電平行平板型エツチング装置で、Ｐ
Ｆｓガスを用い、Ｓｉエツチングを行なった結果、ガス
圧が１０ｍＴＯｒｒ。
入力パワー２００Ｗで、５０００人／―人込−大きなＳ
１工ツチング速度が得られた。マイクロ波エツチング装
置やイオンビームエツチング装置でも、同等のエツチン
グ速度が得られた。このように、本発明によれば、Ｓｉ
の高速エツチングができるので、第３図に示すような１
枚ずつ処理するプラズマエツチング装置やイオンビーム
エツチング装置のスルーブツト向上に効果がある。第３
図のエツチング装置は、マイクロ波イオン源１でガスプ
ラズマ２を発生し、発生したプラズマ中のイオンを引出
し電極３．４により引き出し、中和電極５により中性化
したビーム６を、ゲートパルプ７を通し、Ｓｉウェーハ
８に照射する装置であり、ウェハー裏面を直接大気と接
触する機構を特徴としている。ウェハーのハンドリング
が簡便であり、エツチングに好適であった。
【図面の簡単な説明】
第１図は、ＣゝとＣＦ”イオンをＳｉウェハーに照射し
た時に得られた、堆積率の入射イオンエネルギー依存性
、第２図は、ＰｏとＰＦ”イオンをＢｓウェハーに照射
した時に得られたエツチング率の入射イオンエネルギー
依存性、第３図は、１枚処理用ドライエツチング装置の
断面図である。 １・・・イオン源、２・・・プラズマ、３，４・・・引
出し電極、５・・・中和用電極、６・・・粒子ビーム、
７・・・ゲートバルブ、８・・・Ｂｉウニノー、９・・
・磁石、１．。 第　１　ロ ％２　　図 イオンエ亨ルギー（ｋｅＶ） ｙ　３　　図

Claims (1)

    【特許請求の範囲】
  1. １、ＰＦ、　ガスをソースガスとして用いることを特徴
    とするドライエツチング方法。
JP57007594A 1982-01-22 1982-01-22 ドライエツチング方法 Pending JPS58125829A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57007594A JPS58125829A (ja) 1982-01-22 1982-01-22 ドライエツチング方法
US06/451,956 US4406733A (en) 1982-01-22 1982-12-21 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57007594A JPS58125829A (ja) 1982-01-22 1982-01-22 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS58125829A true JPS58125829A (ja) 1983-07-27

Family

ID=11670125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57007594A Pending JPS58125829A (ja) 1982-01-22 1982-01-22 ドライエツチング方法

Country Status (2)

Country Link
US (1) US4406733A (ja)
JP (1) JPS58125829A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770509B2 (ja) * 1982-10-08 1995-07-31 株式会社日立製作所 ドライプロセス装置
US20030003374A1 (en) * 2001-06-15 2003-01-02 Applied Materials, Inc. Etch process for photolithographic reticle manufacturing with improved etch bias
WO2003021659A1 (en) 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
JP4039834B2 (ja) * 2001-09-28 2008-01-30 株式会社荏原製作所 エッチング方法及びエッチング装置
WO2004086143A2 (en) * 2003-03-21 2004-10-07 Applied Materials, Inc. Multi-step process for etching photomasks
US7077973B2 (en) * 2003-04-18 2006-07-18 Applied Materials, Inc. Methods for substrate orientation
US7521000B2 (en) * 2003-08-28 2009-04-21 Applied Materials, Inc. Process for etching photomasks
US7829243B2 (en) * 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
KR100944846B1 (ko) * 2006-10-30 2010-03-04 어플라이드 머티어리얼스, 인코포레이티드 마스크 에칭 프로세스
US11456180B2 (en) 2019-11-08 2022-09-27 Tokyo Electron Limited Etching method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690525A (en) * 1979-11-28 1981-07-22 Fujitsu Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
US4406733A (en) 1983-09-27

Similar Documents

Publication Publication Date Title
TW201250905A (en) Method and system for post-etch treatment of patterned substrate features
JPS58125829A (ja) ドライエツチング方法
JP2003158099A5 (ja)
Yokogawa et al. Neutral-beam-assisted etching system for low-damage SiO2 etching of 8-inch wafers
JPH06326060A (ja) 固体表面加工方法
JPH11345803A (ja) プラズマ発生加工方法およびプラズマ発生加工装置
KR102417739B1 (ko) 희생 마스크의 제거 방법
US5236537A (en) Plasma etching apparatus
JP3067289B2 (ja) ドライエッチング方法
JP3211391B2 (ja) ドライエッチング方法
JPS6231071B2 (ja)
Lee et al. RIE-induced damage and contamination in silicon
JPS63116428A (ja) ドライエツチング方法
JPH0760815B2 (ja) ドライエッチング方法
JPH0234427B2 (ja)
US4569718A (en) Method for plasma etching III-V semiconductors with a BCl3 -Cl2 gas
JPS58165327A (ja) エツチング方法
JP2565740B2 (ja) プラズマエッチング方法
JPH0950968A (ja) 半導体素子製造方法および半導体素子
JPS61246382A (ja) ドライエツチング装置
JPS63124420A (ja) ドライエツチング方法
JP2609792B2 (ja) プラズマ処理装置
JPS5965436A (ja) プラズマエツチング装置および方法
JPH02184029A (ja) ドライエッチング装置
JPS61248428A (ja) 表面処理方法および装置