JPS58119039A - アナログ入力装置 - Google Patents
アナログ入力装置Info
- Publication number
- JPS58119039A JPS58119039A JP38682A JP38682A JPS58119039A JP S58119039 A JPS58119039 A JP S58119039A JP 38682 A JP38682 A JP 38682A JP 38682 A JP38682 A JP 38682A JP S58119039 A JPS58119039 A JP S58119039A
- Authority
- JP
- Japan
- Prior art keywords
- data
- controller
- converter
- input
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、例えばプラントからアナログ信号を入力して
Ｊ６１１するアナログ入力装置に関するものである。
Ｊ６１１するアナログ入力装置に関するものである。
一般的に、プラントの制御を行う場合、複数のアナログ
信号を取ｐ込み、かつその信号が適正な値であるか否か
を判断し、適切なプラント制御を行いうるアナログ入力
装置が必要である。そして、このようなアナログ入力装
置の入力点から得られ為儒４＃肱、サンプリング周期を
短くして得たものが後Ｏ制御にとって望ましい、即ち、
サンプリング周期を短かくすればするほど、アナログ信
号は細かいものとなシ、測定点の変化がそのｔま入力で
きる。
信号を取ｐ込み、かつその信号が適正な値であるか否か
を判断し、適切なプラント制御を行いうるアナログ入力
装置が必要である。そして、このようなアナログ入力装
置の入力点から得られ為儒４＃肱、サンプリング周期を
短くして得たものが後Ｏ制御にとって望ましい、即ち、
サンプリング周期を短かくすればするほど、アナログ信
号は細かいものとなシ、測定点の変化がそのｔま入力で
きる。
しかし、サンプリング周期を短くしてアナログ信号を得
るようにすると、それだけＣＰＵに対する負担が大暑く
なる。を九、入力点のデータＩｌＫ収シーケンスの途上
で外来ノイズ（ＡＣツインノイズ、電源変動、電波ノイ
ズその他人カッインからのノイズで入力フィルタで削除
で龜ないノイズを意味する）が印加されると、Ａ／Ｄ変
換されたデータに大きなｌ＠差を含む事になシ、正常な
プラントの制御ができなくなる。Ｃの様なノイズによゐ
影響をなくす為に、ＣＰＵのソフトウェアによるフィル
タリング（加重平均等）あるいは制職値を決め制御値オ
ーバーの場合再データ採収の対策を行なっていた。
るようにすると、それだけＣＰＵに対する負担が大暑く
なる。を九、入力点のデータＩｌＫ収シーケンスの途上
で外来ノイズ（ＡＣツインノイズ、電源変動、電波ノイ
ズその他人カッインからのノイズで入力フィルタで削除
で龜ないノイズを意味する）が印加されると、Ａ／Ｄ変
換されたデータに大きなｌ＠差を含む事になシ、正常な
プラントの制御ができなくなる。Ｃの様なノイズによゐ
影響をなくす為に、ＣＰＵのソフトウェアによるフィル
タリング（加重平均等）あるいは制職値を決め制御値オ
ーバーの場合再データ採収の対策を行なっていた。
ところで、従来のアナログ入力装置は第１ｍ１ＩＯよう
に構成されていた。即ち、アナ胃グ入力点１・。
に構成されていた。即ち、アナ胃グ入力点１・。
１１ ｖ−−−ｅ １１が、複数個設けられ、夫々がら
例えばＥｉ、 、Ｅｉｌ、−−−、Ｂ−が入力フィルタ
Ｆｏ・Ｆｌ、 −−−、Ｆ、 ｔで到ｐ１図のコントロ
ーラ２の制御に基づいて、マルチプレクサＳ・５ａｌｅ
−−−１％が所定のシーケンスで開開されることによｐ
１電圧ＥｌＯ、Ｅｉｌ 、 −−−、Ｅｌ（１は増幅器
３Ｋｌ［次数シ込まれる。この電圧”０ ＊ Ｅｌｆ
＋ −−−＋ ＥＩＢは、増幅器３で増幅されてＡ／Ｄ
変換器４でディジタルデータに変換される。ディジタル
データはコントローラ２を介してＣＰＵ５に取シ込まれ
、夫々の入力点ごとに例えば加重平均を作るといったフ
ィルタリングという処理が行なわれる。
例えばＥｉ、 、Ｅｉｌ、−−−、Ｂ−が入力フィルタ
Ｆｏ・Ｆｌ、 −−−、Ｆ、 ｔで到ｐ１図のコントロ
ーラ２の制御に基づいて、マルチプレクサＳ・５ａｌｅ
−−−１％が所定のシーケンスで開開されることによｐ
１電圧ＥｌＯ、Ｅｉｌ 、 −−−、Ｅｌ（１は増幅器
３Ｋｌ［次数シ込まれる。この電圧”０ ＊ Ｅｌｆ
＋ −−−＋ ＥＩＢは、増幅器３で増幅されてＡ／Ｄ
変換器４でディジタルデータに変換される。ディジタル
データはコントローラ２を介してＣＰＵ５に取シ込まれ
、夫々の入力点ごとに例えば加重平均を作るといったフ
ィルタリングという処理が行なわれる。
しかし、前述のような事情を考慮すると、この従来のア
ナログ入力装置は、ＣＰＵ５の負荷が大きいものである
。しかも、入力点が数十〜数百にも及ぶことを考慮すれ
ば、サンプリングタイムのレベルが低い入力点について
はフィルタリングという処理は行いえなくなる。
ナログ入力装置は、ＣＰＵ５の負荷が大きいものである
。しかも、入力点が数十〜数百にも及ぶことを考慮すれ
ば、サンプリングタイムのレベルが低い入力点について
はフィルタリングという処理は行いえなくなる。
本発明は、従来のこのような事情に鑑みなされ九もので
ある。そして、本発明の目的は、ＣＰＵＫ負荷をかける
ことなく、全てのアナログ入力点に対し応答特性が優れ
たフィルタリングを実現し、更に適正な制限値によｐ対
ノイズによるデータ誤差を少なくしたアナログ入力装置
を提供することである。
ある。そして、本発明の目的は、ＣＰＵＫ負荷をかける
ことなく、全てのアナログ入力点に対し応答特性が優れ
たフィルタリングを実現し、更に適正な制限値によｐ対
ノイズによるデータ誤差を少なくしたアナログ入力装置
を提供することである。
以下、本発明を図面を参照して説明する。第２図は、本
発明の実施例のブロック図である６図において明らかな
ように、アナログ入力点ｌ・、１１゜−＋−，Ｉｎ、入
力フィルタｐ、 ｌ ｐ、 Ｉ −−−６ＰＨ％！ルチ
プレクサｓ、 ｅ ｓｌｅ ” −−ｅ ｓｎ ％増幅
器３、Ａ／Ｄｉｍａ４、コｙ ） ｏ −５２、ＣＰ
Ｕ Ｉ Ｏ構成Ｆｉ、第１図と同様である８本発明にお
いては、コントローラ２０指令に基づいて所定の演算を
行う演算装置６を、；ントローラ２と接続して設け、か
つＡ／Ｄ変換器４と接続してディジタルデータを入力し
りるようにした。また、コントローラ２がＡ／Ｄ変換器
４の出力データや演算装置６の演算結果を格納し、又紘
これを読み出すための８ＡＭ７が演算装置６に接続され
る構成となっている。
発明の実施例のブロック図である６図において明らかな
ように、アナログ入力点ｌ・、１１゜−＋−，Ｉｎ、入
力フィルタｐ、 ｌ ｐ、 Ｉ −−−６ＰＨ％！ルチ
プレクサｓ、 ｅ ｓｌｅ ” −−ｅ ｓｎ ％増幅
器３、Ａ／Ｄｉｍａ４、コｙ ） ｏ −５２、ＣＰ
Ｕ Ｉ Ｏ構成Ｆｉ、第１図と同様である８本発明にお
いては、コントローラ２０指令に基づいて所定の演算を
行う演算装置６を、；ントローラ２と接続して設け、か
つＡ／Ｄ変換器４と接続してディジタルデータを入力し
りるようにした。また、コントローラ２がＡ／Ｄ変換器
４の出力データや演算装置６の演算結果を格納し、又紘
これを読み出すための８ＡＭ７が演算装置６に接続され
る構成となっている。
このＲＡＭ７は複数のアナログ入力点ｌ・、１ｈ−−−
＋ １ｎに対応した記憶位置含有しておｐｌ；ントロー
ラ２はマルチプレクサ８０ ｅ ｓ、 Ｉ −−−ｅち
の選択と同時にＲＡＭ７の対応する記憶位置を指定でき
る。
＋ １ｎに対応した記憶位置含有しておｐｌ；ントロー
ラ２はマルチプレクサ８０ ｅ ｓ、 Ｉ −−−ｅち
の選択と同時にＲＡＭ７の対応する記憶位置を指定でき
る。
このように構成された、アナログ入力装置の動作を説明
する。まず、電源オンによってＲＡＭ７の内容をすベイ
クリアし、次にＣＰＵ５が、先ず冨ントロー２２に起動
をかけると、コントローラ２は所定のシーケンスでマル
チプレクサ８０ ＋ ｓ、 １−−−、Ｓｎを開開する
ことにより、例えば、電圧Ｅｉ＠ ＊ Ｅｌｌ ＃ −
−−１ｈ＋ｎは順次人力フィルタｋ Ｏ＋ Ｆｌ ＋−
−−、Ｆｎ １マルチプレクサ８０＋８１＋−−−Ｉｓ
ｎ。
する。まず、電源オンによってＲＡＭ７の内容をすベイ
クリアし、次にＣＰＵ５が、先ず冨ントロー２２に起動
をかけると、コントローラ２は所定のシーケンスでマル
チプレクサ８０ ＋ ｓ、 １−−−、Ｓｎを開開する
ことにより、例えば、電圧Ｅｉ＠ ＊ Ｅｌｌ ＃ −
−−１ｈ＋ｎは順次人力フィルタｋ Ｏ＋ Ｆｌ ＋−
−−、Ｆｎ １マルチプレクサ８０＋８１＋−−−Ｉｓ
ｎ。
増幅器３、Ａ／Ｄ変換器４を介して演Ｘ装置６に到る。
すると、コントローラ２は、第１圓目のサンプリングで
は、これらのデータを演算装置６からＲＡＭ７の各入力
点に対応するアドレスに順次格納しておく。
は、これらのデータを演算装置６からＲＡＭ７の各入力
点に対応するアドレスに順次格納しておく。
次に％第２同目のサンプリングが同様に行われ、Ａ／Ｄ
変換器４からディジタル信号が演算装置６に入力される
時、コントローラ２はそのデータのサンプリング入力点
に対応する前回入力され九データをＲＡＭ７の対応する
番地から読み出し、演算装置６において例えばこれら２
つのデータの単純平均を計算させる。この結果は、演算
装置６から出力され、コントローラ２の制御によって再
びＲＡＭ７０入力点に対応する所定番地に格納される。
変換器４からディジタル信号が演算装置６に入力される
時、コントローラ２はそのデータのサンプリング入力点
に対応する前回入力され九データをＲＡＭ７の対応する
番地から読み出し、演算装置６において例えばこれら２
つのデータの単純平均を計算させる。この結果は、演算
装置６から出力され、コントローラ２の制御によって再
びＲＡＭ７０入力点に対応する所定番地に格納される。
この処理を全てのアナログ入力点１ｏ ｅ ｉ１＋ −
−−１ｔｎについて行う、この様にして全入力点の単純
平均値が採収されＲＡＭ７に記憶される。
−−１ｔｎについて行う、この様にして全入力点の単純
平均値が採収されＲＡＭ７に記憶される。
３回目以降のサンプリングサイクルで、′３ントローラ
２は、第３図のフローチャートに従りた処理を行う、つ
まシ、第３同目以降のサンプリングサイクルで得られた
データが、演算装置６Ｋｌすると、コントローラ２は、
第１ステツプであるＯＭ−ＤＡＴＡ、、Ｘ の計算を演算装置６に行なわせる。ここで、ＯＭはＲ，
ＡＭ７に記憶されている前回の処理で得られた旧フィル
タリ／グデータ（単純平均値）でｉｐ。
２は、第３図のフローチャートに従りた処理を行う、つ
まシ、第３同目以降のサンプリングサイクルで得られた
データが、演算装置６Ｋｌすると、コントローラ２は、
第１ステツプであるＯＭ−ＤＡＴＡ、、Ｘ の計算を演算装置６に行なわせる。ここで、ＯＭはＲ，
ＡＭ７に記憶されている前回の処理で得られた旧フィル
タリ／グデータ（単純平均値）でｉｐ。
ＤＡＴＡはｆＨ３回目以降のサンプリングで得られたデ
ータである。
ータである。
第２ステツプで、コントローラ２は、演算装置６に対し
て、１ｓ１ステツプで求められたＸと予め定められたコ
ンスタント（制限値）α、βとの比較演算 α〈×＜β ・・・・・・・・・・・・（１）を行な
わせる。ここで、α、βは各入力点１・、１Ｋ。
て、１ｓ１ステツプで求められたＸと予め定められたコ
ンスタント（制限値）α、βとの比較演算 α〈×＜β ・・・・・・・・・・・・（１）を行な
わせる。ここで、α、βは各入力点１・、１Ｋ。
−−−＋Ｉｎについて入力されるデータ毎に予め設定し
ておくものとし、例えば）ＬＡＭ７に起動時に書き込ん
でおく、即ち、ＲＡＭ７の各記憶位置にはデータ領域と
α、βの領域を有するものでおる。
ておくものとし、例えば）ＬＡＭ７に起動時に書き込ん
でおく、即ち、ＲＡＭ７の各記憶位置にはデータ領域と
α、βの領域を有するものでおる。
質って％ＲＡＭ７から旧データＯＭを絖み取ると同時に
α、／の値も同時に読み取ることができる。
α、／の値も同時に読み取ることができる。
上述の比較の結果、式（１）が成立し、”ＹＥＳ”への
分岐が行なわれると、コントローラ２は（Ｘ＋ｎ＋ＯＭ
）−ＮＭ Ｏ演算を演算装置６に行なわせ、その結果をｉ１丁フィ
ルタリングデータＮＭとして得る。
分岐が行なわれると、コントローラ２は（Ｘ＋ｎ＋ＯＭ
）−ＮＭ Ｏ演算を演算装置６に行なわせ、その結果をｉ１丁フィ
ルタリングデータＮＭとして得る。
ここで、ｎはフィルタリング係数でめｐ１プラントの制
御系の応答に対応して決定される量であり、これも前述
のα、βと同様ＲＡＭ７に書き込まれているものとする
。そして、ｎの値は極めて応答の早い制御系では小さく
、応答の遅い制御系では大きくなる。
御系の応答に対応して決定される量であり、これも前述
のα、βと同様ＲＡＭ７に書き込まれているものとする
。そして、ｎの値は極めて応答の早い制御系では小さく
、応答の遅い制御系では大きくなる。
このようにして求められた新フィルタリングデータＮＭ
は次のステップでコントローラ２の制御によ、９ＲＡＭ
７０入力点の対応する誉地に格納される。
は次のステップでコントローラ２の制御によ、９ＲＡＭ
７０入力点の対応する誉地に格納される。
れる。
又、前述の判断ステップで、′ＮＯ”へ分岐すると、第
３四目以降に取シ込んだデータは真東され、旧フィルタ
リングデータＯＭがコン）Ｋ”−１２の制御によってＲ
ＡＭ７の元のＩＩ地に格納される。
３四目以降に取シ込んだデータは真東され、旧フィルタ
リングデータＯＭがコン）Ｋ”−１２の制御によってＲ
ＡＭ７の元のＩＩ地に格納される。
このような処理が全ての入力点１０＊１１＊”−”＊１
ｎから入力されるデータについて行なわれ、か′：）。
ｎから入力されるデータについて行なわれ、か′：）。
数十サイクル同様の処理が行なわれる。
この処理の途中又は終了ＩＫ、ＣＰＵ５からデータ採集
要求がコントローラ２に出され％ロントローラ２はＲＡ
Ｍ７０所定番地から必要なデータを読み出し、ＣＰＵ５
へ転送する。
要求がコントローラ２に出され％ロントローラ２はＲＡ
Ｍ７０所定番地から必要なデータを読み出し、ＣＰＵ５
へ転送する。
即ち、木兄ＦＪＡｏ実施例で鉱、初期のアナログ入力値
を２回採収した値の平均化したデータが正値に近いもの
として、これに数十回のサンプリングで補正を加えてい
る。えだし初期のデータ裸部は２回以上行ってもよい、
従って、当初において入力されたデータが正しいことを
何らかの意味で保証しておく必要がある。このためには
、例えば全システムをある時間ランニングさせておいて
、七〇＊Ｓサンプリングを開始する手法や、実施例とは
勇なるが、ｔａの２個のデータの平均が確かで参るかを
、ＣＰＵが予め持っているデータによって調べ、それ以
降１ｗ、３図のフローチャートの動作が行なわれる。
を２回採収した値の平均化したデータが正値に近いもの
として、これに数十回のサンプリングで補正を加えてい
る。えだし初期のデータ裸部は２回以上行ってもよい、
従って、当初において入力されたデータが正しいことを
何らかの意味で保証しておく必要がある。このためには
、例えば全システムをある時間ランニングさせておいて
、七〇＊Ｓサンプリングを開始する手法や、実施例とは
勇なるが、ｔａの２個のデータの平均が確かで参るかを
、ＣＰＵが予め持っているデータによって調べ、それ以
降１ｗ、３図のフローチャートの動作が行なわれる。
以上説明したように、本発明によれば、数十回のサンプ
リングによるデータを補正をＣＰＵでなく、演算装置と
いうハードウェアによって行っているので、ＣＰＵの負
荷は軽いものとなる。
リングによるデータを補正をＣＰＵでなく、演算装置と
いうハードウェアによって行っているので、ＣＰＵの負
荷は軽いものとなる。
つｉシ％ＣＰＵがたとえ初期の正しいデータ作ルに参加
しても、それ以降のほとんど多くの時間は演算装置に処
理を行なわせるからである。
しても、それ以降のほとんど多くの時間は演算装置に処
理を行なわせるからである。
壕九、適正な制限値による安定したデータを採収可能な
アナログ入力装置を提供しつる。
アナログ入力装置を提供しつる。
第１図は従来例のブロック図、ｗ４２図は本発明の実施
例のブロック図、第３図は本発明の詳細な説明するため
の７０−チャートである。 ｌ・ｒ １３ ＋ −−−ｒ Ｉｎ ”’入力点ｐ、
ｔ Ｆｌ ｅ −−−＊ Ｆｎ ”’入力フィルタ８ｏ
＋８１＋−−− ＊ ｓ！Ｉ・・・マｋｆプＶＩｆ２・
・・コントローラ ３・・・増幅器４−）、 ／
Ｄ変換＠ ５ ・・・ＣＰ Ｕ６・・・演算装置
７・・・ＲＡＭ（メモリ）代理人 弁理士
則 近 憲 佑（ほか１名） 第１図 第２［１ 第３図
例のブロック図、第３図は本発明の詳細な説明するため
の７０−チャートである。 ｌ・ｒ １３ ＋ −−−ｒ Ｉｎ ”’入力点ｐ、
ｔ Ｆｌ ｅ −−−＊ Ｆｎ ”’入力フィルタ８ｏ
＋８１＋−−− ＊ ｓ！Ｉ・・・マｋｆプＶＩｆ２・
・・コントローラ ３・・・増幅器４−）、 ／
Ｄ変換＠ ５ ・・・ＣＰ Ｕ６・・・演算装置
７・・・ＲＡＭ（メモリ）代理人 弁理士
則 近 憲 佑（ほか１名） 第１図 第２［１ 第３図
Claims (1)
- 【特許請求の範囲】 複数の入力点−ら入力されるアナログ信号を一定のシー
ケンスで＊ｎ込むための制御を行う；ｙトローラと、前
記複数Ｏ入力点からｊＩＥｅ込まれ大信号を増幅する増
＠−と、この増幅−〇出力信号をディジタル信号に変換
するＡ／Ｄ変換−と、誼Ａ／Ｄ変換器の＃５カデータを
前記＝ントａ−ツを介して取〕込み必＊＊ｍ層を行うＣ
ＰＵとを＾曽するアナログ入力装置において、 前記プントローラによｐ制御され、前記ム／Ｄ変換器の
出力データに対し所定の演算を行う演算装置と、前記複
数の入力点に対応し丸記憶位置を有し、制限値データと
前記演算装置による所定の演算処理によって得られるフ
ィルタリンダデータとを記憶するメ彎りとを具備し、前
記コント四−ラの制御に基づき前記メそりに記憶された
フィルタリングデータから前記ム／Ｄ変換器からの出力
データを前記演算ｓｉｔによシ減算し、その値と前記制
限値データとを比較しその比軟結果に応じて得られるデ
ータを前記メモリに格納することを特徴とするアナログ
入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP38682A JPS58119039A (ja) | 1982-01-06 | 1982-01-06 | アナログ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP38682A JPS58119039A (ja) | 1982-01-06 | 1982-01-06 | アナログ入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58119039A true JPS58119039A (ja) | 1983-07-15 |
Family
ID=11472359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP38682A Pending JPS58119039A (ja) | 1982-01-06 | 1982-01-06 | アナログ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58119039A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117602U (ja) * | 1986-01-10 | 1987-07-25 | ||
| JPS6399905U (ja) * | 1986-12-17 | 1988-06-29 |
-
1982
- 1982-01-06 JP JP38682A patent/JPS58119039A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117602U (ja) * | 1986-01-10 | 1987-07-25 | ||
| JPS6399905U (ja) * | 1986-12-17 | 1988-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Poltrock et al. | Primacy and recency in the continuous distractor paradigm. | |
| JPH0618293A (ja) | 記録計における測定データの記録方法 | |
| JPS58119039A (ja) | アナログ入力装置 | |
| JPH0128889B2 (ja) | ||
| JP2003099294A (ja) | データ記録装置 | |
| JPS62191915A (ja) | 多入力デ−タ記憶装置 | |
| JPH0553882A (ja) | メモリダンプ収集方式 | |
| JPH06100949B2 (ja) | 電算機システムの電源投入制御方式 | |
| JPS617918A (ja) | 多点アナログ入力装置 | |
| JPS59201111A (ja) | プラント診断装置 | |
| JPH02259840A (ja) | 情報処理装置 | |
| JPH08317544A (ja) | ディジタルリレーとその試験方法およびテスト信号発生装置 | |
| JPS61121558A (ja) | 自動モ−ニングコ−ル回数指定方式 | |
| JPH0432828A (ja) | 光量調整方法 | |
| JPH0721447B2 (ja) | 材料試験機 | |
| JPH04213149A (ja) | 端末出力制御システム | |
| JPH01136253A (ja) | プログラムロード制御方式 | |
| JPH0527862A (ja) | 日付取出し方式 | |
| JPS58197512A (ja) | 記録デ−タ圧縮方式 | |
| JPS6223341B2 (ja) | ||
| JPH05303653A (ja) | データ記録装置 | |
| JPS59166894A (ja) | 制御棒の動作時間測定装置 | |
| JPH04133141A (ja) | メモリ制御方法 | |
| JPS63178719A (ja) | デイジタルリレ− | |
| JPS6120294A (ja) | リフレツシユ制御方式 |