JPS581187A - 選択順位切り換え装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は配線端子や電極やメモリー位置などの順位入れ
換えをカウンタ信号のデコーダ入力以前に行ない、それ
らの選択される順位を切り換えのために必要とされるゲ
ートの数を削減させることに関する。

電気光学的表示材料を用いた指針表示時などでは、複数
の共通電極に液晶等を間に挾持させて同一のセグメント
電極群を対向させて、共通電極の一つを選択するととも
に、電気的に一つながりのセグメント電極を一つ選択し
て選択された両電極に電位を印加して間に挟持されてい
る液晶を駆動させて点灯表示させている。この場合に複
数個の共通電極Ｃ０、Ｃ１に対して電気的に一つながり
のセグメント電極Ｓ１、Ｓ２、−−−−−Ｓ３０をプリ
ント配線などのために、配線をクロスしないで配置させ
ようとすると第１図のように配置することになる。左右
に配置されている共通電極Ｃ１、Ｃ０は円を二つに割っ
た半円形をしており、セグメント電極Ｓ１、Ｓ２−−−
−−−−Ｓ３０は左右対称に２個ずつ配置され、それぞ
れの２個の組はリード線で結ばれている。

いま共通電極Ｃ０が選択されると共にセグメント電極Ｓ
１、Ｓ２、−−−−−Ｓ３０が順次選択されて指針形状
の回転表示がされ、次に共通電極Ｃ１が選択されるとと
もにセグメント電極Ｓ３０、Ｓ２９、−−−−Ｓ１が逆
の順で選択されて指針形状の回転表示がされる。

従来はこのセグメント電極の選択順位切り換えをアンド
ゲート６０個を用いて行っていたが、回路が繁雑になり
、もっと手際よい改良が望まれる。

本発明は、この種の順位切り換えをゲート数を削減させ
て行なうものである。本発明の実施例の概略ブロック図
を第２図に示す。１１は入力信号を計数するカウンタで
１次カウンタとなっており、入力信号が３０個入力する
ごとに、桁上げ進号とデコーダ１３を介して共通電極Ｃ
０、Ｃ１を選択するための２進の２次カウンタ１２に送
るとともに、順位切り換え回路１４に計数信号を出力す
る働きをするが、この順位切り換え回路に送られる計数
信号の計数は、実際のカウント数に等しいとは限らず０
を含む増減をさせてあり、第１図のような３０組のセグ
メント電極の配置をもつ表示装置などで３０個の順位切
り換えを行なう場合には実際のカウント数を１だけ増加
させた計数を順位切り換え回路１４に送る。

従来のカウンタであれば、Ｍという計数を出力してデコ
ードして後に順位を正順位にしたり、切り換え順位にし
たりするのであるが、本発明においては３０個の順位の
取り扱いの場合は、Ｍ＋１の変化された計数を出力して
順位切り換え回路１４に送り、この変化された計数の順
位を正順位と切り換え順位に切り換えてデコーダ１５に
順次入力させ、例えば第１図のように配列された３０個
のセグメント電極を順次正順位や切り換え順位で選択し
てゆくのである。

実際のカウントを０を含む増減をさせた、変化された計
数を出力する１次カウンタの出力のし方は、まずふつう
のカウンタで実際のカウントを計数した後、第３図に示
す本発明の実施例の計数変化回路を接続させ計数を１だ
け増加させてコード出力し順位切り換え回路１４に送っ
てもよいし、始めから実際よりも１つだけ多く計数をす
るような第４図に示すカウンタを用いてもよい。

この第４図に示す変化された計数をする本発明の実施例
のカウンタは、従未のカウンタならば、０、１、２、−
−−−−２８、２９、０、１、２−−−−一とカウント
するのに対して、１、２、３、−−−−−２９、３０、
１、２、３−−−−一とカウントして出力するものであ
って実際のカウントを１つ増加させて計数している。

従ってデコーダ出力端子も従来ならば、０、１、−−−
−−２８、２９の端子が出力端子となるのに対して、本
発明の実施例の場合はデコーダの１、２、３、−−−−
−−２９、３０の端子が出力端子となる。

第４図において使用するフリップフロップＦＦ１、ＦＦ
２、ＦＦ３、ＦＦ４、ＦＦ５はＴ型で、入力Ｃｌ１信号
の立ち下がりでカウントする。入力信号Ｉは第１フリッ
プフロップのＣｌ１端子に入力し、第１フリップフロッ
プＦＦ１のＱの出力Ｑ１と、各フリップフロップ；のリ
セット端子の論理値を逆転したラインとの２入力アンド
ゲートの出力が、第２フリップフロップのＣｌ２端子に
入力している。その他は、各フリップフロップのＱの出
力端子が次段のＣｌ端子に入力している。このカウンタ
の計数出力のラインは、１のラインが第１フリップフロ
ップのＱ端子Ｑ１より出力し、２、４、８のライン及び
′１６のラインは、それぞれ第２、第３、第４、第５フ
リップフロップＦＦ２、ＦＦ３、ＦＦ４、ＦＦ５のＱ出
力端子Ｑ２、Ｑ３、Ｑ４、Ｑ５より出力して順位切り換
え回路１４へ送られる １９はアンドゲートで、このカウンタは計数が３１にな
ると桁上げする信号を、０から２次カウンタ１２へ出力
するとともにリセットされる。Ｕはリセット入力ライン
である。

このカウンタの各入力、出力信号及び計数Ｃのタイムチ
ャートを第５図に示す。このように計数Ｃは０からでは
なく１から始まっている。

次に順位切り換え回路１４は１次カウンタ１１から送ら
れてくる変化された計数の順位を、正順位のまヽ、ある
いは切換え順位に切り換えてデコーダ１５に送る。順位
切り換え回路１４の詳細図は第６図に示されており、入
力された計数の１、２、４、８、１６のラインのへ真理
値を、共通電極Ｃ１を選択するデコーダ１３の１の出力
端子につながるラインＬの真理値が“０”の場合は、そ
のまヽデコーダ１５に入力させる。Ｌの真理値が“１”
のときには、入力される１次カウンタ１１からの１、２
、４、８、１６のラインの真理値をそれぞれ入力が“０
”ならば出力は”１”に、入力が”１”ならば出力は”
０”に反転させてデコーダ１５に送る。

第６図（１）において、ラインＬは共通電極選択のデコ
ーダの１の出力端子からのラインであり、Ｌ′はインバ
ータ２１を通っているため真理値はＬとは逆になってい
る。２２〜２６は同じ回路構成で、第６図（２）にその
詳細が示されており、２７はインバータ、２８、２９は
アンドゲートである。

今Ｌが”０”とするとインバータ２１のためＬ′は”１
”となり、第６図（２）にらいて、入力する２ｎ（＝１
，２，４，８、１６）ラインが　”０”なら鴨ば゛、ア
ンドゲート２８は閉じ、Ｌが”０”のためアンドゲート
２９も閉じて、出力する２ｎのラインの真理値は”０”
である。そして入力する２ｎのラインが、”１”ならば
アンドゲート２８が通じて出力する２ｎのラインは”１
”である。つまりラインＬが”０”のときは入力する２
ｎの真理値をそのまま出力する次にラインＬの真理値が
”１”のときには、インバータ２１のためラインＬ′は
”０”となり、第６図（２）において、入力する２ｎの
ラインの真理値が、”０”ならばインバータ２７を通っ
て”１”となり、Ｌも”１”ためアンドゲート２９は通
じて、出力する２ｎのラインの真理値は”１”である。

そして入力する２ｎのラインが”１”ならば、Ｌ′は”
０”のためアンドゲート２８は閉じ、インバータ２７の
ためアンドゲート２９も閉じ、出力する２ｎのラインは
”０”となる。つまりラインＬが”１”のときは入力す
る２ｎの真理値を反転させて出力する。

第６図（１）を簡略化して示したのが第７図で３０〜３
４は、エクスクルーシブオアゲートである。先に説明し
たＬの真理値の”０”と”１”のそれぞれの値に対応し
て、入力する２ｎのラインの真理値が”そのまヽ出力さ
れる”と”反転して出力される”ことの真理表も示され
ている。

次にこの順位切換え回路１４による順位の切り換え方を
説明する。カウンタ１１より送られてくる実際よりも１
つだけ多い１，２，−−−−−３０の変化された計数を
順位切り換え回路１４は受ける。いま２次カウンタ１２
の計数は０で共通電極Ｃ０が選択され、ラインＬが０で
あるならば、先に説明したように順位切り換え回路は入
力する数をそのまヽ出力してデコーダ１５に入力させ、
デコーダの１，２，−−−−−−−−−３０の出力端子
が順次選択される。

次に、カウンタ１１にさらに信号が入力すると、２次カ
ウンタ１２の計数は桁上げにより１となり共通電極Ｃ１
が選択されラインＬは”１”となる。

この時、１だけ増加された計数１，２，３，−−−−２
９，３０を受ける順位切り換え回路１４は、入力する２
ｎのラインの真理値を反転させてデコーダ１５に出力す
る。

第８図に各２ｎの真理値を対応する数の表が示されてい
る。数１は、２０が”１”、２１が”０”、２２が”０
”、２３が”０”、２４が”０”であるが、順位切り換
え回路１４に入力すると、Ｌが”１”の場合には各２ｎ
の真理値が反転されるために、２０が、”０”、２１が
”１”、２２が”１”、２３が”１”、２４が”１”と
なり対応する数が３０となる。つまりＬが”１”のとき
順位切換え回路１４に入力される数１は、順位切り換え
回路を出るときは３０となっている。同様にして、Ｌが
”１”のとき順位切り換え回路１４に入力する数２は２
９になり、３は２８になり、−−−−−３０は１になっ
て出力する。

このようにして、Ｌが”１”のとき順位切り換え回路に
入力する変化された計数１，２，３−−−−−２９，３
０は３０，２９，２８，−−−−２，１の端子が順次選
択される。

従来の選択順位の切り換え方は第９図に示すようにデコ
ーダ３９出力後にアンドゲート４０〜９９を６０個用い
て順位切り換えを行うもので、デートの数が多数必要で
回路力が複雑になるが、本発明のやり方では使用される
ゲートの数も削減される。

なお、本発明の実施例の第４図に示すカウンタ”１”の
とき各２ｎのラインの真理値を反転するさいに、２ｎの
ラインが各フリップフロプから出力しているＱあるいは
Ｑの端子のＱとＱを切り換えることにより、各２ｎのラ
インの真理値を切りかえてもよい。

３０個の順位入れかえは、このように行なわれるが、１
０個の順位入れかえは、実際よりも３だけ増加させた計
数を順位切り換え回路に入力させるとよい。第１０図に
示す真理値表を見るとわかるように、正順位のときはデ
コーダの３〜１２の出力端子に順次出力するが、切り換
え順位のときは１２〜３の端子が順次接続される。

１０個の順位入れかえを、始めから実際よりも３つだけ
多く計数をする第１１図に示す本発明の実施例のカウン
タを用いて行うとよい。このカウンタは３，４，５，−
−−−１１，１２，３，４，−−−−と計数して出力す
るようになっており、デコーダの出力端子も３，４−−
−−１１，１２の端子が出力端子となる。第１１図にお
いて便用するフリップフロップＦＦ１′〜４′はＴ型で
、第１フリップフロップＦＦ１′のＣｌ１′端子に入力
する入力信号Ｉ′の立ち下りでカウントする。第１フリ
ップフロップＦＦ１′のＱのＱ１′と各フリップフロッ
プのリセト端子Ｒ′の論理値をインバー夕１０３により
反転させたラインとの２入カアンドゲート１０１の出力
が第２フリップフロップＦＦ２′のＣｌ２ｄ端子に入力
している。

さらに第２フリップフロップＦＦ２′のＱの出力端子Ｑ
２と各フリップフロップのリセット端子Ｒ′の論理値を
インバータ１０３により反転させたラインとの２入カア
ンゲート１０２の出力が第３フリップフロップＦＦ３′
のＣｌ３′端子に入力している。第３フリップフロップ
ＦＦ３′のＱ３出力Ｑ３′が第４フリップフロップのＣ
ｌ４′端子に入力している。このカウンタの計数出力の
ラインは、１のラインが第１フリップフロップのＱ端子
Ｑ１より出力し、２のラインもＱ端子より出力し、４及
び８のラインはＱ端子より出力している。

１０５はアンドゲートでこのカウンタは計数が１２にな
ると桁上げする信号を０′から出力するとともにリセッ
トされる。Ｕ′はリセット入力ラインである。このカウ
ンタの各入力、出力信号及び計数Ｃ′のタイムチャート
を第１２図に示す。

あるいは、実際よりも３つ多い計数を順位切り換え回路
に送る別のやり方として、まずふつうのカウンタでカウ
ントした後、第１３図に示す計数変化路を接続させ、計
数を３増加させたコード信号を順位切り換え回路に送っ
てもよい。

１５個の順位切り換えは次のように行う。

Ｌが”０”のときは、つまり正順にする時は入力する、
変化されていない計数と順位切換回路は２ｎの真理値を
そのまヽデコーダに送るので、デ′コーダの０，１，２
−−−−１４の出力端子が選択される。次に、切リ換え
順位にするときは、実際よりも１つだけ多くそた１，２
，３，−−−１５の変化された計数が順位切り換え回路
に送られるようにする。順位切り換え回路は２ｎのライ
ンの真理値を反転させて出力する。第１０図に示される
ように、入力する１の数は、２０が”１”、２１が”０
”、２”が”０”、２３が”０”であるが、反転して出
力されるため、２０が”０”、２１が”１”、２２が”
１”、２３が”１”となって出力され。つまり１４の数
として出力される。同様に、入力する２の数は１３とし
て、３の数は１２として、−−−−−１５の数は０して
出力される。つまり計数が１つだけ変化されて順位切換
回路に入力した１〜１５の数は１４〜０の数として順次
デコーダに送られ、デコーダの１４〜０の出端子が順次
選択される。単なる正、逆の順だけでなくもっと複雑な
順位切り換えとすることもできる。

このように正順位の出力端子と切り換え順位の出力端子
がうまく切り換え関係になるように計数を変化させて順
位切り換え回路に送るとよい。

正順位の出力端子と切り換え順位の出力端子かうまく切
り換え関係になる端子に順次選択されるべき配線端子に
電極を配置するとよい。例えば、３０個の順位切り換え
を行う時には、本発明の実施例のやり方であればデコー
ダの１〜３０の出力端子に電極等を割りあてるとよいし
、１０個の順位切り換えを行うときは、デコーダの３〜
１２の出力端子に電極や配線を割りあてるとよい。

真理表からわかるように、２個、４個、８個、１６個−
−−−−等の２ｎ個の正と逆の順位入れ換えを行なうと
きは、１次カウンタの出力計数は変化されない従来どう
りのものでよい。例えば４個の入れかえでは、２ｎライ
ンの反転により０は３，１は２，２は１，３は０となっ
て出力され特に計数を変えてから反転する必要はないた
めである。

このような順位切りかえの本発明のやり方は、マトリッ
クス表示などの場合や、メモリーの場所の選択などにも
用いることができる。

例えばマトリックス表示で第１４図のようにＡ表示面と
Ｂ表示面の電極のそれぞれ８本の行電極Ｔ１，Ｔ２，−
−−−Ｔ８がコの宇型にリード線で結ばれている場合、
行電極Ｔ１，Ｔ２，−−−−Ｔ８が順次選択されて表示
されるとすると、Ａ表示面では下の方から文字などのパ
ターンが表示されてゆくが、Ｂ表示面では上の方から表
示されなければならず、キャラタタジェネレータ内の、
表示されたときのパターンＣ０をつくる、アドレスもＡ
表示面に表示するときとＢ表示面に表示するときでは順
位が逆に指定されることが必要であり本発明のやり方で
順位切り換えを行うことができる。つまり本発明の実施
例の概略ブロック図で、２次カウンタ１２とデコーダ１
３を除き、ジェネレータのアドレス指定のカウンタとし
て変化された計数を出力する１次カウンタ１１を用いる
。正順位にするときはラインＬを”０”にして、切り換
え順位にするときはＬを”１”にして順位を切り換える
とよい。第１４図においてＡ表示面の斜線部とＢ表示面
の斜線部は、全電極が選択を順次されて表示された場合
の表示形を示し、黒くぬりつぶされた部分は、電極Ｔ１
のみが選択されて短時聞表示されている点灯部分を示し
ている。

このように本発明は実際よりも０を含む増減をされた計
数の順位を変えてコード出力することにより選択される
アドレス順位を切り換えるため、電極や、配線端子の選
択や、マトリックス表示のアドレス指定などの選択順位
切換えに、ゲートの数を削減して用いることができる。

【図面の簡単な説明】

第１図は順位切り換えを要する電極配置の例を示す図、
第２図は本発明の実施例の概略ブロック図、第３図は、
本発明の実施例の入力する計数を１つだけ増加させて出
力する計数変化回路図、第４図は、本発明の実施例の実
際よりも１つだけ多く計数をするカウンタの回路図、第
５図は第４図に示す前記カウンタの入力、出力信号のタ
イムチャート、第６図（１）は第２図に示す順位切り換
え回路１４の詳細図、第６図（２）は第６図（１）の２
２〜２６の回路の詳細図、第７図は第６図（１）に示す
順位切り換え回路図を簡略化した図及び真理値表、第８
図は０から３１までの数と２ｎのラインの真理値との対
応を示す図麦、第９図は従来の順位切り換え方を示す図
、第１０図は０から１５までの数と２ｎのラインの真理
値との対応を示す図表、第１１図は本発明の実施例の実
施例の実際よりも３つだけ多く計数をするカウンタの回
路図、第１２図は第１１図に示す前記カウンタの入力、
出力信号のタイムチャート、第１３図は本発明の実施例
の入力する計数を３つだけ増加させて出力する計数変化
回路図、第１４図は順位切り換えを要するマトリックス
表示の例を示す図である。 １１は実際よりも変化された計数を出力するカウン夕 １２は２次カウンタ １３はデコーダ １４は順位切り換え回路 １５はデコーダ １６，１６′，１６″，１８，１９，２８，２９，４０
〜９９，１０１，１０２，１０５，１１３，１１６はア
ンドゲート１７，１７′，１７″，３０〜３４，１１５
はエクスクルーシブオアゲート ２０，２０′，１０４，１０４′はノアゲート２１，２
７，１０３，１１０はインバータ１１１，１１２，１１
７はオアゲート ＦＦ１〜ＦＦ５，ＦＦ１′〜５′はフリップフロップ 予綺補と４１（自発） １．事１１の％ホ 關和５６麹有贅琳結８６千５斗号 ２−　＊絹の名称 遠Ｉ大ＩＱＩ伯」刀すヤ耐え費！ ３、補正とｔＳｔ 拳骨とのＭ係　９１キ出願人 （主Ｋ　　ｉｔ烏１４Ｌ’１ｌｌｌ？Ｖ　＄　Ｉ　ｊｔ
Ｚ　６１　！Ｉ　’７−の■許Ｓギｒ％軌囲の１ ５、補止の内容 Ｗｌ１等隨０とｈす ２、−ｒ％ｉｉ［Ｆ））ｌ梱 カウータｇ−＞針＆に対だしてぶ状さ狛る、救ご緯瑣ｊ
（７’）噸や、電極の噛で、「情ヱ％院の（ｔ１ｇ電ど
のアトし又のＩ１１位ｔｔ万り憧えるさＬ％に、正１頃
イ立にする瑞壱と、ｔｎ’＋＊え噸ｆ在１；する凋合の
ｆ淑÷叡の喝釦：Ｅいて、１１杖εＯＥ含も層成εさせ
、ｔη゛）換；４＋ｆｋ（］コＬ１ニー噛：　ｓ　喝＋
　＋：　ｔ＋コｌ１、　＃＠ｅｉコｔｖＫｔ　七シー）
ｎ　ｒ：　ｉｔ　＠のｎｌｌ憤εを刀υ坤えて、コード
エカ（Ｔ前記質４天、さするＩ＠位とＵ“ｌえることと
特徴とする急報１唄１立口１）撓え装置

Claims (1)

【特許請求の範囲】
1. カウンタの計数に対応して選択される、配線端子の順、
   電極の順や、記憶場所の位買などのアドレスの順位を切
   り換えるさいに、正順位にする場合と、切り換え順位に
   する場合のそれぞれの場合において、計数を０を含む増
   減をさせ、切り換え順位にする場合には、前記増減され
   たさ数の順位を切り換えて、コード出力して前記選択さ
   れる順位を切り換えることき特徴とする選択順位切り換
   え装置。