JPS58118600U - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPS58118600U JPS58118600U JP1506882U JP1506882U JPS58118600U JP S58118600 U JPS58118600 U JP S58118600U JP 1506882 U JP1506882 U JP 1506882U JP 1506882 U JP1506882 U JP 1506882U JP S58118600 U JPS58118600 U JP S58118600U
- Authority
- JP
- Japan
- Prior art keywords
- flip
- terminal
- flop
- input
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来のICテスタの1例を示す図、第2図は第
1図のテスタにおける各部の信号波形を示す図、第3図
はダイナミック・ランダム・アクセス拳メモリのページ
・モードのタイミングを説明する図、第4図は本考案の
1実施例のブロック図、第5図は第4図の実施例の各部
における信号波形の1例をそれぞれ示している。 11・・・中央処理装置、12・・・レジスタ、13・
・・パターン・ジェネレータ、14・・・タイミング・
ジェネレータ、15・・・コンパレータ、16と16′
・・・NANDAND回路と17′・・・排他的論理和
回路、19と20・・・ディレィの大きいインバータ、
21ないし24・・・ディレィの小さいインバータ、2
5ないし267・・・OR回路、28な、いし30・・
・AND回路、31と32・・・排他的論理和回路、3
3と34・・・フリップ・フロップ。
1図のテスタにおける各部の信号波形を示す図、第3図
はダイナミック・ランダム・アクセス拳メモリのページ
・モードのタイミングを説明する図、第4図は本考案の
1実施例のブロック図、第5図は第4図の実施例の各部
における信号波形の1例をそれぞれ示している。 11・・・中央処理装置、12・・・レジスタ、13・
・・パターン・ジェネレータ、14・・・タイミング・
ジェネレータ、15・・・コンパレータ、16と16′
・・・NANDAND回路と17′・・・排他的論理和
回路、19と20・・・ディレィの大きいインバータ、
21ないし24・・・ディレィの小さいインバータ、2
5ないし267・・・OR回路、28な、いし30・・
・AND回路、31と32・・・排他的論理和回路、3
3と34・・・フリップ・フロップ。
Claims (1)
- プリセット端子とクリ゛ア端子を持つ第1および第2の
J−にフリップ・70ツブ、入力信号の立上りおよび立
下りでパルスを生成するパルス生成手段、上記入力信号
を上記第1のJ−にフリップ・フロップのクロック端子
に導く信号線、上記パルス信号生成手段の出力を上記第
2のJ−にフリップ・フロップのクロック端子に導く信
号線、上記第1のJ−にフリップ・フロップの出力端子
、に接続されたディレィ手段、上記ディレィ手段の出力
を上記第2のフリップ・フロップのJ入力端子およびに
入力端子に導く信号線、並びに上記第1のJ−にフリッ
プ・フロップのJ入力端子およびに入力端子にクロック
が入力される度にその状態値が反転するような値の電圧
を印加する電圧印加手段を備えることを特徴とするパル
ス発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1506882U JPS58118600U (ja) | 1982-02-05 | 1982-02-05 | パルス発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1506882U JPS58118600U (ja) | 1982-02-05 | 1982-02-05 | パルス発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58118600U true JPS58118600U (ja) | 1983-08-12 |
Family
ID=30027514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1506882U Pending JPS58118600U (ja) | 1982-02-05 | 1982-02-05 | パルス発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58118600U (ja) |
-
1982
- 1982-02-05 JP JP1506882U patent/JPS58118600U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58118600U (ja) | パルス発生回路 | |
JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
JPS5937642U (ja) | 待機信号発生装置 | |
JPS5991042U (ja) | デジタル波形弁別回路 | |
JPS6085434U (ja) | パルス遅延装置 | |
JPS5921718U (ja) | パルス数監視回路 | |
JPS586435U (ja) | 多重位相発生回路 | |
JPS5925927U (ja) | デユ−テイサイクル制御装置 | |
JPS59164335U (ja) | パルス発生装置 | |
JPS5947236U (ja) | 自動同期検定装置 | |
JPS58161334U (ja) | 単安定マルチバイブレ−タ | |
JPS5928722U (ja) | バツクアツプ電源利用のカウンタメモリ方式における保護回路 | |
JPS60129747U (ja) | パルス発生回路 | |
JPS60119138U (ja) | パルス発生回路 | |
JPS59174639U (ja) | パルス発生器 | |
JPS59138770U (ja) | サンプリングパルス発生回路 | |
JPS5945575U (ja) | 論理回路パツケ−ジ試験装置 | |
JPS60124135U (ja) | 零ボルト信号発生回路 | |
JPS58109337U (ja) | 入力回路 | |
JPS58107633U (ja) | 出力回路 | |
JPS60158170U (ja) | パタ−ン発生装置 | |
JPS58144926U (ja) | 論理回路 | |
JPS60139342U (ja) | 奇数分周回路 | |
JPS58117521U (ja) | 給電異常検出回路 | |
JPS60158332U (ja) | リセツト回路 |