JPS58117720A - クロツクパルス断検出回路 - Google Patents
クロツクパルス断検出回路Info
- Publication number
- JPS58117720A JPS58117720A JP21512781A JP21512781A JPS58117720A JP S58117720 A JPS58117720 A JP S58117720A JP 21512781 A JP21512781 A JP 21512781A JP 21512781 A JP21512781 A JP 21512781A JP S58117720 A JPS58117720 A JP S58117720A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock pulse
- pulse
- output
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１１１発明の技術分野
本発明を；りΩツクパルスの間欠的な断となりたことも
コ自常の町となったとさと面神に−実（二でさるクロッ
クパルス−ｖ％出（ハ）路に開する。
コ自常の町となったとさと面神に−実（二でさるクロッ
クパルス−ｖ％出（ハ）路に開する。
（２？技術の背景
亀子交換機のように基本パルス発振器の出方について８
鼓数遥倍、逓降し、各棟の用途Ｃ：利相するとさパルス
発＆器の故障することは大きな影響を与えるため二重系
などの設伽としている。パルス発振器り力の供給路に＃
音が簾じったとさは発振器が故障でなくても故障と同様
を彰ＩＩＩン４えることがあるため樺々の障擲検出向ｗ
４ン使絢している。
鼓数遥倍、逓降し、各棟の用途Ｃ：利相するとさパルス
発＆器の故障することは大きな影響を与えるため二重系
などの設伽としている。パルス発振器り力の供給路に＃
音が簾じったとさは発振器が故障でなくても故障と同様
を彰ＩＩＩン４えることがあるため樺々の障擲検出向ｗ
４ン使絢している。
＋３＋焚来技術と間和点
従来パルス発振器出力が５０憾のデ、−ティ７アクタン
有するとさ＄１図に示すクロックパルス断ＩＦ＃出回路
が公知となっている＊ ’ｉｓ ｘ図においてム点はク
ロックパルス入力路子、１Ｍは碑−トリカ可能の皐安走
マルチバイブレータでクロックツマルスの出方−の２倍
以よの４＆時闇な有するものｅ ＢＡ ＋エマルチバイ
ブレータＭＭのめ刀ル子、 ＦＯＰはクロックパルスＩ
ｌ１％発生川７ッップ７ａッグで′０”人力のとぎセッ
トされ“ｌ”１Ｆ：出力するセット優先型７９ツブフロ
ツプとする。０点はフリップフロップＦＦの出力絡子を
示す。第２ ％ Ｃは弗１６Ｘの動作タイムチャートン
示てａ ＊ ｓｉ図１を工正常動作のときケ示し、マル
チバイブレータシ麺はノ（ルスの文上りでトリガされ、
Ｂ点り）（支）力が“０”６二なる以割に必ずトリガが
かかりａＡの亀イｑは“０”が続く、第２ト１Ｈのよう
にクロックパルスが完全に訃となると単安定マルチバイ
ブレータＭνの発＆時間テｍより以後はＢＩ：Ａの出力
が“０”、０点が“ｌ”と７ｊり費Ｉｋｖ発する。Ｉ若
し第２柄曹のようにクロックパルスが間欠的異常な示し
たときはム廃が０”となっても前述のＴｍ以内にパルス
立上りがあるとそれが正常なグロックパルスでなくても
Ｃ廃は０”の１まとなり管軸な出さないから検出不可能
になる。
有するとさ＄１図に示すクロックパルス断ＩＦ＃出回路
が公知となっている＊ ’ｉｓ ｘ図においてム点はク
ロックパルス入力路子、１Ｍは碑−トリカ可能の皐安走
マルチバイブレータでクロックツマルスの出方−の２倍
以よの４＆時闇な有するものｅ ＢＡ ＋エマルチバイ
ブレータＭＭのめ刀ル子、 ＦＯＰはクロックパルスＩ
ｌ１％発生川７ッップ７ａッグで′０”人力のとぎセッ
トされ“ｌ”１Ｆ：出力するセット優先型７９ツブフロ
ツプとする。０点はフリップフロップＦＦの出力絡子を
示す。第２ ％ Ｃは弗１６Ｘの動作タイムチャートン
示てａ ＊ ｓｉ図１を工正常動作のときケ示し、マル
チバイブレータシ麺はノ（ルスの文上りでトリガされ、
Ｂ点り）（支）力が“０”６二なる以割に必ずトリガが
かかりａＡの亀イｑは“０”が続く、第２ト１Ｈのよう
にクロックパルスが完全に訃となると単安定マルチバイ
ブレータＭνの発＆時間テｍより以後はＢＩ：Ａの出力
が“０”、０点が“ｌ”と７ｊり費Ｉｋｖ発する。Ｉ若
し第２柄曹のようにクロックパルスが間欠的異常な示し
たときはム廃が０”となっても前述のＴｍ以内にパルス
立上りがあるとそれが正常なグロックパルスでなくても
Ｃ廃は０”の１まとなり管軸な出さないから検出不可能
になる。
１１＋発明の目的
本発明の１的は前述の欠点ン改菩し、比較的１１ｍ、＆
な回路によりパルス出力の間欠的断であってもそれン欅
出することのでさるクロックパルス検出回路ｐｒ：慢供
することにある。
な回路によりパルス出力の間欠的断であってもそれン欅
出することのでさるクロックパルス検出回路ｐｒ：慢供
することにある。
１５１ ＠明の一敗
本発明の構成は５０嗟のデエーティファクタン有スるり
ａツクパルスについてクロックパルス断となったことな
検出するクロックパルス断検出１路シ：おいて、主クロ
ツクパルス回路とＴｔ列桜続され前記グロックパルスケ
半ｊ＃ｉ１期遅榎さゼる遅延回路と、主クロツクパルス
回路出力と遅延回路出力とについて排他的ａ御和へ負を
行なう回路を設け、該演鑞回路出力によりグロッグノく
ルス断となったことを検出することである。
ａツクパルスについてクロックパルス断となったことな
検出するクロックパルス断検出１路シ：おいて、主クロ
ツクパルス回路とＴｔ列桜続され前記グロックパルスケ
半ｊ＃ｉ１期遅榎さゼる遅延回路と、主クロツクパルス
回路出力と遅延回路出力とについて排他的ａ御和へ負を
行なう回路を設け、該演鑞回路出力によりグロッグノく
ルス断となったことを検出することである。
１６１ 発延１−ヒ１の＊ｍｏ〆１書
以下図面に示１木琴町の実施例について説明する。第３
図は木琴−の一実施例の構成トｊヶ示し、ＤＬはグロッ
クパルスのパルス幅（パルス半周給）だけ遅延する回路
、ｉｏｐは排他的論理独演１ｉＬ（ロ）路、Ｎムシはノ
イズ吸収用低域フィルタ動作し、他のｆｉ１回と同一の
符号は一梓のものな示す。主グロックパルス回路はム点
から排他的ａａｌ＊ｙＫＪｙ４算−路ＲＯＲへ、セシテ
遅延−路ＤＬを含む回路は主クロツクパルス回路と並判
接続されている。′Ｍ４１ｆ、回路Ｉ）Ｌの出力点ンＤ
として第４−に動作タイムチャート馨示す。
図は木琴−の一実施例の構成トｊヶ示し、ＤＬはグロッ
クパルスのパルス幅（パルス半周給）だけ遅延する回路
、ｉｏｐは排他的論理独演１ｉＬ（ロ）路、Ｎムシはノ
イズ吸収用低域フィルタ動作し、他のｆｉ１回と同一の
符号は一梓のものな示す。主グロックパルス回路はム点
から排他的ａａｌ＊ｙＫＪｙ４算−路ＲＯＲへ、セシテ
遅延−路ＤＬを含む回路は主クロツクパルス回路と並判
接続されている。′Ｍ４１ｆ、回路Ｉ）Ｌの出力点ンＤ
として第４−に動作タイムチャート馨示す。
第４１■のように正常１１作のと８Ｄ綿の出力はム扉か
ら半周期遅れ丁度位相が逆になっている。したがって演
＠回路１０！？のめ力即ちフリップフロップｐνの入力
ＢＡは１”の１まである。矢印は′ＩＩＩａｔ、たパル
スが出力していることを示している。第４１＋ ｎのよ
うにグロックパルスが断となると間もなくＢ廓が０”、
Ｃ唐が“ｌ”シニ変ってｅ＊を発する。第番陥■（二お
いてを工具常となりム点のパルスが非常に狭いものが発
生し次に、正常に戻ったときｔ考え、Ｂ唐は０”１”を
区のように繰返す。０扉はｌ”となり警報ン発する。そ
してプリップフロップＩＰＩＦはリセット端子Ｒ８４二
″０′″が入力されない限りリセットされないから、Ｂ
廓の“Ｏ１″から“ｌ”への又よりでは警報状急が変ら
ない。なおノイズ秋収用低域フィルタＭＡνは（ロ）路
累子の鮭年賞化などがあったとさＢＡの位相がム点に対
しパルス半周期の差とならないため、ヒゲ状パルスの伽
ることがあるが、フィルタ動作のため７リツプフ。
ら半周期遅れ丁度位相が逆になっている。したがって演
＠回路１０！？のめ力即ちフリップフロップｐνの入力
ＢＡは１”の１まである。矢印は′ＩＩＩａｔ、たパル
スが出力していることを示している。第４１＋ ｎのよ
うにグロックパルスが断となると間もなくＢ廓が０”、
Ｃ唐が“ｌ”シニ変ってｅ＊を発する。第番陥■（二お
いてを工具常となりム点のパルスが非常に狭いものが発
生し次に、正常に戻ったときｔ考え、Ｂ唐は０”１”を
区のように繰返す。０扉はｌ”となり警報ン発する。そ
してプリップフロップＩＰＩＦはリセット端子Ｒ８４二
″０′″が入力されない限りリセットされないから、Ｂ
廓の“Ｏ１″から“ｌ”への又よりでは警報状急が変ら
ない。なおノイズ秋収用低域フィルタＭＡνは（ロ）路
累子の鮭年賞化などがあったとさＢＡの位相がム点に対
しパルス半周期の差とならないため、ヒゲ状パルスの伽
ることがあるが、フィルタ動作のため７リツプフ。
ツブ動作−二悪いＩ＃４ＩＩケ与えない。
（７１発関の効果
このようにして本発明によると比較的簡易な篩路構成で
あってもりａツクパルスのＭＩ欠的なｉＩｒン逼確にｍ
１ｔｔでさる効果を有する。
あってもりａツクパルスのＭＩ欠的なｉＩｒン逼確にｍ
１ｔｔでさる効果を有する。
第１１は従来のグロッグパルス＃ｒ検出回路の回路地を
示し、 第２図■〜ｍは第ｌ崗の動作タイムチャートχ示す。 １１％５図は本発明の一実施例の回路構成図を示し、 第４ミ＋Ｉｙｍは第３図の動作タイムチャートを示す。 ＤＬ・・・遅延回路 ＩＷＯ１’ｌ・・・排他的論理
和演舅鴎Ｎムト・ライズ吸収用低竣フィルタ νν・・・）９ツプフΩッグ 第１ｙ！Ｊ 丁 Ｃ−ｏ・□ １！２図工 第２図１ 第４図１ 第４ｙ！ＪＩＩ 手続補正書（自発） 昭和６７年２月１柩、 特許庁長官 島田春樹殿 １、事件の表示 昭和５６年 特許 願第２１５１２７号２、発明の名称
グロックパル７１１６回路３、 補正をする者 事件との関係 特許出願人 住 所 神京７１１県月１輪市中Ｊ宗区上小出中１０
１５番地エ お（７Ｎ） ５２２ 富士通株式会社代
ｎ山本卓眞 ４、代理人
示し、 第２図■〜ｍは第ｌ崗の動作タイムチャートχ示す。 １１％５図は本発明の一実施例の回路構成図を示し、 第４ミ＋Ｉｙｍは第３図の動作タイムチャートを示す。 ＤＬ・・・遅延回路 ＩＷＯ１’ｌ・・・排他的論理
和演舅鴎Ｎムト・ライズ吸収用低竣フィルタ νν・・・）９ツプフΩッグ 第１ｙ！Ｊ 丁 Ｃ−ｏ・□ １！２図工 第２図１ 第４図１ 第４ｙ！ＪＩＩ 手続補正書（自発） 昭和６７年２月１柩、 特許庁長官 島田春樹殿 １、事件の表示 昭和５６年 特許 願第２１５１２７号２、発明の名称
グロックパル７１１６回路３、 補正をする者 事件との関係 特許出願人 住 所 神京７１１県月１輪市中Ｊ宗区上小出中１０
１５番地エ お（７Ｎ） ５２２ 富士通株式会社代
ｎ山本卓眞 ４、代理人
Claims (1)
- 【特許請求の範囲】 １ ５０−のデ、−ティファクタン有するグロックパル
ス（二ついてクロックパルス断となったことな検出する
グロックパルスｆＩＩＴ検出回路（：おいて、主クロツ
クパルス回路と並列接輪され削記りロックパルスン半鰹
期御嬌さする遅延り路と、子クロックパルス回路出力と
遅延回路出力とシ二ついて神仙的１１１１理和演軍を行
なう［０１＃Ｉ！、ン設け、蝮演電向路用力ｌ二よりグ
ロックパルス断となったことケ検出することｙｐｔ＊像
とするククックパルス＃柳出１ｉ；１路。 ２ 排他的繰理和慣算向路の後段にノイズ吸収１路を設
けたこと１！ｔ％書とする％−請釆の範囲第１・Ｉｔ
ｇ１載のクロックパルス断検出（ロ）路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21512781A JPS58117720A (ja) | 1981-12-31 | 1981-12-31 | クロツクパルス断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21512781A JPS58117720A (ja) | 1981-12-31 | 1981-12-31 | クロツクパルス断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58117720A true JPS58117720A (ja) | 1983-07-13 |
Family
ID=16667169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21512781A Pending JPS58117720A (ja) | 1981-12-31 | 1981-12-31 | クロツクパルス断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58117720A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61195725U (ja) * | 1985-05-28 | 1986-12-06 | ||
| JPS622731A (ja) * | 1985-06-28 | 1987-01-08 | Nec Corp | 外部同期伝送方式 |
| WO1994010801A1 (en) * | 1992-11-05 | 1994-05-11 | Ampex Systems Corporation | Input clock presence detector for a digital video input signal |
| JP2008153718A (ja) * | 2006-12-14 | 2008-07-03 | Meidensha Corp | クロック信号停止判定回路 |
| CN107229009A (zh) * | 2016-03-25 | 2017-10-03 | 精工爱普生株式会社 | 电路装置、物理量检测装置、电子设备以及移动体 |
-
1981
- 1981-12-31 JP JP21512781A patent/JPS58117720A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61195725U (ja) * | 1985-05-28 | 1986-12-06 | ||
| JPS622731A (ja) * | 1985-06-28 | 1987-01-08 | Nec Corp | 外部同期伝送方式 |
| WO1994010801A1 (en) * | 1992-11-05 | 1994-05-11 | Ampex Systems Corporation | Input clock presence detector for a digital video input signal |
| JP2008153718A (ja) * | 2006-12-14 | 2008-07-03 | Meidensha Corp | クロック信号停止判定回路 |
| CN107229009A (zh) * | 2016-03-25 | 2017-10-03 | 精工爱普生株式会社 | 电路装置、物理量检测装置、电子设备以及移动体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3928849A (en) | Intrusion detector self-test system | |
| JPS58117720A (ja) | クロツクパルス断検出回路 | |
| US20160299806A1 (en) | A Low Latency Digital Clock Fault Detector | |
| Connes | A Factor not Anti‐Imsomorphic to itself | |
| CN207895846U (zh) | 一种用于洗衣机和冰箱的语音开门电路 | |
| SU922942A1 (ru) | Устройство для контроля состояния тиристоров 1 | |
| Szász et al. | Synchronisation Strategy in Complex Digital Voter-based Systems | |
| JPS6086627A (ja) | マイクロコンピユ−タ暴走検知回路 | |
| SU1103375A1 (ru) | Резервированный генератор импульсов | |
| SU574848A1 (ru) | Устройство дл контрол резервированного генератора | |
| SU1598164A1 (ru) | Счетное устройство с исправлением сбоев | |
| SU711575A2 (ru) | Устройство выдачи текущего кода временного интервала | |
| SU1645871A1 (ru) | Устройство контрол режимов работы газотурбинного двигател | |
| JPS639691B2 (ja) | ||
| Karmakar et al. | A trigger counting mechanism for ring topology | |
| SU974591A1 (ru) | Пересчетное устройство с контролем ошибок | |
| JPS6277714A (ja) | 信号反転検出回路 | |
| JPH03273811A (ja) | リレー異常検出方式 | |
| SU570055A1 (ru) | Устройство дл контрол импульсных схем | |
| JPS63148737A (ja) | デ−タ通信装置 | |
| SU1488805A1 (ru) | Сумматор двоичного кода по модулю два с контролем ;/57) | |
| JPS6138500B2 (ja) | ||
| SU1188922A1 (ru) | Устройство для управле- . ния'переключением резервных блоков | |
| JPS6011947A (ja) | マイクロコンピユ−タによる制御システム | |
| JPH0637610A (ja) | 集積回路 |