JPS58116745A - フエ−スダウンボンデイングの位置合わせ方法 - Google Patents
フエ−スダウンボンデイングの位置合わせ方法Info
- Publication number
- JPS58116745A JPS58116745A JP21296681A JP21296681A JPS58116745A JP S58116745 A JPS58116745 A JP S58116745A JP 21296681 A JP21296681 A JP 21296681A JP 21296681 A JP21296681 A JP 21296681A JP S58116745 A JPS58116745 A JP S58116745A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit element
- conductor pattern
- face
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はフェースダウンボンディング時の位置合わせの
微調整法に関する。
微調整法に関する。
一般に集積回路素子（以下工０チップと呼ぶ）のフェー
スダウンボンディング方式は、マル；カチップの高密度
実輌に適していることや、信頼性が高いことなどその他
機々表長所を有している反面、その他のワイヤーボンデ
ィング方式やテープキャリア方式などの実装方式に比較
して、ボンディング時のＩＣチップと回路基板導体パタ
ーンとの位置合わせの微調整がむずかしいという点に難
がある。
スダウンボンディング方式は、マル；カチップの高密度
実輌に適していることや、信頼性が高いことなどその他
機々表長所を有している反面、その他のワイヤーボンデ
ィング方式やテープキャリア方式などの実装方式に比較
して、ボンディング時のＩＣチップと回路基板導体パタ
ーンとの位置合わせの微調整がむずかしいという点に難
がある。
従来の位置合わせ方式は、たとえば第１図に示すように
、トランボート１によシ支持した工０チップ２と回路基
板４上の導体パターン３の間にミラー６とハーフミラ−
５を組合わせた可動式の光学系を入れ、ＩＣチップのバ
ンプ像と導体パターン像を顕微鏡７の同−視野内に合成
することによシ、それらの位置関係を検出して位置調整
を行なっている。また、テレビカメラを２台利用するこ
とによ）、同一テレビ画面内にＩＣチップのバンプと回
路基板導体パターンを合成する方式もある。
、トランボート１によシ支持した工０チップ２と回路基
板４上の導体パターン３の間にミラー６とハーフミラ−
５を組合わせた可動式の光学系を入れ、ＩＣチップのバ
ンプ像と導体パターン像を顕微鏡７の同−視野内に合成
することによシ、それらの位置関係を検出して位置調整
を行なっている。また、テレビカメラを２台利用するこ
とによ）、同一テレビ画面内にＩＣチップのバンプと回
路基板導体パターンを合成する方式もある。
装置が比較的複雑となシ、調整にもやや時間を必要とす
るという欠点を有している。
るという欠点を有している。
本発明はかかる欠点を除去したもので、その目的は簡易
な方法によシ、工Ｃテップと回路基板の位置合わせの微
調整を行なうことである。
な方法によシ、工Ｃテップと回路基板の位置合わせの微
調整を行なうことである。
以下実施例に基づいて本発明の詳細な説明する。
第２図は、本発明による位置合わせの微調整法を示した
ものである。ここで回路基板４′の導体パターン５′上
にはプラスチック製突起８が設けられておシ、この突起
は基板例の直線部とチップ側のテーパ一部とからなｐｌ
工Ｃチップ２の輪郭形状に合わせて最低２個配置され
ている。そしてトランスポート１によｐ支持されたＩＣ
チップ２が導体パターン３′に重ね合わされる時に、こ
の突起８のテーパ一部によシエＣチップ側面が案内され
、微小な導体パターンとの位置ずれが自動補正され、最
終的にはこの突起８の直線部により位置決めを行なうと
いうものである。なおこの突起のテーパ一部はＩＣテッ
プ２のダイシングによるパリを逃げる働きもしている。
ものである。ここで回路基板４′の導体パターン５′上
にはプラスチック製突起８が設けられておシ、この突起
は基板例の直線部とチップ側のテーパ一部とからなｐｌ
工Ｃチップ２の輪郭形状に合わせて最低２個配置され
ている。そしてトランスポート１によｐ支持されたＩＣ
チップ２が導体パターン３′に重ね合わされる時に、こ
の突起８のテーパ一部によシエＣチップ側面が案内され
、微小な導体パターンとの位置ずれが自動補正され、最
終的にはこの突起８の直線部により位置決めを行なうと
いうものである。なおこの突起のテーパ一部はＩＣテッ
プ２のダイシングによるパリを逃げる働きもしている。
特に具体例をあげると、回路基板４′及び突起８はエボ
シキ、ポリカーボネイト、ポリアセタール等のプラスチ
ックをインジエクシ画ン成形あるいはトランスファー成
形によシ一体成形を行なったものである。そして導体パ
ターン３′は４２７０イ、コバール、洋白等の金属によ
るリードフレームである。ｔたこの位置決め用突起８は
φ５００μ程度で直線部１００μ程度、テーパ一部３０
０μ程度のものである。
シキ、ポリカーボネイト、ポリアセタール等のプラスチ
ックをインジエクシ画ン成形あるいはトランスファー成
形によシ一体成形を行なったものである。そして導体パ
ターン３′は４２７０イ、コバール、洋白等の金属によ
るリードフレームである。ｔたこの位置決め用突起８は
φ５００μ程度で直線部１００μ程度、テーパ一部３０
０μ程度のものである。
本発明は、位置決め用突起を基板と一体で同時に成形で
きるため、低コストにて位置微調整が可能となシ、また
位置微調整にｉとんど時間を要しないなどすぐれた効果
を有するものである。
きるため、低コストにて位置微調整が可能となシ、また
位置微調整にｉとんど時間を要しないなどすぐれた効果
を有するものである。
ｗＪ１図は従来のフェースダウンボンディング時の位置
決め法を示したものであシ、第２図は本発明によるフェ
ースダウンボンディング時の位置決め法を示したもので
ある。 １ ・・・・・・トランスポート ２ ・・・・・・ＩＣチップ ３．３′・・・導体パターン ４．４′・・・回路基板 ５ ・・・・・・ハーフミラ− ６・・・・・・ミラー ７ ・・・・・・顕微鏡 ８ ・・・・・・位置決め用突起 以上
決め法を示したものであシ、第２図は本発明によるフェ
ースダウンボンディング時の位置決め法を示したもので
ある。 １ ・・・・・・トランスポート ２ ・・・・・・ＩＣチップ ３．３′・・・導体パターン ４．４′・・・回路基板 ５ ・・・・・・ハーフミラ− ６・・・・・・ミラー ７ ・・・・・・顕微鏡 ８ ・・・・・・位置決め用突起 以上
Claims (1)
- フェースダウンボンディング時において、回路基板の片
面に、集積回路素子の輪郭形状に沿って集積回路素子の
側面に接するようなプラスチック製の突起を配置し、そ
の突起の集積回路素子側に設は九テーパ一部によ〕、集
積回路素子を案内することでその回路基板導体パターン
との位置関係の微調整を行なうことを特徴としたフェー
スダ、ランボンディングの位置合わせ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21296681A JPS58116745A (ja) | 1981-12-29 | 1981-12-29 | フエ−スダウンボンデイングの位置合わせ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21296681A JPS58116745A (ja) | 1981-12-29 | 1981-12-29 | フエ−スダウンボンデイングの位置合わせ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58116745A true JPS58116745A (ja) | 1983-07-12 |
Family
ID=16631236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21296681A Pending JPS58116745A (ja) | 1981-12-29 | 1981-12-29 | フエ−スダウンボンデイングの位置合わせ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7553134B2 (en) | 2004-03-31 | 2009-06-30 | Denso Corporation | Switch valve structure of fluid machine |
-
1981
- 1981-12-29 JP JP21296681A patent/JPS58116745A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7553134B2 (en) | 2004-03-31 | 2009-06-30 | Denso Corporation | Switch valve structure of fluid machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970001928B1 (en) | Process for flip-chip connection of a semiconductor chip | |
| CA2128534A1 (en) | Alignment of integrated optical components | |
| US5796161A (en) | Window clamp and method of alignement of lead frame strip utilizing the same | |
| JPS58116745A (ja) | フエ−スダウンボンデイングの位置合わせ方法 | |
| JPH06295937A (ja) | 光電素子の実装方法 | |
| JPH0233979A (ja) | 光半導体装置 | |
| KR920005284A (ko) | 반도체 칩을 캐리어 시스템에 연결시키기 위한 방법 및 장치 | |
| JPH10303466A (ja) | 光半導体装置及び製造方法 | |
| JPS61296308A (ja) | 光軸調整固定方法 | |
| JPS58182238A (ja) | 電子部品 | |
| JPH06349880A (ja) | ワイヤーボンダー | |
| JPS62256449A (ja) | 半導体組立装置 | |
| JPH03218037A (ja) | 半導体素子実装用基板 | |
| JPH02130941A (ja) | Ｉｃチップの基板への実装方法 | |
| JPS57138148A (en) | Wire bonding method for integrated circuit | |
| JPS6223112A (ja) | 半導体装置 | |
| JPH03218036A (ja) | 半導体素子実装用基板 | |
| JPS6450538A (en) | Manufacture of semiconductor device | |
| JPS61128563A (ja) | 固体撮像装置 | |
| JPS5810832A (ja) | 半導体装置の製造方法 | |
| JPH0572458A (ja) | 光回路部品の位置決め方法およびその位置決め装置 | |
| JPS6333310B2 (ja) | ||
| JPH04258126A (ja) | 半導体装置 | |
| JP2002009112A (ja) | 半導体素子の位置決め方法 | |
| JPS57207354A (en) | Manufacture of semiconductor device |