JPS58114543A - 非同期デ−タの送受信方式 - Google Patents
非同期デ−タの送受信方式Info
- Publication number
- JPS58114543A JPS58114543A JP56209646A JP20964681A JPS58114543A JP S58114543 A JPS58114543 A JP S58114543A JP 56209646 A JP56209646 A JP 56209646A JP 20964681 A JP20964681 A JP 20964681A JP S58114543 A JPS58114543 A JP S58114543A
- Authority
- JP
- Japan
- Prior art keywords
- remote device
- data
- main device
- transmission
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は主装置とそれに接続される遠隔装置間の非同期
シリアルデータの送受信方式に関するものである。
シリアルデータの送受信方式に関するものである。
従来の非同期式シリアルデータ送受信方式を第１図に示
す。第１図において１は主装置、２は遠隔装置、３は制
御装置、４，６は非同期式送受信器、５，８はクロック
源、７は入出力制御装置、９は下りのデータ線、１０は
上りのデータ線である。同図において主装置１が遠隔装
置２からデータを受信するという機能にのみ着目した場
合について説明する。まず主装置１において制御装置３
は非同期式送受信器４を制御し、下りのデータ線９全通
して遠隔装置２の非同期式送受信器６にポーリングのた
めの信号を送信する。次に、遠隔装置２は主装置１の非
同期式送受信器６が送信したポーリング信号を受は取り
、遠隔装置２から主装置１へ送るべきデータを入出力制
御装置７の図示されていない入力端子より取り込み、非
同期式送受信器６と上りのデータ線１０を介して主装置
１の非同期式送受信器４に送信する。そして主装置１と
遠隔装置２は各々クロック源５とクロック源８を別個に
有しており、各々のクロック源によって動作している。
す。第１図において１は主装置、２は遠隔装置、３は制
御装置、４，６は非同期式送受信器、５，８はクロック
源、７は入出力制御装置、９は下りのデータ線、１０は
上りのデータ線である。同図において主装置１が遠隔装
置２からデータを受信するという機能にのみ着目した場
合について説明する。まず主装置１において制御装置３
は非同期式送受信器４を制御し、下りのデータ線９全通
して遠隔装置２の非同期式送受信器６にポーリングのた
めの信号を送信する。次に、遠隔装置２は主装置１の非
同期式送受信器６が送信したポーリング信号を受は取り
、遠隔装置２から主装置１へ送るべきデータを入出力制
御装置７の図示されていない入力端子より取り込み、非
同期式送受信器６と上りのデータ線１０を介して主装置
１の非同期式送受信器４に送信する。そして主装置１と
遠隔装置２は各々クロック源５とクロック源８を別個に
有しており、各々のクロック源によって動作している。
すなわち、主装置１において制御装置３、非同期式送受
信器４、クロック源５を有するとともに、遠隔装置２に
ついても非同期式送受信器６、入出力制御装Ｎ７、クロ
ック源８を必要としていた。
信器４、クロック源５を有するとともに、遠隔装置２に
ついても非同期式送受信器６、入出力制御装Ｎ７、クロ
ック源８を必要としていた。
従って、主装置１が遠隔装置２の送信するデータを受信
するという機能に限定した送受信システムを構成するに
当っては、機能に比べて遠隔装置２の構成が複雑となり
、経済性、保守性の面で欠点全有していた。
するという機能に限定した送受信システムを構成するに
当っては、機能に比べて遠隔装置２の構成が複雑となり
、経済性、保守性の面で欠点全有していた。
本発明の目的はこれらの欠点全解決する為、極めて簡単
な回路で非同期データを主装置ｆＫ送信できる遠隔装置
を構成しようとするものであり以下詳細に説明する。
な回路で非同期データを主装置ｆＫ送信できる遠隔装置
を構成しようとするものであり以下詳細に説明する。
第２図は本発明の実施例を示すブロック図であり、１は
主装置、２は遠隔装置、３は制御装置、４は非同期式送
受信器、５はクロック源、１１は単安定マルチパイブレ
ーク、１２は遅延回路、１３ばＡＮＤダート、１４はシ
フトレジスタ、１５はＮＡＮＤダート、１６は出力線で
ある。又第３図は遠隔装置２内の各部における信号波形
図であり、Ａ、Ｂ、Ｃ，Ｄ、Ｅは第２図中のＡ 、 Ｂ
、 Ｃ、Ｄ。
主装置、２は遠隔装置、３は制御装置、４は非同期式送
受信器、５はクロック源、１１は単安定マルチパイブレ
ーク、１２は遅延回路、１３ばＡＮＤダート、１４はシ
フトレジスタ、１５はＮＡＮＤダート、１６は出力線で
ある。又第３図は遠隔装置２内の各部における信号波形
図であり、Ａ、Ｂ、Ｃ，Ｄ、Ｅは第２図中のＡ 、 Ｂ
、 Ｃ、Ｄ。
Ｅの各点に対応した波形を示す。
以下、第２図、第３図を用いて主装置１から遠隔袋Ｎ２
への８ビツトの送出・ぐルス信号に対し、４ビツトのデ
ータが遠隔装置２から主装置１へ転送される場合につい
て説明する。主装置１が遠隔装置２からの送信データを
受信する場合、まず主装置１が遠隔装置２に対し第３図
Ａに示すクロックとして使用できるノＰルス信号を送出
する。次に遠隔装置２では・ぐルス信号Ａを受信すると
先頭のビットａ１で単安定マルチパイブレーク１１を起
動する。第３図Ｂは単安定マルチパイブレーク１１の出
力を示し、該出力Ｂを遅延回路１２にて遅延させて第３
図Ｃに示す信号を作り、ＡＮＤケ８−ト１３にて第３図
Ｃのインバート信号と第３図Ｂの信号との論理積をとり
、第３図りに示すロードパルスを作る。シフトレジスタ
１４には記号８１〜Ｓ６で示す６個の入力端子があり、
入力端子ＳｊＫは遠隔装置２から主装置１への非同期信
号のスタートビット（常にローレベル）が、入力端子Ｓ
６にはストップビット（常にハイレベル）の信号が接続
されており、入力端子８２〜Ｓ５には遠隔装置２から主
装置ｌへ転送すべき送信データが入力されている。そし
て各入力端子に入力されているデータは、ロード端子Ｌ
Ｄに入力される前記ロードパルスＤＫよってシフトレジ
スタ１４内に読み込まれる。又シフトクロック端子ＣＫ
には主装置１から遠隔装置２に送出される第３図Ａの・
ぐルス信号がそのまま入力され、シフトレジスタ１４の
シフトクロックとして用いられる。前述のように主装置
１から第３図Ａのパルス信号が入力されるとその最初の
ビットａ１によって作られるロードパルスＤによってシ
フトレジスタ１４の入力端子８１〜Ｓ６のデータがシフ
トレジスタ１４内に蓄積され、まず入力端子Ｓ１から入
力されたデータすなわちスタートビットがシフトレジス
タ１４の出力線１６に現われる。引き続いて、シフトク
ロック端子ＣＫにシフトクロックとして入力されるノ４
ルス信号Ａの立上り毎に入力端子８２〜Ｓ６から入力さ
れた蓄積データが第３図Ｅに示すような順に出力線１６
に出力される。本実施例のデータ送出にあたっては主装
置１から遠隔装置２への８ビツトの送出パルス信号に対
して４ピツトのデータが遠隔袋Ｎ２から主装置１へ送出
される。
への８ビツトの送出・ぐルス信号に対し、４ビツトのデ
ータが遠隔装置２から主装置１へ転送される場合につい
て説明する。主装置１が遠隔装置２からの送信データを
受信する場合、まず主装置１が遠隔装置２に対し第３図
Ａに示すクロックとして使用できるノＰルス信号を送出
する。次に遠隔装置２では・ぐルス信号Ａを受信すると
先頭のビットａ１で単安定マルチパイブレーク１１を起
動する。第３図Ｂは単安定マルチパイブレーク１１の出
力を示し、該出力Ｂを遅延回路１２にて遅延させて第３
図Ｃに示す信号を作り、ＡＮＤケ８−ト１３にて第３図
Ｃのインバート信号と第３図Ｂの信号との論理積をとり
、第３図りに示すロードパルスを作る。シフトレジスタ
１４には記号８１〜Ｓ６で示す６個の入力端子があり、
入力端子ＳｊＫは遠隔装置２から主装置１への非同期信
号のスタートビット（常にローレベル）が、入力端子Ｓ
６にはストップビット（常にハイレベル）の信号が接続
されており、入力端子８２〜Ｓ５には遠隔装置２から主
装置ｌへ転送すべき送信データが入力されている。そし
て各入力端子に入力されているデータは、ロード端子Ｌ
Ｄに入力される前記ロードパルスＤＫよってシフトレジ
スタ１４内に読み込まれる。又シフトクロック端子ＣＫ
には主装置１から遠隔装置２に送出される第３図Ａの・
ぐルス信号がそのまま入力され、シフトレジスタ１４の
シフトクロックとして用いられる。前述のように主装置
１から第３図Ａのパルス信号が入力されるとその最初の
ビットａ１によって作られるロードパルスＤによってシ
フトレジスタ１４の入力端子８１〜Ｓ６のデータがシフ
トレジスタ１４内に蓄積され、まず入力端子Ｓ１から入
力されたデータすなわちスタートビットがシフトレジス
タ１４の出力線１６に現われる。引き続いて、シフトク
ロック端子ＣＫにシフトクロックとして入力されるノ４
ルス信号Ａの立上り毎に入力端子８２〜Ｓ６から入力さ
れた蓄積データが第３図Ｅに示すような順に出力線１６
に出力される。本実施例のデータ送出にあたっては主装
置１から遠隔装置２への８ビツトの送出パルス信号に対
して４ピツトのデータが遠隔袋Ｎ２から主装置１へ送出
される。
ＮＡＮＤケ”−ト１５は主装置１からノＰルス信号ＡＹ
受けていない時に遠隔装置２からの上りのデータ線１０
の状態をストップビットと同じハイレベルに保つもので
あり、特に遠隔装置２の電源投入時におけるシフトレジ
スタ１４の出力の信号レベルの不定状態の場合にも上り
のデータ線１０をストップビットの信号状態にする。又
ＮＡＮＤダート１５の一方の端子に入力する第３図Ｂに
示す単安定マルチバイブレータ１１の出力のパルス幅は
、主装置１からの信号パルスによってシフトレジスタ１
４に蓄積されたデータの全てが出力される時間より長く
なるように設定されており、シフトレジスタ１４内の全
てのデータが出力される間、ダートを開いておく。ＮＡ
ＮＤケ゛−ト１５を通過したデータは上りのデータ線１
０を経由して送信され主装置１にて受信される。尚上記
説明から明らかなように、遠隔装置２は自身でクロック
源全持たず、主装置１からのｉＥルス信号で直接駆動さ
れるので、通常の非同期送受信方式のように送信側と受
信側で各各速度を同調させる必要がなく、シたがって主
装置１側で自由に通信速度を設定でき、遠隔装置２では
自動的に主装置１の通信速度に同調することになる。
受けていない時に遠隔装置２からの上りのデータ線１０
の状態をストップビットと同じハイレベルに保つもので
あり、特に遠隔装置２の電源投入時におけるシフトレジ
スタ１４の出力の信号レベルの不定状態の場合にも上り
のデータ線１０をストップビットの信号状態にする。又
ＮＡＮＤダート１５の一方の端子に入力する第３図Ｂに
示す単安定マルチバイブレータ１１の出力のパルス幅は
、主装置１からの信号パルスによってシフトレジスタ１
４に蓄積されたデータの全てが出力される時間より長く
なるように設定されており、シフトレジスタ１４内の全
てのデータが出力される間、ダートを開いておく。ＮＡ
ＮＤケ゛−ト１５を通過したデータは上りのデータ線１
０を経由して送信され主装置１にて受信される。尚上記
説明から明らかなように、遠隔装置２は自身でクロック
源全持たず、主装置１からのｉＥルス信号で直接駆動さ
れるので、通常の非同期送受信方式のように送信側と受
信側で各各速度を同調させる必要がなく、シたがって主
装置１側で自由に通信速度を設定でき、遠隔装置２では
自動的に主装置１の通信速度に同調することになる。
以上説明したように、本実施例によれば遠隔装置２は主
装置１と同様の非同期式送受信器やクロック源を用いる
ことなく、シフトレジスタ１４やゲート１３，１５、単
安定マルチパイブレーク１１などどく少数の論理素子だ
けの簡単な構成で主装置１に非同期シリアルデータの送
信を行うことができるので、遠隔装置２の小型化、経済
化が図れることになる。又更に遠隔装置２は主装置１か
らのノ＜？ルス信号で直接駆動される為、通常の非同期
式送受信方式のように、送信側と受信側でそれぞれ速度
を同調させる必要がなく、遠隔装置２から主装置１への
通信速度は自動的に主装置１の通信速度に同調するとい
う利点がある。
装置１と同様の非同期式送受信器やクロック源を用いる
ことなく、シフトレジスタ１４やゲート１３，１５、単
安定マルチパイブレーク１１などどく少数の論理素子だ
けの簡単な構成で主装置１に非同期シリアルデータの送
信を行うことができるので、遠隔装置２の小型化、経済
化が図れることになる。又更に遠隔装置２は主装置１か
らのノ＜？ルス信号で直接駆動される為、通常の非同期
式送受信方式のように、送信側と受信側でそれぞれ速度
を同調させる必要がなく、遠隔装置２から主装置１への
通信速度は自動的に主装置１の通信速度に同調するとい
う利点がある。
本発明は主装置からの送出パルス信号に同調して遠隔装
置から主装置にデータ全速ることができ、かつ遠隔装置
の小型化、経済化を図ることができるものである為、セ
ンサと制御装置間の通信等において効果的である。
置から主装置にデータ全速ることができ、かつ遠隔装置
の小型化、経済化を図ることができるものである為、セ
ンサと制御装置間の通信等において効果的である。
第１図は従来の非同期式シリアルデータ送受信方式を示
すブロック図、第２図は本発明の実施例全示すブロック
図、第３図は第２図の各部における信号波形図である。 １・・・主装置、２・・・遠隔装置、３・・・制御装置
、４・・・非同期式送受信器、５・・・クロック源、９
・・・下りのデータ線、１０・・・上りのデータ線、１
ノ・・・単安定マルチバイブレータ、１２・・遅延回路
、１３・・・ＡＮＤケ８−ト、１４・・・シフトレジス
タ、１５・・・ＮＡＮＤゲート、１６・・・出力線。 特許庁長官 殿 ２ 発明の名称 非同期データの送受信方式 ３ 補正をする者
すブロック図、第２図は本発明の実施例全示すブロック
図、第３図は第２図の各部における信号波形図である。 １・・・主装置、２・・・遠隔装置、３・・・制御装置
、４・・・非同期式送受信器、５・・・クロック源、９
・・・下りのデータ線、１０・・・上りのデータ線、１
ノ・・・単安定マルチバイブレータ、１２・・遅延回路
、１３・・・ＡＮＤケ８−ト、１４・・・シフトレジス
タ、１５・・・ＮＡＮＤゲート、１６・・・出力線。 特許庁長官 殿 ２ 発明の名称 非同期データの送受信方式 ３ 補正をする者
Claims (1)
- 信号の送受信機能全有する主装置と該主装置に接続され
る遠隔装置との間の非同期データの送受信方式において
、前記主装置から送信される非同期パルス信号を前記遠
隔装置にて受信して送信クロックとなし、該送信クロッ
クに同期して前記遠隔装置から前記主装置に送信データ
を送信することを特徴とする非同期データの送受信方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209646A JPS58114543A (ja) | 1981-12-28 | 1981-12-28 | 非同期デ−タの送受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209646A JPS58114543A (ja) | 1981-12-28 | 1981-12-28 | 非同期デ−タの送受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58114543A true JPS58114543A (ja) | 1983-07-07 |
Family
ID=16576237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56209646A Pending JPS58114543A (ja) | 1981-12-28 | 1981-12-28 | 非同期デ−タの送受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114543A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2437426A1 (de) * | 2010-10-04 | 2012-04-04 | BALLUFF GmbH | Verfahren zur seriellen Datenübertragung von einem Slave zu einem Master einer Messwert-Übertragungsanordnung und Vorrichtungen zur Durchführung der Verfahren |
-
1981
- 1981-12-28 JP JP56209646A patent/JPS58114543A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2437426A1 (de) * | 2010-10-04 | 2012-04-04 | BALLUFF GmbH | Verfahren zur seriellen Datenübertragung von einem Slave zu einem Master einer Messwert-Übertragungsanordnung und Vorrichtungen zur Durchführung der Verfahren |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055711Y2 (ja) | ||
| US4301532A (en) | Arrangement for transmitting digital data signals | |
| KR940002717A (ko) | 직렬 인터페이스 모듈 및 방법 | |
| US3247491A (en) | Synchronizing pulse generator | |
| US3688036A (en) | Binary data transmission system and clocking means therefor | |
| JPS58114543A (ja) | 非同期デ−タの送受信方式 | |
| US4809303A (en) | Dynamic speed shifter for fiber optic work station | |
| JPS6040749B2 (ja) | シリアル伝送装置 | |
| JPS55147054A (en) | Data transmission system | |
| JPH0223104B2 (ja) | ||
| SU653763A1 (ru) | Приемо-передающее устройство | |
| SU660207A1 (ru) | Генератор серий импульсов | |
| JPS6326429B2 (ja) | ||
| JPH021943U (ja) | ||
| JPH0621999A (ja) | シリアル通信装置 | |
| RU1818713C (ru) | Устройство дл опроса информационных датчиков | |
| SU1005139A1 (ru) | Устройство дл передачи и приема дискретной информации | |
| JPS5853807B2 (ja) | クロツク折返しによる伝送方式 | |
| RU2029988C1 (ru) | Устройство для ввода дискретной информации | |
| JPS6129026B2 (ja) | ||
| JPS5910138B2 (ja) | 電力線搬送通信方式 | |
| JPS5793792A (en) | Signal transmission system in key telephone device | |
| JPH01309447A (ja) | 単線同期式通信方式 | |
| JPH0715419A (ja) | 機器の制御装置 | |
| JPS6254250B2 (ja) |