JPS5810866A - Ｐｎｐ型ラテラルトランジスタとその製造方法 - Google Patents
Ｐｎｐ型ラテラルトランジスタとその製造方法Info
- Publication number
- JPS5810866A JPS5810866A JP11381682A JP11381682A JPS5810866A JP S5810866 A JPS5810866 A JP S5810866A JP 11381682 A JP11381682 A JP 11381682A JP 11381682 A JP11381682 A JP 11381682A JP S5810866 A JPS5810866 A JP S5810866A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- slot
- doping
- slots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 52
- 238000005530 etching Methods 0.000 claims description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 238000000992 sputter etching Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 3
- 230000000873 masking effect Effects 0.000 claims 2
- -1 arsenic ions Chemical class 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 239000003595 mist Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000000399 orthopedic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＶＬＳＩチップの製造手段を利用してす７ミ
クロンＰＮＰＩ！ラテラル絶縁分■トランジスタを形成
して、何自ものそのような東予を同時に―作するための
新しい構造と方法である。
クロンＰＮＰＩ！ラテラル絶縁分■トランジスタを形成
して、何自ものそのような東予を同時に―作するための
新しい構造と方法である。
サプミクＯン製追技術の分野の先行技術から抜粋した技
術によれば、寸法的解像度は今やシリコン上の熱成長酸
化シリコン層の厚さに匹６敵するかまたはそれ以下であ
る。また寸法は、今や２重拡散トランジスタに用いられ
るペニス―、すなわち０．４〜１．０マイクロメータ、
に匹敵するがまたはそれ以下である。これらの技術から
、浮遊容―と抵抗とが大きく減らされたＮＰＮラテラル
トランジスタのための新しい構造と方法とが、独特な組
合せと順序によって開発され続けていることがわかる。
術によれば、寸法的解像度は今やシリコン上の熱成長酸
化シリコン層の厚さに匹６敵するかまたはそれ以下であ
る。また寸法は、今や２重拡散トランジスタに用いられ
るペニス―、すなわち０．４〜１．０マイクロメータ、
に匹敵するがまたはそれ以下である。これらの技術から
、浮遊容―と抵抗とが大きく減らされたＮＰＮラテラル
トランジスタのための新しい構造と方法とが、独特な組
合せと順序によって開発され続けていることがわかる。
この発明は各活性領域を規定する直交するスロットによ
ってサブストレート上に形成される新しいラテラルＰＮ
Ｐ型トランジスタであって、前記スロットによって対向
するスロットを介して活性領域のドーピングが１簡とな
り、モして開隔を隔てて設けられた配置によって支えら
れる領域のセミ−アレーの各活性領域の下層のエツチン
グを介しての酸化が連成されることによって支えられ、
そして酸化サブストレートによってサブストレートから
すつかり絶縁される。電気的接続Ｓは従来の方法により
Ｐエミッタ、Ｎ＋ＮベースおよびＰコレクタとして作ら
れる。
ってサブストレート上に形成される新しいラテラルＰＮ
Ｐ型トランジスタであって、前記スロットによって対向
するスロットを介して活性領域のドーピングが１簡とな
り、モして開隔を隔てて設けられた配置によって支えら
れる領域のセミ−アレーの各活性領域の下層のエツチン
グを介しての酸化が連成されることによって支えられ、
そして酸化サブストレートによってサブストレートから
すつかり絶縁される。電気的接続Ｓは従来の方法により
Ｐエミッタ、Ｎ＋ＮベースおよびＰコレクタとして作ら
れる。
この発明に従って＠造されたＩ！瞳では、素子の操作に
関してサブストレートの影響を最小にすることができる
。１性領域は３ｄＸ５ｄあるいは１５ｄ２の領域の表図
に完全に設けられ、ここで６はわずか０．４マイクロメ
ータであることがわかるであろう、絶縁された領域は酸
化によってサブストレートから完全に分離され、そして
浮遊容量と抵抗とがほとんど完全に連成できる最小最に
まで減らされている。というのは、このトランジスタは
本質的に電子的活性領域にまで減縮されるのに対し、従
来のトランジスタ（パーティカルトランジスタ）では、
電気的活性領域は輪台的トランジスタ領域の非常に小さ
い断片にすぎないからである。トランジスタの閣の絶縁
分離は同じサブストレート酸化によってなされ、その絶
縁分離は＾周波性能、＾電圧集積ｌ路、７放射抵抗１回
路柔軟性に関して利点がある。すなわち、工ｌ！ｉｌは
同じ集積回路チップ上にＮＰＮ、ＰＮＰ、ＪＦＥＴ、Ｍ
Ｏ８ＦＥＴ’ ｓなどを−えることができる。
関してサブストレートの影響を最小にすることができる
。１性領域は３ｄＸ５ｄあるいは１５ｄ２の領域の表図
に完全に設けられ、ここで６はわずか０．４マイクロメ
ータであることがわかるであろう、絶縁された領域は酸
化によってサブストレートから完全に分離され、そして
浮遊容量と抵抗とがほとんど完全に連成できる最小最に
まで減らされている。というのは、このトランジスタは
本質的に電子的活性領域にまで減縮されるのに対し、従
来のトランジスタ（パーティカルトランジスタ）では、
電気的活性領域は輪台的トランジスタ領域の非常に小さ
い断片にすぎないからである。トランジスタの閣の絶縁
分離は同じサブストレート酸化によってなされ、その絶
縁分離は＾周波性能、＾電圧集積ｌ路、７放射抵抗１回
路柔軟性に関して利点がある。すなわち、工ｌ！ｉｌは
同じ集積回路チップ上にＮＰＮ、ＰＮＰ、ＪＦＥＴ、Ｍ
Ｏ８ＦＥＴ’ ｓなどを−えることができる。
第１図において、Ｎ型のシリコンサブストレートが描か
れており、その上部１１１面にはパターン化されたフォ
トレジストが設けられている。パターン化は簡単には交
互に溶かされるフォトレジスト２３を交互に溶解するた
め縦方向のスロットを備えてもよく、サブストレート２
１を露出するために可溶フォトレジストが除去され、そ
のためスロット２５と２７はミリングによりまたはＯＤ
Ｅエッチング工程によって形成される。これらのスロッ
ト２５と２７はシリコシサブストレート２１の上部表面
から充分に深く貫通して、究極的には多数のトランジス
タのための活性領域となる領域の深さの真下まで延びる
。
れており、その上部１１１面にはパターン化されたフォ
トレジストが設けられている。パターン化は簡単には交
互に溶かされるフォトレジスト２３を交互に溶解するた
め縦方向のスロットを備えてもよく、サブストレート２
１を露出するために可溶フォトレジストが除去され、そ
のためスロット２５と２７はミリングによりまたはＯＤ
Ｅエッチング工程によって形成される。これらのスロッ
ト２５と２７はシリコシサブストレート２１の上部表面
から充分に深く貫通して、究極的には多数のトランジス
タのための活性領域となる領域の深さの真下まで延びる
。
第３図において、フォトレジスト層２３は除去されて、
そしてシリコンサブストレート２１の上部表面の内部に
延びるスロット２５と２７の示された構造の斜視図が描
かれている。
そしてシリコンサブストレート２１の上部表面の内部に
延びるスロット２５と２７の示された構造の斜視図が描
かれている。
第４図において、スロット２５と２７が何故必要なのか
を説明しよう。スロットはスロット２５と２７の端縁に
エッチ−レジスト３１′の角度をもうた蒸着を許容して
いる。その結果、形成されている活性領域の頂上をぐる
りと覆った保護カバーが形成される。また、エッチ−レ
ジスト３１の蒸着角度によって、この保護層はスロット
２５と２７に一定の深さまで延ばされているにすぎない
が、この深さはやがて形成される活性領域を保護するた
めに適当な深さでなければならないことに気付くであろ
う。そして、第５図において、活性領域は一般に３５．
３７および３９としてシリコンサブストレートのエッチ
レベル４１の上に示されており、スロット２５と２７を
介してエツチングが導入されて活性領域３５．３７およ
び３９の下からサブストレートが除去されたエッチレベ
ル３５．３７′および３９′の上に示されている。
を説明しよう。スロットはスロット２５と２７の端縁に
エッチ−レジスト３１′の角度をもうた蒸着を許容して
いる。その結果、形成されている活性領域の頂上をぐる
りと覆った保護カバーが形成される。また、エッチ−レ
ジスト３１の蒸着角度によって、この保護層はスロット
２５と２７に一定の深さまで延ばされているにすぎない
が、この深さはやがて形成される活性領域を保護するた
めに適当な深さでなければならないことに気付くであろ
う。そして、第５図において、活性領域は一般に３５．
３７および３９としてシリコンサブストレートのエッチ
レベル４１の上に示されており、スロット２５と２７を
介してエツチングが導入されて活性領域３５．３７およ
び３９の下からサブストレートが除去されたエッチレベ
ル３５．３７′および３９′の上に示されている。
実際のとこ８、描かれているように、トランジスタのセ
ミ−アレーが設けられる残された部分３５．３７および
３９に一直線に多数の活性領域がある。明らかなように
、セミ−アレーはその端部で支えられまた間隔を隔てて
配置されているので活性領域はサブストレートのエツチ
ングされた空１１４１に崩れることはない。
ミ−アレーが設けられる残された部分３５．３７および
３９に一直線に多数の活性領域がある。明らかなように
、セミ−アレーはその端部で支えられまた間隔を隔てて
配置されているので活性領域はサブストレートのエツチ
ングされた空１１４１に崩れることはない。
第６ｗＪにおいて、エツチングレジスト３１は除去され
そしてシリコンが４１に示すように酸化されて８１０ｘ
となり、領域３５．３７および３９とシリコンサブスト
レート２１との閣の空隔を全部または部分的に充填して
いるのがわかるだろう。
そしてシリコンが４１に示すように酸化されて８１０ｘ
となり、領域３５．３７および３９とシリコンサブスト
レート２１との閣の空隔を全部または部分的に充填して
いるのがわかるだろう。
そして、今や領域は酸化シリコン４１によって支えられ
、第７図の平面図に措かれているようにこれらスロット
と直角方角に位置するスロット４５と４７が形成される
であろう。これらのスロットの形成手順は前述の手順と
同様であり、間隔を隔てて設けられるスロットの形成に
はパターン化されたフォトレジスト層が必要とされ、そ
してシリコン物質がイオンミリングまたはＯＤＥ技術を
用いたエツチングによって除去されて、第８図に示すよ
うに最良の形態になる。
、第７図の平面図に措かれているようにこれらスロット
と直角方角に位置するスロット４５と４７が形成される
であろう。これらのスロットの形成手順は前述の手順と
同様であり、間隔を隔てて設けられるスロットの形成に
はパターン化されたフォトレジスト層が必要とされ、そ
してシリコン物質がイオンミリングまたはＯＤＥ技術を
用いたエツチングによって除去されて、第８図に示すよ
うに最良の形態になる。
第８１！ｌにおいて、Ｎ＋トド−ングは７Ｎ＋鋼域５１
を設けるために矢印４９で示される燐注入によって達成
される。注入はＮ十１５１と５３とを設けるためにスロ
ット４５と４７の対応する右手端縁方向からによっての
み為し遂げられることに注意せねばならない。
を設けるために矢印４９で示される燐注入によって達成
される。注入はＮ十１５１と５３とを設けるためにスロ
ット４５と４７の対応する右手端縁方向からによっての
み為し遂げられることに注意せねばならない。
第９１１において、Ｎ十領域はドライブインされ、それ
は非常に高温でなされるため５１′と５３′で示される
ように拡がる。また、さらに、Ｎ中領域□は左に５５′
として見えていて、ページの余白の左にスロットによっ
て形成され続けている。
は非常に高温でなされるため５１′と５３′で示される
ように拡がる。また、さらに、Ｎ中領域□は左に５５′
として見えていて、ページの余白の左にスロットによっ
て形成され続けている。
さらに第９図において、矢印５７で示されるように、Ｐ
またはＰ十領域６１．６２．６３および６４を設けるた
めにホウ素が各スロットの両端に注入されまたは生成さ
せられている。また、Ｎ領域２１パ、２１−”および２
１−−”はもとのＰ型シリコンサブストレートから残っ
ている領域であることがわかるだろう。
またはＰ十領域６１．６２．６３および６４を設けるた
めにホウ素が各スロットの両端に注入されまたは生成さ
せられている。また、Ｎ領域２１パ、２１−”および２
１−−”はもとのＰ型シリコンサブストレートから残っ
ている領域であることがわかるだろう。
第９図から第１０図に移って、ホウ素ＰまたはＰ十領域
６２と６３は拡張された領域６２′と６３゛を備えるた
めにドライブインされ続けている。
６２と６３は拡張された領域６２′と６３゛を備えるた
めにドライブインされ続けている。
そしてＮ十領域の寸法が寵えられて５１″として示され
ており、残ったＮ領域は今や２１””′として表わされ
ている。領域６１′は領域５１パと一緒にエミッタを備
え、領域２１””はペースを備え、そして最後の領域６
３′はコレクタ領域を形成している。
ており、残ったＮ領域は今や２１””′として表わされ
ている。領域６１′は領域５１パと一緒にエミッタを備
え、領域２１””はペースを備え、そして最後の領域６
３′はコレクタ領域を形成している。
また、第１０図において、サブストレートはスロット４
５と４７を充填するために再び酸化されて、そして一般
的に７５で示されるように電極の活性領域をすっぽりと
響うように設けられる。ペース領域のドーピング勾配は
慣用の２重拡散トランジスタに類似する。
５と４７を充填するために再び酸化されて、そして一般
的に７５で示されるように電極の活性領域をすっぽりと
響うように設けられる。ペース領域のドーピング勾配は
慣用の２重拡散トランジスタに類似する。
最終的なトランジスタは第１１図に示されていて、接続
部１０１．１０２および１０３はそれぞれエミッタ１１
１．ベース１１２およびコレクタ１１３のためのメタラ
イゼーション層を備えている。これらの接続部はパター
ン化またはメタライゼーシミンのための周知技術によっ
て簡単に形成される。
部１０１．１０２および１０３はそれぞれエミッタ１１
１．ベース１１２およびコレクタ１１３のためのメタラ
イゼーション層を備えている。これらの接続部はパター
ン化またはメタライゼーシミンのための周知技術によっ
て簡単に形成される。
これらの３つの電機を備えたトランジスタはスロット２
５．２７および４５と４７とに酸化シリコンが形成され
た堀によって取囲まれていることがわかる。そして、ト
ランジスタはそのサブストレート、近接したトランジス
タならびに他のエレメントから絶ｍされている。
５．２７および４５と４７とに酸化シリコンが形成され
た堀によって取囲まれていることがわかる。そして、ト
ランジスタはそのサブストレート、近接したトランジス
タならびに他のエレメントから絶ｍされている。
トランジスタの活性領域は第１２図においてエミッタ１
１１．ベース１１２ならびにコレクタ１１３で承された
斜ＩＩ図によって表わされている。
１１．ベース１１２ならびにコレクタ１１３で承された
斜ＩＩ図によって表わされている。
もしさらに絶縁するための活性領域の真下のサブストレ
ートのドーピングと逆のドーピングを用いるのが望まし
ければ、Ｐサブストレートの活性−域をＮにドープする
ことができ、そして第３図から第８ＩｉＩまでを省略す
ることによってＯＤＥの使用を避けることができる。ま
ず、活性領域はスロット４５と４７を介してＮにドープ
されていて（Ｉ１１３ＩＩ＊１ｌｉ）、そして次に、燐
または砒素が角度をつけたイオン注入によって領域５１
′と５３′にだけなされＮ＋にドープされる。そして、
ホウ−はＰ十領域６１ Ｚ ｅ２−．６３−および６４
を形成するためにスロット４５マと４７′のすべての角
から、注入される（第１４図参照）、その俵、スロット
４５−と４７′はもとのＰサブストレートにまで深めら
れそして酸化物によって充填される。その結果多活性領
域はＰ＋Ｎ＋Ｎと、Ｎにドープされた領域のＰ＋にドー
プされたものとになるが、エツチング技術を用いること
なく輪台的絶縁のためのＰにドープされたサブストレー
トはその活性領域の下になる。
ートのドーピングと逆のドーピングを用いるのが望まし
ければ、Ｐサブストレートの活性−域をＮにドープする
ことができ、そして第３図から第８ＩｉＩまでを省略す
ることによってＯＤＥの使用を避けることができる。ま
ず、活性領域はスロット４５と４７を介してＮにドープ
されていて（Ｉ１１３ＩＩ＊１ｌｉ）、そして次に、燐
または砒素が角度をつけたイオン注入によって領域５１
′と５３′にだけなされＮ＋にドープされる。そして、
ホウ−はＰ十領域６１ Ｚ ｅ２−．６３−および６４
を形成するためにスロット４５マと４７′のすべての角
から、注入される（第１４図参照）、その俵、スロット
４５−と４７′はもとのＰサブストレートにまで深めら
れそして酸化物によって充填される。その結果多活性領
域はＰ＋Ｎ＋Ｎと、Ｎにドープされた領域のＰ＋にドー
プされたものとになるが、エツチング技術を用いること
なく輪台的絶縁のためのＰにドープされたサブストレー
トはその活性領域の下になる。
当業者にとってこの実施例を変更することは簡単なこと
であろうが、この発明の範囲を解釈するにあたっては前
述の特許請求の範囲を基礎として定めなければならない
。
であろうが、この発明の範囲を解釈するにあたっては前
述の特許請求の範囲を基礎として定めなければならない
。
第１図はスロットが設けられたマスクを介してフォトレ
ジストが設けられたＮ型サブストレートの新園図である
。 ７第２図はレジストによって保護されていない部分のサ
ブストレートにスロットが形成された第１図の構造図で
ある。 第３図は最初の縦のスロットの組が示されたサブ・スト
レートの斜視図である。 第４図はスロットの端縁なエツチングレジスト層によっ
て部分的に保護するための角度をつけた蒸着の説明を示
す部分図である。 第５図はエツチングレジスト層が設けられた部分図であ
って、エツチングの効果によってスロットを介して下部
が切取られた縦の領域であってトランジスタの活性領域
がやがて形成される部分が示されている。 第６図は第５図の構造においてエツチングレジストが除
去されてエツチングによって空調の開けられた部分にサ
ブストレートの酸化物が充填された図である。 第７図はもとのスロットの組に対して直角に設けられた
スロットの組が示された第６図の構成の平ｍｓである。 第８図は直角方向のスロットを横切って図示されたＮ＋
トド−ングを設けるための燐イオン注入ステップが描か
れ、ている。 第９図は燐がドライブインされてホウ素の浸透または注
入が描かれた第８図の構造図である。 第１０図は第９図に続いてホウ素が両側からドライブイ
ンされてＰ領域が設けられそしてスロットがサブストレ
ートの酸化によって充填されその頂上が―われた図であ
る。 第１１図は１つのトランジスタのための１つの活性領域
のためのエミッタ、ベースおよびコレクタの電極接続部
の外形が点線で描かれた完全な構造の平面図である。 第１２図はトランジスタ活性領域の斜視図である。 第１３図は素子の絶縁のために酸化物の代わりにサブス
トレートドーピングを使った他の実施例を示している。 第１４図は第１３図の工程のステップを示している。 図において、２１はシリコンサブストレート、２３はフ
ォトレジスト層、２５．２７．４５．４７はスロット、
３１はエッチ−レジスト、３５゜３７．３９は活性領域
、４１は酸化シリコン、１１１はエミッタ、１１２はベ
ース、１１３はコレクタを示す。 特許出願人 ロックウェル・インター ナシジナル番コーポレーション ＦＩＧ、４ ＦＩＧ、７ ＦＩＧ、９ ＦＩＧ、 ＩＱ ＦＩＧ、１ｌ ＦＩＧ、 １２
ジストが設けられたＮ型サブストレートの新園図である
。 ７第２図はレジストによって保護されていない部分のサ
ブストレートにスロットが形成された第１図の構造図で
ある。 第３図は最初の縦のスロットの組が示されたサブ・スト
レートの斜視図である。 第４図はスロットの端縁なエツチングレジスト層によっ
て部分的に保護するための角度をつけた蒸着の説明を示
す部分図である。 第５図はエツチングレジスト層が設けられた部分図であ
って、エツチングの効果によってスロットを介して下部
が切取られた縦の領域であってトランジスタの活性領域
がやがて形成される部分が示されている。 第６図は第５図の構造においてエツチングレジストが除
去されてエツチングによって空調の開けられた部分にサ
ブストレートの酸化物が充填された図である。 第７図はもとのスロットの組に対して直角に設けられた
スロットの組が示された第６図の構成の平ｍｓである。 第８図は直角方向のスロットを横切って図示されたＮ＋
トド−ングを設けるための燐イオン注入ステップが描か
れ、ている。 第９図は燐がドライブインされてホウ素の浸透または注
入が描かれた第８図の構造図である。 第１０図は第９図に続いてホウ素が両側からドライブイ
ンされてＰ領域が設けられそしてスロットがサブストレ
ートの酸化によって充填されその頂上が―われた図であ
る。 第１１図は１つのトランジスタのための１つの活性領域
のためのエミッタ、ベースおよびコレクタの電極接続部
の外形が点線で描かれた完全な構造の平面図である。 第１２図はトランジスタ活性領域の斜視図である。 第１３図は素子の絶縁のために酸化物の代わりにサブス
トレートドーピングを使った他の実施例を示している。 第１４図は第１３図の工程のステップを示している。 図において、２１はシリコンサブストレート、２３はフ
ォトレジスト層、２５．２７．４５．４７はスロット、
３１はエッチ−レジスト、３５゜３７．３９は活性領域
、４１は酸化シリコン、１１１はエミッタ、１１２はベ
ース、１１３はコレクタを示す。 特許出願人 ロックウェル・インター ナシジナル番コーポレーション ＦＩＧ、４ ＦＩＧ、７ ＦＩＧ、９ ＦＩＧ、 ＩＱ ＦＩＧ、１ｌ ＦＩＧ、 １２
Claims (11)
- （１） Ｎｌｌにドープされたサブストレートの上に
形成されたサブミクロン寸法のＰＮＰＩ！ラテラルトラ
ンジスタのアレーであって、 各トランジスタは、サブストレートに隔てて設けられた
スロットを備えており、そのスロットのうちの連択され
たものを通して近接したサブストレート内にＮ中型ドー
ピングが受入れられ、ドライブインされ、続いて反対の
スロットを介しτＰまたはＰ＋ドーピングにドライブイ
ンされ、前記スロットはフィールド酸化物によって充填
されそしてトランジスタが形成される各領域を取■み、 前記−域内の陽でて設けられたスロットの内側の前記Ｐ
＋ドーピングはエミッタとコレクタ電極領域を−えてお
り、 前記Ｎ＋トド−ングとＮ中領域の−の前記領域のＮサブ
ストレートはベース電極領域を備えており、 さらに、各Ｐ＋およびＮＵＮ電柵鯛域領域タライゼーシ
ミン接続部を設けたサブミクロン寸法のＰＮＰＩ！ラテ
ラルトランジスタのアレー。 - （２） 前記領域は−を０．４〜１マイクロメータとす
ると、実質的に５６の長さと３ｄの柵の長方形である特
許請求の範囲第１項記載のトランジスタ。 - （３） 前記領域はサブストレートからサブストレート
酸化物によって絶輪されている特許請求のＩｌ＠第１項
記載のトランジスタ。 - （４） Ｎｌ！サブストレートに形成されたサブミク
ロン寸法のＰＮＰ型ラテラルトランジスタであって、 そのトランジスタはトランジスタ領域を備え、この領域
はそのまわりで直角に関連するスロットを満たしかつそ
の領域の下に完全に横たわるサブストレート酸化−によ
ってサブストレートから絶ｍされ、 前記領域はエミッタＰ電極、ベースＮ＋およびＮ電極、
ならびにコレクタｐＨ４Ｉを備えており、前ｉａｍ域は
Ｎ＋トド−ングがドライブインされ続いてＰドーピング
がドライブインされることによって第１のスロットが酸
化物で満される前にそのスロットを介して第１の側面か
らドープされ、前記領域は前記第１の側面と反対の側か
らＮ＋トド−ングがドライブインされることによりドー
プされる、サブミクロン寸法のＰＮＰ！ラテラルトラン
ジスタ。 - （５） Ｎ＋トド−ングは前記第１の側に対して角度注
入された１１１または砒素イオンの１つによって供給さ
れそして前記第１の霧と前記反対の側とを介してホウ素
の角度注入によってＰドーピングが供給される特許請求
の範囲第４項記載のトランジスタ。 - （６） ｐＨにドープされたサブストレート上にサブ
ミクロン寸法のＰＮＰＩ！ラテラルトランジスタのアレ
ーを形成する方法であって、各トランジスタは、 トランジスタを備える活性領域の各セミ−アレーごとに
１対の境界領域に輪郭をつけるためにサブストレートを
マスクするステップと、′□、ｍｇ＊ｒ、ｊアユ８．−
８゜、□□にスロットを形成するステップと、 スロットが設けられた境界領域を介して所定の深さまで
サブストレートの活性領域を前記スロットの角を覆うた
めにエツチングレジストを角度をつけて熱着させるステ
ップと、 活性領域のセミ−アレーに沿って■陽を隔てて設けられ
た位置を除くサブストレートから、活性領域のセミ−ア
レーな分離するために充分に前記深さの下のサブストレ
ートをエツチングするステップと、 エツチングが施された部分およびスロットを充填するた
めにサブストレートを酸化するステップと、 第１のスロットに対して直交する対の第２のスロットを
設けるためにサブストレートにスロットを形成し、それ
ぞれのトランジスタのための活性領域を規定するステッ
プと、 対の直交するスロットによって規定される領域を第２の
スロットの対応する端縁を介しτＮ＋にドーピングし、
Ｎ＋トド−ングをドライブインするステップと、 各スロットの両側の端縁を介して前記最俵に述べた領域
をＰ＋にドーピングし、Ｐ＋ドーピングをドライブイン
するステップと、 サブストレートから前記活性領域を完全に絶縁するため
にサブストレートを酸化するステップと、および、 Ｐ十領域の外側およびＮ＋Ｎ領域の内側に電気的接続部
を確立するステップとを備えたサブミクロン寸法のＰＮ
Ｐ！Ｉ！ラテラルトランジスタのアレーの形成方法。 - （７） 前記スロットはイオンミリングまたは配向依存
型エツチングのいずれかによって形成される特許請求の
ＩＩＩＩ第６項記載の方法。 - （８） 前記セミ−アレーの下のサブストレートのエツ
チングは等方性エツチングを用いて行なねれる特許請求
の範囲第６項または第７項記載の方法。 - （９） Ｐ＋ドーピングは所定の角度をつけてホウ素を
注入することによって行なわれる特許請求のＩ１ｇ第６
項、第７項および第８項のいずれかに記載の方法。 - （１０） Ｐ＋ドーピングは所定の角度をつけて燐を
注入することによって行なわれる特許請求の範囲第６項
、第７項、第８項および第９項のいずれかに記載の方法
。 - （１１） Ｐ型にドープされたサブストレート上にサ
ブミクロン寸法のＰＮＰ型ラテラルトランジスタのアレ
ーを形成するための方法であって、各トランジスタは、 トランジスタが設けられる活性領域の各セミ−アレーの
ために１対の境界領域の輪郭をつけるためにサブストレ
ートをマスクするステップと、所定の８１ｃまで前記境
界領域のあるサブストレートにスロットを設けるステッ
プと、 エツチングされた部分およびスロットを充填するだめに
サブストレートを酸化するステップと、第１のスロット
に対して直交する対のスロットである第２のスロットを
設けるためにサブストレートにスロットを設け、それｆ
れのト・ランジスタのための活性領域をａｔするステッ
プと、直交する対のスロットを介して活性領域なＮドー
ピングするステップと、 各スロットの１つを介して活性領域の部分をＮ＋トド−
ングし、Ｎ＋トド−ングをドライブインするステップと
、 各スロットの両方の角を介して活性領域をＰ＋ドーピン
グするステップと、 Ｐサブストレートの下部までスロットを深めるステップ
と、 スロットを完全に充填するためにサブストレートを酸化
するステップと、および、 Ｐ中領域の外側およｔＦＮ＋Ｎ領域の内側に電気的接続
部を確立するステップとによって形成される、サブミク
ロン寸法のＰＮＰ！！ラテラルトランジスタのアレーな
形成するための方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US27948281A | 1981-07-01 | 1981-07-01 | |
| US279482 | 1981-07-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5810866A true JPS5810866A (ja) | 1983-01-21 |
Family
ID=23069165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11381682A Pending JPS5810866A (ja) | 1981-07-01 | 1982-06-29 | Ｐｎｐ型ラテラルトランジスタとその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0068073A2 (ja) |
| JP (1) | JPS5810866A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61180481A (ja) * | 1984-10-31 | 1986-08-13 | テキサス インスツルメンツ インコ−ポレイテツド | バイポーラトランジスタの製造方法 |
| JPS6373663A (ja) * | 1986-09-17 | 1988-04-04 | Sanyo Electric Co Ltd | ラテラルトランジスタ |
| JPS63302556A (ja) * | 1987-06-02 | 1988-12-09 | Nec Corp | 半導体装置の製造方法 |
| JPH06101470B2 (ja) * | 1984-02-03 | 1994-12-12 | アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド | スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3258123B2 (ja) * | 1993-03-15 | 2002-02-18 | 株式会社東芝 | 半導体装置 |
| DE10117558A1 (de) * | 2001-04-07 | 2002-10-10 | Philips Corp Intellectual Pty | Herstellung eines lateralen Bipolartransistors |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51145276A (en) * | 1975-06-10 | 1976-12-14 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5244186A (en) * | 1975-10-06 | 1977-04-06 | Hitachi Ltd | Semiconductor intergrated circuit device |
| JPS57157569A (en) * | 1981-03-02 | 1982-09-29 | Rockwell International Corp | N-p-n lateral transistor array of submicron size and method of forming same |
-
1982
- 1982-03-09 EP EP19820101871 patent/EP0068073A2/en not_active Withdrawn
- 1982-06-29 JP JP11381682A patent/JPS5810866A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51145276A (en) * | 1975-06-10 | 1976-12-14 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5244186A (en) * | 1975-10-06 | 1977-04-06 | Hitachi Ltd | Semiconductor intergrated circuit device |
| JPS57157569A (en) * | 1981-03-02 | 1982-09-29 | Rockwell International Corp | N-p-n lateral transistor array of submicron size and method of forming same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06101470B2 (ja) * | 1984-02-03 | 1994-12-12 | アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド | スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置 |
| JPS61180481A (ja) * | 1984-10-31 | 1986-08-13 | テキサス インスツルメンツ インコ−ポレイテツド | バイポーラトランジスタの製造方法 |
| JPH0523495B2 (ja) * | 1984-10-31 | 1993-04-02 | Texas Instruments Inc | |
| JPS6373663A (ja) * | 1986-09-17 | 1988-04-04 | Sanyo Electric Co Ltd | ラテラルトランジスタ |
| JPS63302556A (ja) * | 1987-06-02 | 1988-12-09 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0068073A2 (en) | 1983-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437226A (en) | Process for producing NPN type lateral transistor with minimal substrate operation interference | |
| US4580331A (en) | PNP-type lateral transistor with minimal substrate operation interference and method for producing same | |
| US4419150A (en) | Method of forming lateral bipolar transistors | |
| US5027184A (en) | NPN type lateral transistor with minimal substrate operation interference | |
| US4522682A (en) | Method for producing PNP type lateral transistor separated from substrate by O.D.E. for minimal interference therefrom | |
| EP0683521B1 (en) | Power integrated circuit ("PIC") structure, and manufacturing process thereof | |
| US4466180A (en) | Method of manufacturing punch through voltage regulator diodes utilizing shaping and selective doping | |
| JPS6228577B2 (ja) | ||
| EP0059264A1 (en) | NPN Type lateral transistor with minimal substrate operation interference and method for producing same | |
| JPS6156874B2 (ja) | ||
| JPS5810866A (ja) | Ｐｎｐ型ラテラルトランジスタとその製造方法 | |
| US4639757A (en) | Power transistor structure having an emitter ballast resistance | |
| US4485551A (en) | NPN Type lateral transistor separated from substrate by O.D.E. for minimal interference therefrom and method for producing same | |
| JP3074708B2 (ja) | 高出力用集積回路のための半導体構造 | |
| JP3015781B2 (ja) | 半導体素子のインダクタ製造方法 | |
| US4611387A (en) | Process for producing NPN type lateral transistors | |
| JP3644438B2 (ja) | 半導体装置及びその製造方法 | |
| US4584762A (en) | Lateral transistor separated from substrate by intersecting slots filled with substrate oxide for minimal interference therefrom and method for producing same | |
| JPH0783113B2 (ja) | 半導体装置 | |
| US4435899A (en) | Method of producing lateral transistor separated from substrate by intersecting slots filled with substrate oxide | |
| EP0068070A1 (en) | Complementary NPN and PNP lateral transistors separated from substrate by slots filled with substrate oxide for minimal interference therefrom and method for producing same | |
| JPS6323335A (ja) | 半導体装置及びその製造方法 | |
| EP0069191A1 (en) | Complementary NPN and PNP lateral transistors separated from substrate by intersecting slots filled with substrate oxide for minimal interference therefrom and method for producing same | |
| EP0059796A1 (en) | NPN lateral transistor isolated from a substrate by orientation-dependent etching, and method of making it | |
| EP0068072A2 (en) | Lateral PNP transistor and method |