JPS58106950U - 半導体装置のパツケ−ジ - Google Patents

半導体装置のパツケ−ジ

Info

Publication number
JPS58106950U
JPS58106950U JP383882U JP383882U JPS58106950U JP S58106950 U JPS58106950 U JP S58106950U JP 383882 U JP383882 U JP 383882U JP 383882 U JP383882 U JP 383882U JP S58106950 U JPS58106950 U JP S58106950U
Authority
JP
Japan
Prior art keywords
package
semiconductor device
test pad
conductive
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP383882U
Other languages
English (en)
Inventor
柳沢　守
泰正 若杉
昭広 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP383882U priority Critical patent/JPS58106950U/ja
Publication of JPS58106950U publication Critical patent/JPS58106950U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図、第２図は従来の半導体装置のパッケージの平面
図、およびその断面図、第３図は本考案の半導体装置の
パッケージの斜視図、第４図は本考案の半導体装置のパ
ッケージの他の実施例を示す斜視図である。 図において１はステージ、２は半導体チップ、３はイン
ナーリード線、４はワイヤー、５．１１は外部リード線
、６は導体層、７はシールパターン、８はキャップ、１
２はセラミック基板、１３は貫通孔、１４．１５は検査
用パッド、１６は研磨面を示す。

Claims (1)

  1. 【実用新案登録請求の範囲】 ｛１｝所定パターンの導体層が形成されたセラミック基
    板が積層焼成された半導体装置のパッケージにおいて、
    前記パッケージの上面または側面に導電性の検査用バッ
    トが設けられ、前記検査用パッドが前記導体層を介して
    外部リード線と接続されていることを特徴とする半導体
    装置のパッケージ。 （２）前記パッケージの上面に設けた導電性の検査用パ
    ッドが、パッケージを形成するセラミック基板に貫通孔
    を介して、導電性材料によって外部リード線と接続され
    ていることを特徴とする実用新案登録請求の範囲第（１
    ）項に記載の半導体装置のパッケージ。〜 （３）前記パッケージの側面に設けた導電性の検査用パ
    ッドが、パッケージを形成するセラミック基板の導体層
    をメッキする際に用いたメッキ用パッドの研磨により形
    成されていることを特徴とする実用新案登録請求の範囲
    第（１》項に記栽の半導体装置。
JP383882U 1982-01-13 1982-01-13 半導体装置のパツケ−ジ Pending JPS58106950U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP383882U JPS58106950U (ja) 1982-01-13 1982-01-13 半導体装置のパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP383882U JPS58106950U (ja) 1982-01-13 1982-01-13 半導体装置のパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS58106950U true JPS58106950U (ja) 1983-07-21

Family

ID=30016725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP383882U Pending JPS58106950U (ja) 1982-01-13 1982-01-13 半導体装置のパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS58106950U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106854A (ja) * 1981-12-18 1983-06-25 Nec Corp 集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106854A (ja) * 1981-12-18 1983-06-25 Nec Corp 集積回路

Similar Documents

Publication Publication Date Title
JPS5827935U (ja) 混成集積回路装置
JPS58106950U (ja) 半導体装置のパツケ−ジ
JPS60163751U (ja) 半導体装置
JPS6059561U (ja) 半導体装置
JPS6035569U (ja) チップキャリアのバンプ接続構造
JPS6094836U (ja) 半導体装置
JPS6192064U (ja)
JPS6142847U (ja) 半導体装置用パツケ−ジ
JPS594636U (ja) 半導体装置
JPS6013737U (ja) 半導体集積回路装置
JPS58109254U (ja) フエ−スダウン接続形チツプ用チツプキヤリヤ−
JPS58184840U (ja) 半導体装置
JPS60931U (ja) 半導体装置
JPS6096831U (ja) 半導体チツプ
JPS60111064U (ja) ハイブリツドｉｃ用回路基板
JPS6094835U (ja) 半導体装置
JPS5998649U (ja) チツプキヤリア
JPS592146U (ja) 電子部品パツケ−ジ
JPS58147278U (ja) 混成集積回路装置
JPS59107139U (ja) 回路基板のｉｃチップ実装構造
JPS6045442U (ja) リ−ドレスチツプキヤリア
JPS58118769U (ja) 印刷配線板
JPS60144252U (ja) 半導体装置
JPS611856U (ja) 光学読み取り装置
JPS6081664U (ja) 集積回路パツケ−ジ