JPH1198145A - Atm通信装置及びその制御方法 - Google Patents
Atm通信装置及びその制御方法Info
- Publication number
- JPH1198145A JPH1198145A JP25346997A JP25346997A JPH1198145A JP H1198145 A JPH1198145 A JP H1198145A JP 25346997 A JP25346997 A JP 25346997A JP 25346997 A JP25346997 A JP 25346997A JP H1198145 A JPH1198145 A JP H1198145A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- management table
- information
- vci
- vpi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
ついて、効率よく性能低下を防止可能とした管理手段を
有するATM通信装置。 【解決手段】 プロセッサ21とコネクション管理テー
ブル32との間にインタフェース回路33を配備し、テ
ーブルのデータからアドレスを探索する際には、インタ
フェース回路に探索データを設定し、インタフェース回
路が自律的にコネクション管理テーブル内のデータ読み
込みと比較を順次行い、その結果をプロセッサ側に出力
する。
Description
(Asynchronous Transfer Mode 以下、ATMとい
う)通信装置及びその制御方法に係り、特に、固定長の
セルの処理や転送を行うようにコネクション管理されて
いるATM通信装置及びその制御方法に関する。
理及びその制御方法に関する従来技術として、コネクシ
ョン管理のためのコネクション管理テーブルを、入力セ
ルと出力セルとの情報を直接対応づけて構成する方法が
考えられる。この方法は、例えば、コネクション管理テ
ーブルを、入力ハイウェイ、VPI(Virtual Path I
dentifier)、VCI(Virtual Channel Identifier)
をアドレスとし、出力ハイウエイ、VPI、VCIをデ
ータとして対応づけた汎用のメモリにより構成し、この
コネクション管理テーブルの制御をプロセッサにより直
接行うという方法である。
ネクションの管理を、入力セルと出力セルの情報を直接
対応づけて行っているため、以下に説明するような問題
点を有している。
VPIは最大12ビット、VCIは16ビットである。
このとき、セルの入力情報としてVPIだけが必要な場
合、すなわち、VCIには出力に関するなんらの情報も
含まれていない場合、1ハイウェイ当たりのコネクショ
ン数は、最大212=4096であり、この場合、コネク
ション管理テーブルの深さも同一の値になる。しかし、
セルの入力情報としてVPI、VCI共に使用する場
合、1ハイウェイ当たりの最大コネクション数は、228
≒268×106 となってしまう。そして、通常ATM
通信装置1装置当たりの収容ハイウェイ数は数〜数10
であるから、前述の従来技術は、前記最大コネクション
数にハイウェイ数を乗じた深さ容量をもつメモリを備え
なければならないことになり、これをハードウェアで構
成すると、その規模が非常に大きいものになってしまう
という問題点を有している。
する場合、出力側の情報(ハイウェイ、VPI、VC
I)として同一のものが既に設定されていて、入力側の
情報が異なっている場合(コネクションが合流する形)
は、上位制御装置に対して、そのコネクション設定を可
能とする場合と、応答する場合とが生じる。従って、出
力側の情報が既にコネクションとして使用されているか
否か、すなわち、出力側の情報に対応する入力側の情報
が存在しているか否かを探索する必要が生じる。
れているアドレスを探索することになるので、前述のよ
うにコネクション管理テーブルを構成した従来技術は、
最悪の場合、VPIとVCIとの組み合わせの最大数
(228≒268×106)に対してデータ検索を行わなけ
ればならないことになる。
ーブルとの接続が、通常のプロセッサとメモリとを接続
すると同様に構成した場合、プロセッサは、コネクショ
ン管理テーブルのデータを1つ1つ読み出して、探索対
象データと比較しなければならず、また、プロセッサが
ソフトウェアで動作するため、テーブルの深さが深いと
時間がかかり、装置の性能低下につながってしまう。
索することのできる用途のためのメモリとして、CAM
(連想メモリ:Content-Addressable Memory)が存在
しているが、大容量のものはまだなく、制御手段が複雑
である等の問題がある。
点を解決し、入力セルと出力セルとの情報を対応付ける
コネクション管理テーブルの大きさを小さくすることを
可能にし、また、プロセッサの負荷を軽くすると共に、
アドレス探索を容易に行うことを可能とたATM通信装
置及びその制御方法を提供することにある。
ような考察に基づいて成されたものであり、以下、これ
について説明する。
してVCI、VPIの両者を用いる場合、1ハイウェイ
当りのコネクションの最大数は228≒268×106 と
なるが、前記ATM通信装置の場合、実際に最大数(全
ての組み合わせ)が使用されるわけではなく、1ハイウ
ェイ当たりのコネクション数は実運用上、多くても10
4 程度である。コネクション管理テーブルは、コネクシ
ョンに関する情報が格納されると考えれば、コネクショ
ン管理テーブルの深さは、[1ハイウェイ当たりの最大
コネクション数×ハイウェイ数]だけあればよいことに
なる。
最大コネクション数の各コネクションを識別可能とする
一意の値を各コネクションに割り当て、この一意の値を
コネクション識別子とし、コネクション識別子とコネク
ション情報を対応づける手段として、コネクション識別
子をアドレス、コネクション情報をデータとしたメモリ
で構成されたコネクション管理テーブルを具備すること
とした。
ブルの深さを入力セル情報ではなくコネクション識別子
の数で決めることができ、深さを浅くすることができる
ため、ハードウェアの規模を削減することができる。ま
た、先に説明したコネクションの新規登録時のように、
コネクション情報からコネクション識別子を探索する場
合、コネクション識別子の最大数が最大コネクション数
とされているので、探索時の処理量を少なくして、ソフ
トウェアの負担を軽くすることができ、装置の性能の低
下を防止することができる。本発明は、さらにソフトウ
ェアの負担を減らすため、前述した検索の処理をプロセ
ッサの介在を必要とせずに、ハードウェアで行うように
している。
ブルからのデータの読み出し、及び、指定された値のと
比較の処理の繰り返しであるから、本発明は、プロセッ
サバスとコネクション管理テーブルとの間に、コネクシ
ョン管理テーブルに印加する信号を制御できるようなハ
ードウェアで動作できるインタフェース回路を配備し、
検索したい値をインタフェース回路に登録したあとで、
コネクション管理テーブルからのデータの読み出しと比
較動作、及び、その繰り返しをインタフェース回路に負
担させるように構成した。本発明は、これにより、さら
なるソフトウェアの負担を低減することができ、かつ、
探索を高速化させることができ、ATM通信装置の性能
低下を防止し処理の高速化を図ることができる。
置及びその制御方法の実施形態を図面により詳細に説明
する。
信装置の構成を示すブロック図、図2は監視制御部の構
成を示すブロック図である。図1、図2において、10
はATM通信装置、11はインタフェース部、12はセ
ルスイッチ部、13はクロック供給部、14は監視制御
部、15は上位監視制御装置、16は伝送路(ハイウェ
イ)、17はクロック分配線、18は監視制御信号線、
21はプロセッサ、22はメモリ、23は専用ハードウ
ェア、24はプロセッサバスである。
10は、図1に示すように、インタフェース部11と、
セルスイッチ部12と、クロック供給部13と、監視制
御部14とが、クロック分配線17、監視制御信号線1
8により相互に接続されて構成されている。
フェース部11は、セルが転送される伝送路(ハイウェ
イ)16を収容しており、入力ハイウェイからのセルの
速度変換やフォーマット変換等を行い、そのセルをセル
スイッチ部12へ転送する機能と、逆に、セルスイッチ
部12からセルを受信し、セルの速度変換やフォーマッ
ト変換等を行って、そのセルを出力ハイウェイへ出力す
る機能を持つ。ATM通信装置10は、通常インタフェ
ース部11を複数具備することができ、従って、セルが
転送されてくる入力ハイウェイを複数収容し、かつ、複
数の出力ハイウェイを収容することができる。
るコネクション情報によって、セルを希望の出力先へ転
送する機能を持つ。クロック生成部13は、装置内部の
各ブロックでの動作の基準となるクロックを生成し、各
ブロックへクロックを分配する機能をもつ。また、監視
制御部14は、装置内部の各ブロックの状態の監視や、
情報の設定を行い、さらに、ATM通信装置の全体の制
御を行う外部制御装置としての上位監視制御装置15と
のインタフェース機能をも有する。
ロセッサ21と、メモリ22と、専用ハードウェア23
とがプロセッサバス24により相互に接続されて構成さ
れている。そして、プロセッサ21は、プログラムによ
って動作し、メモリ22や、専用ハードウェア23等の
動作制御を行うことによって、先に述べた装置内部の各
ブロックの状態の監視や、情報の設定、ATM通信装置
10の全体の制御を行う上位監視制御装置15とのイン
タフェース機能を実現している。メモリ22は、プロセ
ッサ21の動作に必要なプログラムや各種データを格納
している。専用ハードウェア23は、LSI等で構成さ
れ、ある機能専用に動作するハードウェアであり、装置
内の他ブロックとのインタフェースや、上位監視制御装
置15とのインタフェース機能を有する。
で、本発明が適用されたコネクション管理機能について
説明する。
すブロック図、図4はインタフェース回路の構成例を示
すブロック図、図5はコネクションの概念を説明する
図、図6はコネクション識別子の構成例を説明する図、
図7はコネクション情報の構成例を説明する図、図8は
コネクション管理テーブルの構成例を示す図、図9はイ
ンタフェース回路内に設けられるデータ比較回路の構成
例を示すブロック図、図10はコネクション識別子探索
の処理動作を説明するフローチャートである。図3、図
4、図9において、32はコネクション管理テーブル、
33はインタフェース回路、34はコネクション管理テ
ーブルデータバス、35はコネクション管理テーブルア
ドレスバス、37はプロセッサアドレスバス、38はプ
ロセッサデータバス、41はセレクタ、42はアドレス
生成カウンタ、43、44はデータレジスタ、45はデ
ータ比較回路、46はアドレスレジスタ、47は探索終
了判定回路、48はマスクレジスタ、96はEX−NO
R回路、97は論理積回路である。
32は、図2に示すメモリ22内に作成されているもの
で、ここでは、コネクション情報という特定のデータの
管理に使用されるものだけを示している。メモリ22
は、特殊な動作が必要なメモリではなく、スタティック
RAM等の汎用的な読み書き可能なメモリであればどの
ようなものであってもよい。
1とコネクション管理テーブル32との間に位置し、コ
ネクション管理テーブル32に印加される信号を制御す
る機能を持つ。通常、メモリとプロセッサとは、プロセ
ッサから出力されるバスで直接接続されるが、本発明の
一実施形態では、図3に示すようにコネクション管理テ
ーブル32とプロセッサ21との間にインタフェース回
路33を配置し、コネクション管理テーブルに印加され
る信号をインタフェース回路33から出力し、コネクシ
ョン管理テーブル32を制御するようにしている。な
お、図2に示す専用ハードウェア23は、本発明の動作
には直接の関係はないので、図3では省略して示してい
ない。
述するが、図4に示すように、アドレス生成回路42か
らのアドレス、プロセッサ21からのアドレスバス37
上のアドレスの一方のアドレス(コネクション識別子)
を選択するセレクタ41と、コネクション管理テーブル
32に対するアドレス(コネクション識別子)を順次生
成するアドレス生成カウンタ42と、コネクション情報
をコネクション管理テーブル32から探索する場合に、
その探索対象コネクション情報がプロセッサ21から設
定されるデータレジスタA43と、コネクション管理テ
ーブル32を探索して得たコネクション情報が格納され
るデータレジスタB44と、データレジスタA43、B
44の内容を比較するデータ比較回路45と、この比較
が一致である場合に、そのときのアドレス生成カウンタ
42のアドレスを格納するアドレスレジスタ46と、探
索の終了を検出する探索終了判定回路47と、データ比
較回路45における比較対象ビットを制限する情報が格
納されるマスクレジスタ48とを備えて構成される。
成方法について説明するため、まずコネクション識別子
とコネクション情報の意味について、図5に示す本発明
におけるコネクションの概念図を参照して説明する。
ら入力された、あるVPI、VCIを持つセルが、どこ
の出力ハイウェイに転送され、VPI、VCIの値がど
うなるかの関係を表すものであり、接続元(入力側)のハ
イウェイ番号、VPI、VCIと接続先(出力側)のハイ
ウェイ番号、VPI、VCIとの対応付けとして表すこ
とができる。
おけるこのコネクションを、コネクション識別子という
単位で管理する。コネクションが設定されている場合、
コネクション識別子と入力(接続元)セル情報(ハイウェ
イ番号、VPI、VCI)及び出力(接続先)セル情報(ハ
イウェイ番号、VPI、VCI)とが1対1に対応す
る。図5に示す例の1つは、入力セル情報としてのハイ
ウェイ番号=1、VPI=1、VCI=1が出力セル情
報としてのハイウェイ番号=1、VPI=1、VCI=
1がコネクション識別子1として対応付けられることに
なる。ここでは、詳細を説明しないが、図5に示す他の
コネクションは、識別子5、識別子30として入出力の
セル情報が対応付けられている。そして、本発明の実施
形態では、コネクションの管理を、コネクション識別子
にコネクション情報を関連づける形で、コネクション管
理テーブルに格納して管理する。
ように、コネクション識別子は、接続元のハイウェイ番
号62とハイウェイ単位のコネクション識別子63と予
備情報61とから構成される。接続元ハイウェイ番号6
2のビット数Mは、ATM通信装置に収容されているハ
イウェイ数で決まり、ハイウェイ数をXとすると、M≧
log2Xとすればよい。また、ハイウェイ単位のコネクシ
ョン識別子63のビット数Nは、ATM通信装置の1ハ
イウェイ当たりの最大コネクション数で決まり、この数
をYとすると、N≧log2Yとすればよい。さらに、Lビ
ットの予備情報61は、コネクション管理に必要な任意
の値に設定することができる。
うに、コネクション情報は、接続元のVPI73及びV
CI74とコネクション使用状態表示ビット71と予備
情報72とから構成される。VPI73、VCI74は
周知の通りそれぞれ12ビット、16ビットである。コ
ネクション使用状態表示ビット71は、そのデータに対
応するコネクション識別子が使用中であるか否かを示す
エリアである。このビットに“1”が設定されている場
合、そのコネクション識別子はコネクション設定に用い
られていないことを示す。また、Nビットの予備情報7
2は、コネクション管理に必要な任意の値に設定するこ
とができる。なお、図7に示すコネクション情報は、接
続元に関するものとして説明したが、接続先に関するコ
ネクション情報も同様に構成される図8に示すコネクシ
ョン管理テーブル32の構成例は、図5に示したコネク
ション形態において、接続元のコネクション情報とコネ
クション識別子との関係を格納した場合の構成を示して
いる。そして、本発明の実施形態においては、図示して
いないが、接続先のコネクション情報とコネクション識
別子との関係を格納したコネクション管理テーブルがも
う1枚備えられる。この場合、1つのコネクションに係
る接続元、接続先のコネクション情報に対して同一のハ
イウェイ単位のコネクション識別子が付与される。な
お、図8ではコネクション識別子中に存在する予備情報
及びコネクション情報中に存在する予備情報については
図示を省略している。また、データは説明の都合上16
進により表記している。
説明したように汎用のメモリで構成することができる。
そして、テーブル自体は、アドレスをコネクション識別
子に対応させ、データをコネクション情報に対応させて
構成される。
の状態における初期状態時、コネクションは全て未設定
であるので、コネクション管理テーブル中のコネクショ
ン情報のコネクション使用状態表示ビットの全てに
“1”を立てる初期化を行っておく。次にコネクション
設定時に、未使用のコネクション識別子を探索し(この
方法については後に説明する)、得られたコネクション
識別子の位置に、コネクション情報として接続元のVP
I、VCIを登録し、コネクション使用状態表示ビット
を“0”にし、該当のコネクション識別子が使用中であ
ることを設定する。
イ番号は、メモリのアドレスが0からはじまる関係で、
実際のハイウェイ番号−1をコネクション識別子中のハ
イウェイ番号としている。
路33を介してコネクション管理テーブル32をアクセ
スする場合の動作を説明する。まず、第1の例として、
コネクション識別子をキーとしてコネクション情報を得
る場合の動作を、図3、図44を参照して説明する。
のアドレスがコネクション識別子であり、コネクション
情報は、コネクション管理テーブル32のデータとして
格納されているので、コネクション管理テーブルへのア
クセスは、通常のメモリへのアクセス、すなわち、アド
レスを入力してデータを入出力するという方法で行えば
よいことになる。従って、この場合、インタフェース回
路33において、コネクション管理テーブルのアドレス
を選択するセレクタ41を、プロセッサ側からのアドレ
スを選択するように切り替えておき、プロセッサが直接
コネクション管理テーブルにアクセスできるようにして
おけばよい。
をキーとしてコネクション識別子を得る場合の動作を、
図3、図4及び図10を参照して説明する。
ン管理テーブル32のデータとして格納されており、コ
ネクション識別子はコネクション管理テーブル32のア
ドレスに相当するので、コネクション管理テーブルのデ
ータからアドレスを得る必要がある。従って、通常のメ
モリアクセスではこの操作はできず、コネクション管理
テーブルのデータを順次読み出し、キーとなるデータと
比較照合していきながらアドレスを探索する必要があ
る。
り説明する。
るデータ、すなわち、探索対象コネクション情報をデー
タバス38を通じてインタフェース回路33に登録す
る。この情報は、インタフェース回路内のデータレジス
タA43に格納される(ステップS1)。
終ると、プロセッサ21はインタフェース回路33に対
して検索開始要求命令36を発行する(ステップS
2)。
令を受け取るとセレクタ41を切り替え、コネクション
管理テーブル32へのアドレス信号をプロセッサから切
り離し、回路内部のアドレスカウンタ42にアドレスを
生成させる。このアドレスカウンタ42の生成値は、コ
ネクション管理テーブル32へのアドレスとして出力さ
れ、コネクション管理テーブル32のデータ、すなわ
ち、コネクション情報を読み込む。読み込まれたデータ
はデータレジスタB44に格納される。そして、データ
レジスタAとデータレジスタBの値が比較回路45によ
って比較照合される(ステップS3)。
チェックし、一致であった場合、そのときのアドレス生
成カウンタ42の値をアドレスレジスタ46に保持す
る。このアドレスレジスタ46は、プロセッサ側のデー
タバスに接続されているので、プロセッサ21からの読
み出しが可能である(ステップS5)。
ステップS4で比較照合の結果が不一致であると判定さ
れた場合、探索終了判定回路47において、探索が終了
であるか否かの判定が行われ、探索終了でない場合、+
1ずつ増加するカウンタであるアドレスカウンタ42に
+1を行わせてステップS3からの処理を繰り返し実行
する(ステップS6、S7)。
た場合、プロセッサに対し探索終了信号を出力し、セレ
クタ41を元に戻し、プロセッサ側からのアドレスバス
とコネクション管理テーブルのアドレスとを接続して処
理を終了する(ステップS8)。
に、比較すべきデータの各ビットが入出力されビット毎
の比較を行う複数のEX−NOR回路96と、EX−N
OR出力ビット94とマスクレジスタ48からの出力ビ
ットとの論理和出力95の全ての論理積を行い一致出力
98を発する論理積回路97とにより構成される。
スタに格納されている情報の全てのビットを比較対象と
するのではなく、比較対象を任意のビットに限定するこ
とができると便利である。例えば、コネクション識別子
の探索において、コネクション情報の比較対象をVPI
だけに限定することができれば、VCIの値に関係せず
同じVPI値をもつコネクション識別子を探索すること
ができる。
たい場合、コネクション情報の比較対象をコネクション
使用状態表示ビットだけに限定すれば、未使用のコネク
ション識別子を探索することができる。
クレジスタ48であり、マスクレジスタに“1”が設定
されたビットは、比較対象から外される。この動作につ
いて説明すると、図9において、データレジスタA43
とデータレジスタB44の比較結果は、EX−NOR回
路96の全ての論理積として表されるが、マスクレジス
タ48に“1”がセットされているビットは、マスクレ
ジスタの出力と前記EX−NOR回路96の出力94が
論理和されている関係でこの出力95が“1”となり、
一致、不一致にかかわらず該当のビットは一致している
ものとみなされるので、比較対象から除外されることに
なる。
らコネクション識別子を得る例を、実際の運用に適用し
た場合の例について説明する。
ョンの読み出しを行おうとする場合であり、既に設定さ
れているコネクションのコネクション情報からコネクシ
ョン識別子を得る前述の処理が行われる。この場合の探
索条件は、指定したコネクション情報のみの一致検出で
あり、探索終了条件は、一致検出時またはコネクション
管理テーブルの最後までの探索終了時となる。コネクシ
ョン管理テーブルの最後まで探索したことを検出するた
めに、最終アドレスを、探索終了条件判定回路に登録し
ておけばよい。一致が検出されなかった場合、探索設定
したコネクション情報に対応するコネクション識別子が
存在しないことを意味するので、それはそのコネクショ
ン情報がコネクションとして未設定であることを示す。
ネクションを設定しようとする場合であり、従来技術の
欄で説明したように、出力側の情報が既にコネクション
として使用されているか否か、すなわち、出力側の情報
に対応する入力側の情報が存在しているか否かを探索す
る必要がある。この場合、設定されているか否か定かで
ないコネクション情報からコネクション識別子を得る前
述の処理を行うことになるが、コネクション管理テーブ
ルへの登録がなされていない場合のことを考慮し、未使
用コネクションのコネクション識別子を同時に探索する
ことができれば便利である。従って、この場合の探索条
件は、指定したコネクション情報の一致、または、未使
用コネクション情報の一致検出となり、探索終了条件
は、一致検出時またはコネクション管理テーブルの最後
までの探索の終了時となる。
しているコネクション情報が未使用であることが明らか
な場合には、探索条件を未使用コネクションの一致検出
だけに限定してもよい。
なっている。この方法を実現するには、図4においてデ
ータレジスタAと比較回路とを複数用意し、データレジ
スタBとの比較を2情報同時に行うようにすればよい。
回路33を介してコネクション管理テーブル32をアク
セスする場合の動作は、コネクション管理テーブル32
内のコネクション情報が接続元のコネクション情報であ
るか、接続先のコネクション情報であるかを特定するこ
となく説明したが、どちらの場合にも全く同様にアクセ
スすることができる。
な接続元のコネクション情報を持つコネクション管理テ
ーブル、接続先のコネクション情報を持つコネクション
管理テーブルに対するアクセスを行うことにより、コネ
クションの設定、解除等の制御を実行することができ
る。
クション管理テーブル内の大きさを従来技術に比較して
小さくすることができ、かつ、VPI、VCIの両者が
有効な値を持つようなコネクションが存在する場合にお
いて、ATM通信装置の性能を低下させることなくコネ
クション管理の効率化を図ることができる。
PI、VCIの両者が有効な値を持つようなコネクショ
ンが存在する場合において、ATM通信装置の性能を低
下させることなくコネクション管理の効率化を図ること
ができる。
成を示すブロック図である。
ック図である。
図である。
である。
る。
る。
ある。
回路の構成例を示すブロック図である。
るフローチャートである。
Claims (5)
- 【請求項1】 セルが転送される伝送路を複数収容し、
非同期転送モードで固定長のセルの処理を行い、入力さ
れたセルのVPI及びVCIを任意の値に変換し、任意
の伝送路に出力するATM通信装置において、入力セル
から出力セルへの前記VPI、VCI、伝送路の変換関
係を示すコネクションを一意の値を持つコネクション識
別子に対応付け、コネクション識別子と入力セルから出
力セルへ変換するためのコネクション情報を関連付ける
ための手段として、コネクション識別子をアドレス、コ
ネクション情報をデータに対応させた汎用のメモリで構
成されたコネクション管理テーブルと、該コネクション
管理テーブルの制御手段として、プロセッサバスとコネ
クション管理テーブルとの間にハードウェアで構成され
たインタフェース回路とを備え、該インタフェース回路
は、プロセッサの介在なしに、前記コネクション情報か
らコネクション識別子を探索することを特徴とするAT
M通信装置。 - 【請求項2】 前記インタフェース回路は、アドレスと
してのコネクション識別子を順次生成するアドレスカウ
ンタと、該アドレスカウンタの値によりコネクション管
理テーブルから読み出されたコネクション情報及び探索
すべきコネクション識別子に対応するコネクション情報
を比較する比較回路とを備え、該比較回路がコネクショ
ン情報の一致を検出したときの前記アドレスカウンタの
値をコネクション識別子として出力することを特徴とす
る請求項1記載のATM通信装置。 - 【請求項3】 前記コネクション管理テーブルは、1伝
送路当りの最大コネクション数×伝送路数の深さを持つ
ことを特徴とする請求項または2記載のATM通信装
置。 - 【請求項4】 前記コネクション管理テーブルは、コネ
クション情報として、接続元のVPI、VCIを持つテ
ーブルと、接続先のVPI、VCIを持つテーブルとに
よる2枚のテーブルにより構成されることを特徴とする
請求項1、2または3記載のATM通信装置。 - 【請求項5】 セルが転送される伝送路を複数収容し、
非同期転送モードで固定長のセルの処理を行い、入力さ
れたセルのVPI及びVCIを任意の値に変換し、任意
の伝送路に出力するATM通信装置の制御方法におい
て、入力セルから出力セルへの前記VPI、VCI、伝
送路の変換関係を示すコネクションを一意の値を持つコ
ネクション識別子に対応付けて管理し、前記コネクショ
ン識別子とコネクション情報を取得し、あるいは、前記
コネクション情報からコネクション識別子を探索するこ
とにより、前記入力されたセルのVPI及びVCIを任
意の値に変換して任意の伝送路に出力する制御を行うこ
とを特徴とするATM通信装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25346997A JPH1198145A (ja) | 1997-09-18 | 1997-09-18 | Atm通信装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25346997A JPH1198145A (ja) | 1997-09-18 | 1997-09-18 | Atm通信装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1198145A true JPH1198145A (ja) | 1999-04-09 |
Family
ID=17251827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25346997A Pending JPH1198145A (ja) | 1997-09-18 | 1997-09-18 | Atm通信装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1198145A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116405A (ja) * | 2005-10-20 | 2007-05-10 | Alaxala Networks Corp | 異常トラヒックの検出方法およびパケット中継装置 |
-
1997
- 1997-09-18 JP JP25346997A patent/JPH1198145A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116405A (ja) * | 2005-10-20 | 2007-05-10 | Alaxala Networks Corp | 異常トラヒックの検出方法およびパケット中継装置 |
JP4512196B2 (ja) * | 2005-10-20 | 2010-07-28 | アラクサラネットワークス株式会社 | 異常トラヒックの検出方法およびパケット中継装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5123101A (en) | Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss | |
US5684974A (en) | Method and apparatus for controlling reconfiguration of storage-device memory areas | |
JP2003241900A (ja) | ストレージエリアネットワークシステムのアクセス制御方法およびストレージエリアネットワークシステムならびにネットワークスイッチ | |
JPH11272676A (ja) | 分割検索方法及び装置 | |
US7035995B2 (en) | Method and apparatus for performing a high speed binary search in time critical environments | |
JPH1198145A (ja) | Atm通信装置及びその制御方法 | |
JP3453761B2 (ja) | アドレス変換方式 | |
CA2064957A1 (en) | Method and apparatus for performing pattern search functions | |
JP2746089B2 (ja) | ネットワークインタフェース選択システム | |
JP3704469B2 (ja) | Ioポート接続方式 | |
KR100335388B1 (ko) | 에이티엠 셀의 채널연결정보를 검색하기 위한 방법 및 장치 | |
KR100232493B1 (ko) | 비동기 전송 모드 통신에 있어서 디스크립터 링크 처리 방법 | |
JPS5985561A (ja) | フアイル制御装置 | |
US8213428B2 (en) | Methods and apparatus for indexing memory of a network processor | |
JP3073460B2 (ja) | プログラマブルatmアダプタ | |
JPS6279544A (ja) | メモリ応答方式 | |
JPH0927815A (ja) | ヘッダ変換方式 | |
KR100431194B1 (ko) | 개방형 에이티엠 교환기에서 미디어 게이트웨이 논리포트아이디 구조 및 그 구성방법 | |
JP2830802B2 (ja) | Atmクロスコネクト装置 | |
JPH08102743A (ja) | スイッチング装置および方法 | |
JP2000200210A (ja) | メモリ管理装置 | |
JP3050310B2 (ja) | Vp切替制御回路 | |
US5953343A (en) | Digital information transfer system and method | |
JPH0730577A (ja) | ネットワークのモジュラー型集線装置 | |
JPH0379136A (ja) | 通信システムのノードアドレス管理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |