JPH08102743A

JPH08102743A - スイッチング装置および方法

Info

Publication number: JPH08102743A
Application number: JP23822794A
Authority: JP
Inventors: Tetsuo Ogawa; 哲男小川
Original assignee: Kawasaki Steel Corp
Current assignee: JFE Steel Corp
Priority date: 1994-09-30
Filing date: 1994-09-30
Publication date: 1996-04-16

Abstract

(57)【要約】【目的】収容できる端末の数が多く、スイッチング時
間の短いＡＴＭ網を実現するためのＡＴＭスイッチング
装置及び方法を提供すること。【構成】送信先のＡＴＭ回線をＤＡに対応づけて格納
し、受信したＡＴＭセルがＢＯＭ又はＳＳＮの場合にＤ
Ａを用いて送信先の回線を検索し、送信先の回線で使用
されていないＭＩＤを選択し、送信先の回線及び選択し
たＭＩＤデータを、受信した回線、ＶＰＩ、ＶＣＩ、お
よびＭＩＤに対応づけて格納し、受信セルのＭＩＤを選
択したＭＩＤに変更して送信先の回線に転送する。受信
したセルがＣＯＭ又はＥＯＭの場合は受信セルのＶＰ
Ｉ、ＶＣＩ、およびＭＩＤと同一のＶＰＩ、ＶＣＩ、お
よびＭＩＤを検索し、受信セルのＭＩＤを検索したＶＰ
Ｉ、ＶＣＩ、およびＭＩＤに対応づけられたＭＩＤに変
更し、検索したＶＰＩ、ＶＣＩ、およびＭＩＤに対応づ
けられた送信先の回線に転送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭのスイッチング
装置およびスイッチング方法に関する。特に本発明は、
アドレスプロセッサを用いて高速にデータ転送を行う、
ＡＴＭセルのスイッチング装置およびスイッチング方法
に関する。

【０００２】

【従来の技術】図１を用いて、ＡＴＭセルのデータ構成
を説明する。図１（Ａ）に示すように、ＡＴＭセルは５
オクテットのセルヘッダおよび４８オクテットの情報フ
ィールドにより構成される。ＡＴＭは、ユーザ・ネット
ワーク間およびネットワーク・ネットワーク間で用いら
れる。ユーザおよびネットワークの間で用いられるＵＮ
Ｉ（User Network Interface）と、ネットワーク間で用
いられるＮＮＩ（Network Network Interface ）とで
は、セルヘッダの構成が異なる。それぞれのセルヘッダ
の構成を図１（Ｂ）および（Ｃ）に示す。

【０００３】図１（Ｂ）および（Ｃ）において、ＶＰＩ
はバーチャルパス識別、ＶＣＩは、バーチャルチャネル
識別である。ＶＰＩおよびＶＣＩにより、そのセルがど
の通信に属しているかを識別する。図１（Ｂ）および
（Ｃ）に示すようにＵＮＩとＮＮＩとでは、ＶＰＩおよ
びＶＣＩのデータ長が異なる。ＶＰＩとＶＣＩの値は通
常、ＡＴＭコネクションが確立されるときに設定され、
ＡＴＭコネクションが解放されるまで保持される。

【０００４】図１（Ｂ）および（Ｃ）において、ＰＴは
ペイロードタイプであり、そのセルの情報フィールドに
含まれる情報ユーザ情報であるか網情報であるかを示
す。ＣＬＰはセル損失優先表示であり、このビットが設
定さることにより、セル損失に関する優先度が低いセル
であることが示される。ＣＬＰが設定されたセルは、ネ
ットワークが輻輳したときには選択的に破棄されること
が許容される。

【０００５】図２に、ＡＴＭ情報フィールドのデータフ
ォーマットであるＡＡＬ層データフォーマットを示す。
同図（Ｂ）に示すように、ＡＴＭ情報フィールドは、２
オクテットのＡＡＬヘッダ、４４オクテットのペイロー
ド、および２オクテットのトレイラーから構成される。
ＡＡＬ層のフォーマットとしては、タイプ１から５まで
のデータフォーマットが規定されている。

【０００６】ＬＡＮ等に用いられるコネクションレス型
のデータは、ＡＴＭ網に送信される場合にＡＡＬタイプ
３／４のＡＴＭセルに変換される。コネクションレス型
のデータの１つのフレームが単一のＡＴＭセルに入らな
い場合は、複数のＡＴＭセルに分割される。この場合、
初めのセルをＢＯＭセル、最後のセルをＥＯＭセル、Ｂ
ＯＭセルとＥＯＭセルとの間に送られるセルをＣＯＭセ
ルと呼ぶ。コネクションレス型のデータフレームが単一
のＡＴＭセルに入る場合は、ＳＳＮセルと呼ぶＡＴＭセ
ルにデータフレームを含ませる。

【０００７】図２（Ｃ）に、タイプ３／４のデータフォ
ーマットを示す。同図において、ＳＴはセグメントタイ
プ（セグメント分割識別子）であり、そのセルがＢＯ
Ｍ、ＣＯＭ、ＥＯＭ、またはＳＳＮのいずれであるかを
示す。ＳＮはシーケンス番号である。ＭＩＤは多重化識
別子であり、同一の通信回線上にＢＯＭ、ＣＯＭ、また
はＥＯＭが複数種類ある場合に、ＢＯＭおよびＣＯＭが
どのＢＯＭに続くセルであるかを示す。ＰＬはペイロー
ド内有効情報長、ＣＲＣは巡回符号である。

【０００８】図３に、ＢＯＭ、ＥＯＭ、ＣＯＭ、および
ＳＳＮのデータフォーマットを示す。同図（Ｂ）及び
（Ｅ）において、ＤＡは送信先アドレスであり、ＤＡに
よりＡＴＭ網内における当該セルの送り先が特定され
る。ＳＡは送信元アドレスである。ＤＡ及びＳＡは、Ｂ
ＯＭ及びＳＳＮにのみ含まれ、ＣＯＭ及びＥＯＭには含
まれない。

【０００９】図４を用いて、ＡＴＭスイッチング網の構
成例を説明する。同図において１０はＡＴＭ網、１１〜
１３はＡＴＭスイッチング装置、２１〜２３はＡＴＭセ
ルの送受信を行う端末である。３１、３２はＩＷＵ（In
ter Working Unit）であり、ＴＣＰ／ＩＰを用いるＬＡ
Ｎから受信したコネクションレス型のデータをＡＴＭセ
ルに変換してＡＴＭ網１０に送信し、またＡＴＭ網から
受信したＡＴＭセルをＴＣＰ／ＩＰのデータフレームに
変換してＬＡＮに送信する。４４〜４９はＬＡＮ端末で
ある。

【００１０】ＡＴＭ網の通信回線にはパーマネント・バ
ーチャル・サーキット（ＰＶＣ）と、バーチャル・サー
キット（ＶＣ）とがある。ＶＣでは、呼を設定する毎に
各回線で使用するＶＰＩおよびＶＣＩを決定する。ＶＰ
ＩおよびＶＣＩを決定する手順を省くべく、予め特定の
送信元及び送信先に対応づけて特定のＶＰＩ及びＶＣＩ
を定めておく場合がある。このような通信回線をＰＶＣ
と呼ぶ。

【００１１】図５に、ＡＴＭスイッチング装置１１から
１４のハードウエア構成の一例を示す。同図において、
３０１はネットワークターミネータ（ＮＴ）、１５０は
ＡＴＭ回線、１１１はスイッチングエレメントユニッ
ト、１２１はＡＴＭスイッチング装置全体を制御するＣ
ＰＵである。

【００１２】従来のＡＴＭスイッチング装置は、ＡＴＭ
セルのヘッダ情報のみに基づいてスイッチングを行って
いた。また従来は、ＡＴＭスイッチングを高速化するた
めに、バニヤンスイッチング回路やバッチャーバニヤン
スイッチング回路が用いられていた。

【００１３】

【発明が解決しようとする課題】従来のＡＴＭスイッチ
ング装置は、以下の課題を有する。

【００１４】（１）ＰＶＣでは、１つのＶＰＩ及びＶＣ
Ｉに対応づけて特定の送信元および送信先が決定される
が、図１に示すようにＶＰＩ及びＶＣＩのビット数は少
ないので、ＰＶＣで接続することの出来る端末の数に制
限がある。このため従来は、ＰＶＣは特定の企業内で、
大規模なＬＡＮ間を接続するＡＴＭ網に使われることが
多く、小規模で多数のＬＡＮを接続することや複数の企
業を接続することは困難であった。これに対して将来、
企業間や複数のネットワーク間を相互に接続する要求が
高まると考えられ、現在のＰＶＣ形式のＡＴＭ網では対
応することが出来なくなる恐れがある。

【００１５】（２）一方、ＬＡＮ等のコネクションレス
型の通信網をＶＣで接続すると、原則として、コネクシ
ョンレス型のフレームを受信する毎に、ＡＴＭ網内の各
通信回線でＶＰＩ及びＶＣＩを定めなければならない。
この場合、ＶＰＩ及びＶＣＩを定めるための交換機の負
荷やネットワーク上のトラフィックが大きくなり、ひい
てはフレームの転送にかかる遅延が大きくなるという問
題がある。これに反して将来は、パソコン又はワークス
テーション間で急速に普及しつつあるＬＡＮをＡＴＭ網
で相互接続する要求が高まると考えられ、現在のＶＣ形
式のＡＴＭ網では対応できなくなる恐れがある。

【００１６】（３）以上のような問題に反して、従来の
バニヤンスイッチング回路またはバッチャーバニヤンス
イッチング回路は、スイッチング方法およびシーケンス
がロジック回路に依存するので汎用性が極めて低く、上
記の問題を解決することが極めて困難である。一方、バ
ニヤンスイッチング回路またはバッチャーバニヤンスイ
ッチング回路を用いずにＣＰＵにより送信先を判断した
のでは、スイッチングに時間がかかりすぎ実用性に耐え
ない。

【００１７】そこで本発明は、このような課題を解決す
ることの出来るスイッチング装置およびスイッチング方
法を提供することを目的とする。

【００１８】

【課題を解決するための手段】このような目的を達成す
るために、請求項１に記載の発明は、複数のＡＴＭ回線
の相互間でＡＴＭセルのスイッチングを行うスイッチン
グ装置において、ＡＡＬタイプ３／４のＡＴＭセルの受
信を行う受信手段と、当該受信手段により受信した前記
ＡＴＭセルの送信先ＡＴＭ回線を検索する検索手段と、
前記受信手段により受信したＡＴＭセルのＭＩＤを変更
する変更手段と、当該変更手段によりＭＩＤを変更した
ＡＴＭセルを、前記検索手段により検索した前記送信先
ＡＴＭ回線に送信する送信手段とを備えたことを特徴と
する。

【００１９】請求項２に記載の発明は、請求項１に記載
のスイッチング装置において、前記変更手段は、前記受
信手段により受信したＡＴＭセルのＭＩＤを、前記送信
先ＡＴＭ回線上で使用されていないＭＩＤに変更するこ
とを特徴とする。

【００２０】請求項３に記載の発明は、請求項１に記載
のスイッチング装置において、前記変更手段は、前記受
信手段により受信した前記ＡＴＭセルがＢＯＭ又はＳＳ
Ｎである場合に、当該ＡＴＭセルのＭＩＤを前記送信先
ＡＴＭ回線で使用されていないＭＩＤに変更し、前記受
信手段により受信した前記ＡＴＭセルがＣＯＭ又はＥＯ
Ｍである場合に、当該ＡＴＭセルのＭＩＤを当該ＡＴＭ
セルが続く前記ＢＯＭの前記送信先ＡＴＭ回線における
ＭＩＤデータに変更することを特徴とする。

【００２１】請求項４に記載の発明は、複数のＡＴＭ回
線の相互間で、ＡＴＭセルのスイッチングを行うスイッ
チング装置において、ＡＴＭセルの送信先のＡＴＭ回線
をＡＴＭセルのＤＡに対応づけて格納する第１の格納手
段と、ＡＡＬタイプ３／４のＡＴＭセルの受信を行う受
信手段と、当該受信手段により受信したＡＴＭセルがＢ
ＯＭまたはＳＳＮである場合に、当該ＡＴＭセルのＤＡ
を用いて、前記第１の格納手段から当該ＡＴＭセルの送
信先ＡＴＭ回線を検索する第１の検索手段と、当該送信
先ＡＴＭ回線を、前記ＢＯＭ又はＳＳＮを受信したＡＴ
Ｍ回線、並びに前記ＢＯＭ又はＳＳＮのＶＰＩ及びＶＣ
Ｉに対応づけて格納する第２の格納手段と、前記第１の
検索手段により検索した前記送信先ＡＴＭ回線に前記Ｂ
ＯＭ又はＳＳＮを転送する手段と、前記ＡＴＭ回線から
受信したＡＴＭセルがＣＯＭ又はＥＯＭである場合に、
当該ＣＯＭ又はＥＯＭを受信したＡＴＭ回線、並びに前
記ＢＯＭ又はＳＳＮのＶＰＩ及びＶＣＩを前記第２の格
納手段から検索する第２の検索手段と、当該第２の検索
手段により検索したＡＴＭ回線、ＶＰＩ、およびＶＣＩ
に対応づけて前記第２の格納手段に格納された、前記送
信先ＡＴＭ回線に対して、前記ＣＯＭ及びＥＯＭを転送
する第２の転送手段とを備えたことを特徴とする。

【００２２】請求項５に記載の発明は、請求項４に記載
のスイッチング装置において、前記受信手段により受信
した前記ＡＴＭセルがＢＯＭ又はＳＳＮである場合に、
当該ＡＴＭセルのＭＩＤを前記送信先ＡＴＭ回線で使用
されていないＭＩＤに変更する第１の変更手段を更に備
え、前記第１の転送手段は、前記送信先ＡＴＭ回線に、
前記第１の変更手段によりＭＩＤデータを変更した前記
ＢＯＭ又はＳＳＮを転送し、前記第２の格納手段は、前
記送信先ＡＴＭ回線、及び前記変更手段により変更する
新たな前記ＭＩＤを、前記ＢＯＭ又はＳＳＮを受信した
ＡＴＭ回線、並びに前記ＢＯＭ又はＳＳＮのＶＰＩ、Ｖ
ＣＩ、およびＭＩＤに対応づけて格納し、前記第２の検
索手段は、前記判断手段によりＣＯＭ又はＥＯＭセルで
あると判断した場合に、当該ＣＯＭ又はＥＯＭのＶＰ
Ｉ、ＶＣＩ、およびＭＩＤを前記第２の格納手段から検
索し、前記第２の変更手段は、前記ＣＯＭ又はＥＯＭの
ＭＩＤを、前記第２の検索手段により検索したＶＰＩ、
ＶＣＩ、およびＭＩＤに対応づけられたＭＩＤに変更
し、前記第２の転送手段は、前記第２の検索手段により
検索したＶＰＩ、ＶＣＩ、およびＭＩＤに対応づけられ
た前記送信先ＡＴＭ回線に、前記第２の変更手段により
ＭＩＤを変更した前記ＡＴＭセルを転送することを特徴
とする。

【００２３】請求項６に記載の発明は、複数のＡＴＭ回
線の相互間でＡＴＭセルのスイッチングを行うスイッチ
ング方法において、ＡＡＬタイプ３／４のＡＴＭセルの
受信を行う受信ステップと、当該受信ステップにより受
信した前記ＡＴＭセルの送信先ＡＴＭ回線を検索する検
索ステップと、前記受信ステップにより受信したＡＴＭ
セルのＭＩＤを変更する変更ステップと、当該変更ステ
ップによりＭＩＤを変更したＡＴＭセルを、前記検索ス
テップにより検索した前記送信先ＡＴＭ回線に送信する
送信ステップとを備えたことを特徴とする。

【００２４】請求項７に記載の発明は、請求項６に記載
のスイッチング方法において、前記変更ステップは、前
記受信ステップにより受信したＡＴＭセルのＭＩＤを、
前記送信先ＡＴＭ回線上で使用されていないＭＩＤに変
更することを特徴とする。

【００２５】請求項８に記載の発明は、請求項６に記載
のスイッチング方法において、前記変更ステップは、前
記受信ステップにより受信した前記ＡＴＭセルがＢＯＭ
又はＳＳＮである場合に、当該ＡＴＭセルのＭＩＤを前
記送信先ＡＴＭ回線で使用されていないＭＩＤに変更
し、前記受信ステップにより受信した前記ＡＴＭセルが
ＣＯＭ又はＥＯＭである場合に、当該ＡＴＭセルのＭＩ
Ｄを当該ＡＴＭセルが続く前記ＢＯＭの前記送信先ＡＴ
Ｍ回線におけるＭＩＤデータに変更することを特徴とす
る。

【００２６】請求項９に記載の発明は、複数のＡＴＭ回
線の相互間で、ＡＴＭセルのスイッチングを行うスイッ
チング方法において、ＡＴＭセルの送信先のＡＴＭ回線
をＡＴＭセルのＤＡに対応づけて第１の格納手段に格納
する第１の格納ステップと、ＡＡＬタイプ３／４のＡＴ
Ｍセルの受信を行う受信ステップと、当該受信ステップ
により受信したＡＴＭセルがＢＯＭまたはＳＳＮである
場合に、当該ＡＴＭセルのＤＡを用いて、前記第１の格
納手段から当該ＡＴＭセルの送信先ＡＴＭ回線を検索す
る第１の検索ステップと、当該送信先ＡＴＭ回線を、前
記ＢＯＭ又はＳＳＮを受信したＡＴＭ回線、並びに前記
ＢＯＭ又はＳＳＮのＶＰＩ及びＶＣＩに対応づけて第２
の格納手段に格納する第２の格納ステップと、前記第１
の検索ステップにより検索した前記送信先ＡＴＭ回線に
前記ＢＯＭ又はＳＳＮを転送するステップと、前記ＡＴ
Ｍ回線から受信したＡＴＭセルがＣＯＭ又はＥＯＭであ
る場合に、当該ＣＯＭ又はＥＯＭを受信したＡＴＭ回
線、並びに前記ＢＯＭ又はＳＳＮのＶＰＩ及びＶＣＩを
前記第２の格納手段から検索する第２の検索ステップ
と、当該第２の検索ステップにより検索したＡＴＭ回
線、ＶＰＩ、およびＶＣＩに対応づけて前記第２の格納
手段に格納された、前記送信先ＡＴＭ回線に対して、前
記ＣＯＭ及びＥＯＭを転送する第２の転送ステップとを
備えたことを特徴とする。

【００２７】請求項１０に記載の発明は、請求項９に記
載のスイッチング方法において、前記受信ステップによ
り受信した前記ＡＴＭセルがＢＯＭ又はＳＳＮである場
合に、当該ＡＴＭセルのＭＩＤを前記送信先ＡＴＭ回線
で使用されていないＭＩＤに変更する第１の変更ステッ
プを更に備え、前記第１の転送ステップは、前記送信先
ＡＴＭ回線に、前記第１の変更ステップによりＭＩＤデ
ータを変更した前記ＢＯＭ又はＳＳＮを転送し、前記第
２の格納ステップは、前記送信先ＡＴＭ回線、及び前記
変更ステップにより変更する新たな前記ＭＩＤを、前記
ＢＯＭ又はＳＳＮを受信したＡＴＭ回線、並びに前記Ｂ
ＯＭ又はＳＳＮのＶＰＩ、ＶＣＩ、およびＭＩＤに対応
づけて格納し、前記第２の検索ステップは、前記判断ス
テップによりＣＯＭ又はＥＯＭセルであると判断した場
合に、当該ＣＯＭ又はＥＯＭのＶＰＩ、ＶＣＩ、および
ＭＩＤを前記第２の格納手段から検索し、前記第２の変
更ステップは、前記ＣＯＭ又はＥＯＭのＭＩＤを、前記
第２の検索ステップにより検索したＶＰＩ、ＶＣＩ、お
よびＭＩＤに対応づけられたＭＩＤに変更し、前記第２
の転送ステップは、前記第２の検索ステップにより検索
したＶＰＩ、ＶＣＩ、およびＭＩＤに対応づけられた前
記送信先ＡＴＭ回線に、前記第２の変更ステップにより
ＭＩＤを変更した前記ＡＴＭセルを転送することを特徴
とする。

【００２８】ここで、特許請求の範囲に記載の第１の格
納手段の一例として、実施例４ではアドレスプロセッサ
１３１、１３３のＣＡＭアレイを使用している。特許請
求の範囲に記載の第２の格納手段の一例として、実施例
４ではアドレスプロセッサ１３２、１３４のＣＡＭアレ
イを使用している。

【００２９】

【作用】請求項１または６に記載の発明は、ＡＡＬタイ
プ３／４のＡＴＭセルの受信を行い、受信したＡＴＭセ
ルの送信先ＡＴＭ回線を検索し、受信したＡＴＭセルの
ＭＩＤを変更し、ＭＩＤを変更したＡＴＭセルを検索し
た送信先ＡＴＭ回線に送信する。

【００３０】請求項２または７に記載の発明は、受信し
たＡＴＭセルのＭＩＤを送信先ＡＴＭ回線上で使用され
ていないＭＩＤに変更する。

【００３１】請求項３または８に記載の発明は、受信し
たＡＴＭセルがＢＯＭ又はＳＳＮである場合に、ＡＴＭ
セルのＭＩＤを送信先ＡＴＭ回線で使用されていないＭ
ＩＤに変更し、受信したＡＴＭセルがＣＯＭ又はＥＯＭ
である場合に、ＡＴＭセルのＭＩＤをＡＴＭセルが続く
ＢＯＭの送信先ＡＴＭ回線におけるＭＩＤデータに変更
する。

【００３２】請求項４または９に記載の発明は、ＡＴＭ
セルの送信先のＡＴＭ回線をＡＴＭセルのＤＡに対応づ
けて第１の格納手段に格納し、ＡＡＬタイプ３／４のＡ
ＴＭセルの受信を行い、受信したＡＴＭセルがＢＯＭま
たはＳＳＮである場合に、ＡＴＭセルのＤＡを用いて、
第１の格納手段からＡＴＭセルの送信先ＡＴＭ回線を検
索し、送信先ＡＴＭ回線を、ＢＯＭ又はＳＳＮを受信し
たＡＴＭ回線、並びにＢＯＭ又はＳＳＮのＶＰＩ及びＶ
ＣＩに対応づけて第２の格納手段に格納し、検索した送
信先ＡＴＭ回線にＢＯＭ又はＳＳＮを転送し、ＡＴＭ回
線から受信したＡＴＭセルがＣＯＭ又はＥＯＭである場
合に、ＣＯＭ又はＥＯＭを受信したＡＴＭ回線、並びに
ＢＯＭ又はＳＳＮのＶＰＩ及びＶＣＩを第２の格納手段
から検索し、検索したＡＴＭ回線、ＶＰＩ、およびＶＣ
Ｉに対応づけて第２の格納手段に格納された送信先ＡＴ
Ｍ回線に対して、ＣＯＭ及びＥＯＭを転送する。

【００３３】請求項５または１０に記載の発明は、受信
したＡＴＭセルがＢＯＭ又はＳＳＮである場合に、ＡＴ
ＭセルのＭＩＤを送信先ＡＴＭ回線で使用されていない
ＭＩＤに変更し、送信先ＡＴＭ回線にＭＩＤデータを変
更したＢＯＭ又はＳＳＮを転送し、送信先ＡＴＭ回線、
及び変更ステップにより変更する新たなＭＩＤを、ＢＯ
Ｍ又はＳＳＮを受信したＡＴＭ回線、並びにＢＯＭ又は
ＳＳＮのＶＰＩ、ＶＣＩ、およびＭＩＤに対応づけて格
納し、ＣＯＭ又はＥＯＭセルであると判断した場合に、
ＣＯＭ又はＥＯＭのＶＰＩ、ＶＣＩ、およびＭＩＤを第
２の格納手段から検索し、ＣＯＭ又はＥＯＭのＭＩＤ
を、第２の検索ステップにより検索したＶＰＩ、ＶＣ
Ｉ、およびＭＩＤに対応づけられたＭＩＤに変更し、検
索したＶＰＩ、ＶＣＩ、およびＭＩＤに対応づけられた
送信先ＡＴＭ回線にＭＩＤを変更したＡＴＭセルを転送
する。

【００３４】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００３５】［実施例１］（１）ＡＴＭスイッチング装置のハードウエア構成図６は、本発明の第１の実施例におけるＡＴＭスイッチ
ング装置のハードウエアブロック図である。図６におい
て、３０１はネットワークターミネータ（ＮＴ）であ
り、ＡＴＭ回線１５０と装置との絶縁、シリアル／パラ
レル変換、およびデータのバッファリングを行う。ＮＴ
３０１はＣＰＵバスおよびデータ転送バスを有する。Ｃ
ＰＵバスはＣＰＵ１２１に接続されている。

【００３６】１０１、１０２は、交換機用の検索デバイ
スの一例としてのアドレスプロセッサ（ＡＰ）であり、
入力されたデータの検索を行い、予め設定されたシーケ
ンスに従って検索結果を出力する。本実施例では、ＮＴ
３０１からスイッチングエレメントユニット１１１にセ
ルデータを転送する場合にアドレスプロセッサを用い
る。スイッチングエレメント１１１から出力されたデー
タは、アドレスプロセッサ１０１、１０２を介さずに、
ＤＭＡＣ１０３により直接ＮＴ３０１に転送される。Ａ
Ｐ１０１および１０２の入力ポートのデータバスおよび
ライト信号は、相互に接続されており、ＤＭＡＣ１０３
から２つのＡＰに同時にデータを転送することができ
る。

【００３７】１０３は、ダイレクトメモリアクセスコン
トローラ（ＤＭＡＣ）であり、ＮＴ３０１、アドレスプ
ロセッサ１０１、１０２、およびスイッチングエレメン
トユニット（ＳＥＵ）１１１の間でデータの転送を行
う。ＤＭＡＣ１０３はＣＰＵバスとデータ転送バスを有
し、ＣＰＵバスはＣＰＵ１２１に接続されている。デー
タ転送バスは、ＮＴ３０１のデータ転送バス、アドレス
プロセッサ１０１、１０２の入力ポートおよび出力ポー
ト、ならびにＳＥＵ１１１のポートに接続されている。

【００３８】１１１は、スイッチングエレメントユニッ
ト（ＳＥＵ）であり、複数のデータポート（単にポート
と呼ぶ）および１つの制御ポートを有する。ＳＥＵ１１
１は、制御ポートから入力されたデータに従って、ポー
ト間を接続する。

【００３９】１２１は、ＡＴＭスイッチング装置全体の
制御を行うＣＰＵ、１２２は、ＣＰＵ１２１が実行する
プログラム等を格納するＲＯＭ、１２３はＲＡＭであ
る。１２４は、タイマー（ＴＩＭＥＲ）であり、設定さ
れた時間毎にＣＰＵ１２１に対して割り込みを行う。１
２５は、ＡＴＭスイッチング装置に対する各種の設定等
を入力する入力装置であり、代表的にはキーボードおよ
びマウスにより構成される。１２６は、装置の動作状態
等を表示する表示装置である。

【００４０】１５０は、ＮＮＩ（ネットワーク・ネット
ワーク・インタフェース）のＡＴＭ回線であり外部のネ
ットワークに接続されている。１６０は、ネットッワー
クターミネータ３０１によりＡＴＭ回線１５０から絶縁
されたＡＴＭデータバスである。１７０は、ＣＰＵバス
である。

【００４１】（２）アドレスプロセッサ（ＡＰ）の構成図７を用いて、アドレスプロセッサ１０２のハードウエ
ア構成を説明する。本デバイスは、多くのプログラムと
同様に、仕様を明らかにすることにより当業者が容易に
生産し、および使用することが出来るものである。そこ
で、本デバイスのポート構成、ＣＡＭアレイの構成、お
よびレジスタ構成等の仕様を以下に詳述する。なお、Ａ
Ｐ１０１もＡＰ１０２と同一の構成を有する。

【００４２】（2-1 ）ポート構成図７に示すように、アドレスプロセッサ１０２は入力ポ
ート（INPUT PORT）２１０、出力ポート（OUTPUT PORT
）２２０、およびＣＰＵポート２３０を有する。

【００４３】（2-1-1 ）入力ポート入力ポート２１０は、検索キーデータを入力するポート
である。ポート幅は３２ビットであるが、１６ビットま
たは８ビットのみが有効であるように設定することが出
来る。データ（ＩＤ：０〜３１）は、ＷＲパルスに同期
して入力される必要がある。ＷＲの極正は、正論理また
は負論理に設定することが出来る。

【００４４】図７において、入力ポート２１０のＩＰＢ
ＵＳＹ端子は入力ポートへのデータ入力の可否を示す信
号を出力する端子であって、他のポート（出力ポートま
たはＣＰＵポート）が動作中で入力ポートへのデータ入
力を受け付けないときにＬＯＷが出力される。

【００４５】入力ポート２１０に入力された入力データ
は、データフォーマッタ２１１により予め定義された入
力ポートシーケンスに従って結合（コンパウンド）さ
れ、３２ビットのデータ（コンパランドデータ）にな
る。コンパランドデータに従って検索などの処理が行わ
れる。

【００４６】（2-1-2 ）出力ポート出力ポート（OUTPUT PORT ）２２０は、検索結果等のデ
ータを出力するポートである。データ幅は３２ビットで
あるが、１６ビットまたは８ビットのみが有効であるよ
うに設定することもできる。出力ポート２２０のＯＥ端
子にＬＯＷが入力されているときに出力ポート２２０の
ＲＤ端子に対するＬＯＷパルス（ＲＤパルス）が入力さ
れることにより、出力データ（ＯＤ）が出力される。

【００４７】出力ポート２２０のＯＰＢＵＳＹ端子は、
出力ポートからのデータ出力の可否を示す信号が出力さ
れる端子であり、他のポート（入力ポートまたはＣＰＵ
ポート）が動作中で出力ポートからのデータ出力が出来
ないときにＬＯＷが出力される。

【００４８】（2-1-3 ）ＣＰＵポートＣＰＵポートは、ホストプロセッサとのインタフェース
用の１６ビット入出力データバスである。データ幅は１
６ビット、アドレス幅は８ビットである。アドレスは、
アドレスプロセッサ内の各種レジスタのアドレスを指定
するために用いられる。ＣＰＵポートから、以下の操作
を行うことが出来る。

【００４９】（2-1-3-1 ）レジスタの読み書きチップ内部の各種レジスタへのデータの書き込みおよび
読み出しを行うことが出来る。

【００５０】（2-1-3-2 ）ＣＡＭテーブルの書き込みと
読み出しＣＡＭテーブルの書き込みと読み出しは、Memory_ Ａ
Ｒ, Memory_ ＨＨＡ, およびMemory_ ＨＥＡレジスタへ
のアクセスを介して行われる。

【００５１】（2-1-3-3 ）各種コマンドの実行コマンドの実行はコマンドレジスタへ実行命令を書き込
むことにより行われる。例えば、検索実行命令が書き込
まれるとアドレスプロセッサ１０２は、ＣＰＵの介在を
必要とせずに、定義されたシーケンスに従って入力ポー
トからデータを入力し、出力ポートから結果を出力す
る。検索実行命令を書き込む前に行われる検索条件の定
義もＣＰＵバス２３０から行う。

【００５２】（2-1-3-4 ）検索ＣＰＵポートを介して検索を行うこともできる。コマン
ドの実行は、ＩＰコマンドレジスタに対するオペコード
の書き込みによって行う。

【００５３】（2-2 ）ＣＡＭアレーの構成図８を用いて、図７に示したＣＡＭアレー２５０のハー
ドウエア構成を説明する。ＣＡＭアレー２５０は、図８
に示すＣＡＭ基本ワードを２０４８個有する。図８にお
いて、エンプティビット２５１は、そのワードに有効な
テーブルデータが書き込まれているかどうかを示す。有
効なデータが書き込まれているときは、０に設定され
る。ヒット／ミスヒットフラグ２５５は、検索の結果が
ヒットしたかどうかを示す。アクセスビット２５６は、
過去の検索においてヒットまたはミスヒットが有ったか
否かを示す。

【００５４】図９を用いて、ＣＡＭアレー２５０の論理
構成を説明する。図９に示すように、ＣＡＭアレー２５
０はロウ×カラムの論理構成を有する。ロウおよびカラ
ムのサイズは、図８のセグメント番号ビット２５３およ
びバウンダリビット２５２により定義される。これらの
ビットは、アドレスプロセッサ１０２が実行を開始する
前に予め書き込まれる。

【００５５】セグメントビットは３ビットであり、００
０〜１１１の値によりテーブルのカラム番号が示され
る。セグメントビットの値が０００のワードから１１１
のワードまでがある場合は、テーブルのカラムサイズは
８であり、セグメントビット２５３の値が０００のワー
ドのみがある場合は、テーブルのカラムサイズは１であ
る。このように、セグメントビットに書き込む値によ
り、テーブルのカラムサイズが定義される。

【００５６】セグメントビットが０００であるワード
は、テーブルの新しいロウが始まることを示す。このワ
ードのバウンダリビット（図８参照）には、１を書き込
んでおく。テーブルのカラムサイズｎとロウサイズｍと
は、ｎ × ｍ ≦ ２０４８を満たさなくてはならない。２０４８−ｎ×ｍで定義さ
れる余りのワードは使用することが出来ない。検索は、
テーブルのカラム毎（図９の縦の行毎）に行う。１つの
コンパランドデータを用いて、同一のカラムにある各セ
グメントを１回参照する。

【００５７】テーブルの定義が終了すると、ＣＰＵポー
ト２３０を介して各基本ワードのセグメント２５４（図
８参照）に、データを書き込むことが出来る。各セグメ
ントに書き込まれたデータを検索データ（キーデータ）
として用いるか否か、および検索によりヒットした場合
に出力するターゲットデータとして用いるか否かは、Ｃ
ＰＵポート２３０を介してＣＰＵ１２１により定義され
る。各セグメントに書き込まれたデータは、キーデータ
およびターゲットデータの双方に用いることもできる。
また、カラム毎に異なる数のセグメントを、検索データ
またはターゲットデータとして用いることもできる。電
源投入後のＣＡＭテーブルの値は不定なので、ＣＡＭの
全てのセグメント（２０４８個のセグメント）にバウン
ダリビットを書き込むことによってＣＡＭテーブルを設
定する。

【００５８】（2-3 ）レジスタの構成アドレスプロセッサ１０２は、コントロールレジスタ、
ＣＵＴレジスタ、ＳＥＡＲＣＨレジスタ、ＨＨＡレジス
タ、１６個のコンパランドレジスタ、１６個のＣＳレジ
スタ、１６個のマスクレジスタ、３２個のＡＯＣレジス
タ、３２個のＡＯＳＣレジスタ、およびアドレスレジス
タを有する。ＣＳレジスタ、マスクレジスタは、８個づ
つＡチャネルとＢチャネルとに分けられている。ＡＯＣ
レジスタ、およびＡＯＳＣレジスタは、１６個づつＡチ
ャネルとＢチャネルとに分けられている。

【００５９】コントロールレジスタにより入力データの
データ幅を設定する。ＣＵＴレジスタにより検索に用い
る入力データを設定する。ＳＥＡＲＣＨレジスタにより
検索を実行する条件を設定する。ＨＨＡレジスタには、
ヒットしたＣＡＭデータのアドレスが格納される。１６
個のコンパランドレジスタには、最大１６個のコンパラ
ンドデータが格納される。１６個のＣＳレジスタには、
各検索を行うときにコンパランドデータをシフトするバ
イト数等を設定する。１６個のマスクレジスタには、各
コンパランドデータのマスクするビットを設定する。

【００６０】各チャネルの１６個のＡＯＣレジスタによ
り、出力データのシーケンスを設定する。即ち、１番目
から１６番目ののＡＯＣレジスタに設定された出力デー
タが、順に出力ポートから出力される。ＡＯＣレジスタ
でＣＡＭテーブルのデータを出力すると定義した場合に
は、そのＡＯＣレジスタに対応するＡＯＳＣレジスタに
より、出力するＣＡＭテーブルのセグメント番号を設定
する。アドレスレジスタにより、ＣＰＵポートからアク
セスするＣＡＭのアドレスを設定する。これらのレジス
タの設定内容を、「（2-4 ）入力シーケンスの設定方
法」および「（2-5 ）出力シーケンスの設定方法」で詳
述する。

【００６１】（2-4 ）入力シーケンスの設定方法アドレスプロセッサ１０２には、データの入力シーケン
ス（入力ポート上のデータの取り込み、コンパランドデ
ータのマスキング等）を２種類（ＡチャネルおよびＢチ
ャネル）設定することが出来る。

【００６２】各チャネルの入力シーケンスは、最大６４
個の入力データに対して設定することが出来る。最大６
４個の入力データの中のどの入力データをアドレスプロ
セッサに取り込むかを、６４ビットのＣＵＴレジスタに
よって設定する。即ち、ＣＵＴレジスタの各ビットを各
入力データに対応させ、取り込むデータに対応するビッ
トに１を設定し、取り込まない入力データに対応するビ
ットに０を設定する。１６ビットおよび８ビットの入力
データは、アドレスプロセッサ内で結合（コンパウン
ド）されて最大１６個の３２ビット幅データ（コンパラ
ンドデータと呼ぶ）として扱われる。３２ビットの入力
データは、そのまま３２ビット幅のコンパランドデータ
として扱われる。コンパランドデータは１６個のコンパ
ランドレジスタに格納される。

【００６３】コンパランドレジスタに取り込んだデータ
の中で、１つのチャネルの入力シーケンスで検索に用い
ることの出来る最大のデータ量は、ＣＡＭテーブルの最
大カラムサイズ、即ち８個である。従って有効入力デー
タ幅が３２ビット、１６ビット、および８ビットの場
合、それぞれ、８個、１６個及び３２個の入力データを
検索に用いることが出来る。

【００６４】ＣＵＴレジスタによってアドレスプロセッ
サに取り込むと設定された入力データは、ＷＲパルスに
同期して逐次アドレスプロセッサ１０２のアキュムレー
ションバッファに格納される。どの入力データがアキュ
ムレーションバッファに格納されたときに検索を実行す
るかを、６４ビットのＳＥＡＲＣＨレジスタで設定す
る。即ち、ＳＥＡＲＣＨレジスタの各ビットが６４個の
入力データの各々に対応し、検索を実行させる入力デー
タに対応するＳＥＡＲＣＨレジスタのビットを１に設定
する。なお、コンパランドレジスタに４バイトのデータ
が格納されていないときでも、検索を実行することが出
来る。この場合、データが入力されていないフィールド
のコンパランドデータの値は０に設定される。

【００６５】検索を実行する際に、前のコンパランドレ
ジスタに格納されている入力データの１から３バイト
を、検索対象とするコンパランドレジスタにシフトさせ
ることが出来る。各検索を行う時のシフトさせるバイト
数を、ＣＳレジスタの中の２ビットのシフト量フィール
ドに設定する。また、入力データをＣＡＭアレイの中の
何番目のセグメントに対して検索させるかを、ＣＳレジ
スタの中の３ビットのセグメント指定フィールドに設定
する。ＣＳレジスタは各チャネルに８個づつ設けてあ
り、８回の検索のそれぞれについてシフトする量および
検索の対象となるセグメントを設定することが出来る。
シフトを行わないときはシフト量フィールドは、デフォ
ルトのまま０に設定する。

【００６６】検索を実行する際にコンパランドデータの
一部をマスクする場合は、その検索に対応するマスクレ
ジスタの、マスクするビットに対応するビットを０に設
定する。マスクしないビットには１を設定する。アドレ
スプロセッサ内では、検索を実行する際にマスクレジス
タの値とコンパランドデータとの論理積（ＡＮＤ）を計
算することにより、マスクされるビットの値を０にマス
クする。

【００６７】入力シーケンスは、ＷＲパルスの入力によ
り一つずつ進む。また、ＳＱＲＳＴ端子に対してＬＯＷ
パルスが入力されるか、ＣＰＵポートからＳＱＲＳＴコ
マンドが入力されることにより入力シーケンスは先頭に
戻る。

【００６８】（2-5 ）出力シーケンスの設定方法検索を実行すると、ＣＡＭテーブル中のヒットしたデー
タ（入力データと一致したＣＡＭテーブルのデータ）の
レジスタアドレスがＨＨＡレジスタに格納される。複数
のコンパランドデータのＡＮＤ条件により複数のセグメ
ントに対する検索を行った場合は、ヒットした複数のセ
グメントの最下位のアドレスがＨＨＡレジスタに格納さ
れる。

【００６９】検索を実行した後に、コンパランドレジス
タ、ＨＨＡレジスタ、およびＣＡＭテーブルから、出力
ポートへデータを出力することが出来る。出力するデー
タおよび出力する順序は出力シーケンスで定める。出力
シーケンスは、２種類（ＡチャネルおよびＢチャネル）
設定することが出来る。それぞれのチャネルについて、
以下の設定を行うことが出来る。

【００７０】１６個のコンパランドレジスタ、ＨＨＡレ
ジスタ、およびＣＡＭテーブルの中のヒットしたロウの
データの、いずれのデータを出力するかを１６個のＡＯ
Ｃレジスタのそれぞれに設定する。ＡＯＣレジスタの設
定により、コンパランドレジスタの値とＣＡＭテーブル
のヒットしたロウのデータの値の論理ＯＲを出力するこ
ともできる。１番目のＡＯＣレジスタに設定されたデー
タから１６番目のＡＯＣレジスタに設定されたデータ
が、順に出力ポートから出力される。ＡＯＣレジスタ
に、コンパランドレジスタのデータのみを出力するよう
に設定することにより、入力ポート２１０に入力された
データをそのまま出力ポート２２０から出力することが
出来る。

【００７１】ＣＡＭテーブル中のヒットしたロウの各セ
グメントのデータは、検索に用いたか否かに拘わらず、
任意に出力することが出来る。出力するＣＡＭテーブル
のデータのセグメント番号を、１６個のＡＯＣレジスタ
のそれぞれに対応づけられた１６個のＡＯＳＣレジスタ
に設定する。出力シーケンスは、ＲＤパルスの入力によ
り一つずつ進む。また、ＳＱＲＳＴ端子に対してＬＯＷ
パルスが入力されるか、ＣＰＵポートからＳＱＲＳＴコ
マンドが入力されることにより出力シーケンスは先頭に
戻る。

【００７２】（2-6 ）検索の実行検索条件の設定が終了した後にＳＷＩＯＰコマンドを入
力すると、アドレスプロセッサ（ＡＰ）１０２は入出力
モード（ＩＯＰモード）に移行し、入力ポート２１０か
らの入力に従って検索を実行する。入力シーケンスおよ
び出力シーケンスのそれぞれについてＡチャネルとＢチ
ャネルのいずれを用いるかは、ＣＰＵポートからのコマ
ンドにより設定される。

【００７３】但し、入力ポートからの最初の入力データ
に基づいてＡチャネルまたはＢチャネルを選択するよう
に構成しても良い。

【００７４】（2-7 ）ＣＰＵポートからの検索検索データをＣＰＵポート２１０から入力することもで
きる。入力された検索データはＣＰＵ入力レジスタに設
定される。その後ＳＲＣＨコマンドを入力すると、アド
レスプロセッサ１０２は検索を実行する。

【００７５】検索結果をＣＰＵポートから出力すること
もできる。ヒットしたＣＡＭデータのアドレスは、ＨＨ
Ａレジスタから読み取る。Memory_ ＡＲレジスタを読み
出すことにより、アドレスレジスタに設定されたセグメ
ントアドレスのＣＡＭデータを読み出すことが出来る。

【００７６】（３）本実施例におけるアドレスプロセッ
サ１０２の初期設定（3-1 ）ＣＡＭアレーの設定図１０（Ａ）に、アドレスプロセッサ１０２のＣＡＭア
レー２５０の定義（テーブル構成）を示す。本実施例で
はカラムサイズを３に設定する。この設定は、ＡＴＭス
イッチング装置の電源が投入されたときまたは入力装置
１２５から定義の変更入力があったときに、ＣＰＵ１２
１が行う。

【００７７】各ＡＰが接続された受信側の回線で用いら
れるＶＰＩおよびＶＣＩをセグメント０に格納し、送信
側の回線で用いるＶＰＩ及びＶＣＩをセグメント２に格
納する。図１に示すようにＡＴＭヘッダの上位４オクテ
ット中の下位４ビットにはＶＰＩおよびＶＣＩが表示さ
れないので、セグメント０及び３の下位４ビットには０
を格納する。また、図１に示すように、ＵＮＩではＡＴ
Ｍセルヘッダの上位４ビットにはＶＰＩ、ＶＣＩが格納
されない。そこでＵＮＩのＶＰＩおよびＶＣＩを格納す
るセグメントの上位４ビットには０を格納する。セグメ
ント１にはセルの出力ポート番号を格納する。

【００７８】（3-2 ）入力シーケンスの設定ＣＰＵ１２１はＡチャネルの入力シーケンスを選択し、
コントロールレジスタにより、入力データの有効データ
幅をＮＴの出力データの幅と同一の８ビットに設定す
る。本実施例では、ＡＴＭセルの第１オクテットから第
１９オクテットをＮＴ３０１からＡＰ１０１、１０２に
転送する。ＶＰＩおよびＶＣＩは、ＡＰに転送されるＡ
ＴＭセルの第１オクテットから第４オクテットに表示さ
れる。そこでＣＰＵ１２１は、それらのオクテットに対
応する、ＣＵＴレジスタの第０ビットから第３ビットを
１に設定し他のビットを０に設定する。第１オクテット
から第４オクテットの４バイトのデータは、ＡＰ１０２
内で結合されて１つ目のコンパランドデータとなりコン
パランドレジスタに格納される。

【００７９】次にＳＥＡＲＣＨレジスタの第３ビットを
１に設定し他のビットを０に設定する。これにより、第
３ビットに対応する４番目の入力データが入力されたと
きに検索が実行される。４番目の入力データの下位４ビ
ットに表示されるＰＴおよびＣＬＰは検索に用いない。
そこで１番目の検索に対応するマスクレジスタ（１番目
のマスクレジスタ）の下位４ビットを０に設定し、他の
ビットを１に設定する。これにより、下位４ビットのデ
ータが０にマスクされる。コンパランドデータはシフト
しないので、１番目の検索に対応する１番目のＣＳレジ
スタのシフト量フィールドに０を設定する。

【００８０】（3-3 ）出力シーケンスの設定Ａチャネルの出力シーケンスを選択し、コントロールレ
ジスタにより出力データの有効データ幅をＮＴの入力デ
ータの幅と同一の８ビットに設定する。次にＡＯＣレジ
スタにより出力データのシーケンスを設定する。本実施
例では、出力側のネットワークにおけるＶＰＩおよびＶ
ＣＩに、入力データ中のＰＴおよびＣＬＰを合成して出
力する。そこで１番目のＡＯＣレジスタに、ＣＡＭデー
タおよび第１番目のコンパランドレジスタの値の論理Ｏ
Ｒを出力するように、ＡＯＣレジスタを設定する。また
出力側のネットワークにおけるＶＰＩおよびＶＣＩはセ
グメント２に格納されているので、１番目のＡＯＳＣレ
ジスタにセグメント２を設定する。

【００８１】これらの設定が終了すると、ＣＰＵ１２１
はアドレスプロセッサ１０２にＳＷＩＯＰコマンドを発
行して、アドレスプロセッサ１０２を入出力モードに遷
移させる。

【００８２】（４）本実施例におけるアドレスプロセッ
サ１０１の初期設定（4-1 ）ＣＡＭアレーの設定図１０（Ｂ）に、アドレスプロセッサ１０１のＣＡＭア
レー２５０の定義（テーブル構成）を示す。カラムサイ
ズは４に設定する。この設定は、ＡＴＭスイッチング装
置の電源が投入されたときまたは入力装置１２５から定
義の変更入力があったときに、ＣＰＵ１２１が行う。ま
た、予めＢＯＭまたはＳＳＮを示すＳＴ中の１ビットを
セグメント０に、ＤＡをセグメント１、２に、そのＤＡ
に対応する送信先のポート番号をセグメント３に格納す
る。

【００８３】（4-2 ）入力シーケンスの設定ＣＰＵ１２１はＡチャネルの入力シーケンスを選択し、
コントロールレジスタにより、入力データの有効データ
幅をＮＴの出力データの幅と同一の８ビットに設定す
る。本実施例では、ＡＴＭセルの第１オクテットから第
１９オクテットをＮＴ３０１からＡＰ１０１、１０２に
転送する。図２に示したようにＳＴはＡＴＭセルの第６
オクテットに表示され、図３に示されるようにＢＯＭの
ＤＡはＡＴＭセルの第１２オクテットから第１９オクテ
ットに表示される。本実施例ではこれらのデータをアド
レスプロセッサ１０１に格納する。そこでＣＰＵ１２１
は、ＣＵＴレジスタの第５ビット、および第１１ビット
から第１８ビットを１に設定し他のビットを０に設定す
る。

【００８４】第６オクテットのデータを転送した後、コ
ンパランドレジスタ内でデータを３バイトシフトするの
で、１番目のＣＳレジスタに３を格納する。次に入力さ
れる８バイトのデータはアドレスプロセッサ内で４バイ
トづつ結合されて２つ目および３つ目のコンパランドデ
ータとなり、２つ目及び３つ目のコンパランドレジスタ
に格納される。ＳＥＡＲＣＨレジスタの第６ビット、第
１４ビット及び第１８ビットを１に設定し他のビットを
０に設定する。これにより、７番目、１５番目、および
１９番目の入力データが入力されたときに検索が実行さ
れる。最初の検索の際にはＳＴ中の１ビットのみを用い
るので、他のビットに対応するマスクレジスタのビット
に０を設定する。ＡＰ１０１は、３回の検索の全てが同
一のロウでヒットした場合に、ＣＰＵ１２１に対する割
り込みを発生する。

【００８５】（4-3 ）出力シーケンスの設定アドレスプロセッサ１０１の出力ポートからは、データ
の出力を行わない。そこで、全てのＡＯＣレジスタにデ
ータ出力を行わないように設定する。

【００８６】これらの設定が終了すると、ＣＰＵ１２１
はアドレスプロセッサ１０２にＳＷＩＯＰコマンドを発
行して、アドレスプロセッサ１０２を入出力モードに遷
移させる。

【００８７】（５）ＡＴＭスイッチング装置の検索動作図１１を参照して、各ＡＰ１０１、１０２の初期設定が
終了し入出力モードに移行した後の、本発明交換機の検
索動作を説明する。

【００８８】（5-1 ）ＡＰ１０１、１０２へのデータ入
力ＮＴ３０１は、１セルのデータが内部のＦＩＦＯに蓄積
されると、ＰＴの値により、受信情報が網情報であるか
ユーザ情報であるかを判断する（Ｓ１２０）。受信セル
が網情報である場合はＣＰＵ１２１に対して割り込みを
発生する。するとＣＰＵ１２１は、ＮＴ３０１からＡＴ
Ｍ情報フィールド（図６参照）のデータを読み込み、読
み込んだデータに従って必要な処理を行う（Ｓ１３
０）。受信セルがユーザ情報である場合は、ＮＴ３０１
は、ＤＭＡＣ１０３に対してＡＰ１０１、１０２への１
９バイトのデータ転送を要求する。ＤＭＡＣ１０３は、
ＮＴ３０１のデータ転送バスにアドレス信号（ＡＤ
Ｒ）、リード信号（ＲＤ）およびチップセレクト信号
（ＣＳ）を出力してデータを読み込み、ＡＰ１０１、１
０２の入力ポートに対してライト信号（ＷＴ）を出力し
てデータを書き込むことによりデータを転送する（Ｓ１
４０）。

【００８９】ＡＰ１０１、１０２は入出力モードに遷移
しているので、入力ポートからＷＴ信号が入力される
と、予め設定さている入力シーケンスに従って入力ポー
ト上のデータを読み込んで検索を行う。

【００９０】ＡＰ１０２に受信したＡＴＭセルのＶＰ
Ｉ、ＶＣＩが登録されていれば、ＡＰ１０２は検索によ
りそのロウを発見し、ＣＰＵ１２１に対して割り込みを
発生する。割り込みが発生すると（Ｓ１５０）、ＣＰＵ
１２１は、ＡＰ１０２のアドレスレジスタのＨＨＡレジ
スタからヒットしたセグメントのセグメントアドレスを
読み込む（Ｓ１６０）。次に読み込んだセグメントアド
レスに１を加えた値をＡＰ１０２のアドレスレジスタに
書き込むことにより、ヒットしたデータのポートアドレ
スを指定する（Ｓ１７０）。次にMemory_ ＡＲレジスタ
から出力ポートの値を読み込み（Ｓ１８０）、そのＡＰ
が接続されたポートから読み込んだ出力ポートへの接続
をＳＥＵ１１１に対して設定する（Ｓ１９０）。ＣＰＵ
１２１は更に、ＡＰ１０２の第１番目のコンパランドレ
ジスタの下位４ビット以外のビットを０に書き直す（Ｓ
２００）。但し、ＵＮＩに接続されている場合は、下位
４ビット及び上位４ビット以外のビットを０に書き直
す。

【００９１】（5-2 ）ＡＰ１０２からのデータ出力次にＣＰＵ１２１は、ＡＰ１０２からＳＥＵ１１１への
４バイトのデータ転送をＤＭＡＣ１０３に設定する（Ｓ
２１０）。ＤＭＡＣ１０３は、ＡＰ１０２の出力ポート
２２０にアウトプットイネーブル信号（ＯＥ）およびＲ
Ｄを出力してデータを読み出し、ＳＥＵ１１１にＣＳお
よびＷＲを出力してデータを書き込むことにより、デー
タの転送を行う。

【００９２】ＡＰ１０２は、出力ポートにＲＤ信号が入
力されると、予め定められた出力シーケンスに従って出
力ポートからデータを出力する。即ち、セグメント２に
格納された出力側の回線のＶＰＩおよびＶＣＩの値と、
第１番目のコンパランドレジスタの値との論理和（Ｏ
Ｒ）を計算し、得られた３２ビットのデータを８ビット
毎に出力する。ここで第１番目のコンパランドレジスタ
の下位４ビットには、入力データのＰＴおよびＣＬＰが
格納されており他のビットは０にされているので、ＡＰ
の出力ポートからは、図６の出力側の回線におけるＮＮ
Ｉの第１オクテットから第４オクテットの情報が出力さ
れる。ＵＮＩに接続されている場合は、受信ＡＴＭセル
のＧＦＣが出力ＡＴＭセルに格納される。

【００９３】ＡＰからの４バイトのデータ転送が終了す
ると、ＤＭＡＣ１０３はＣＰＵ１２１に対して割り込み
を発生する。すると、ＣＰＵ１２１は、続けてＮＴ３０
１からＳＥＵ１１１に対する４８バイトのデータ転送を
設定する（Ｓ２２０）。これにより、ＳＥＵ１１１には
図１に示したＡＴＭセルが入力される。

【００９４】ＳＥＵ１１１に入力されたセルデータは、
出力側のポートに転送され、出力側のポートのＤＭＡＣ
１０３により出力側のポートのＮＴ３０１に転送される
（Ｓ２３０）。出力ポートのＮＴ３０１は、転送された
データをシリアルデータに変換して出力側のＡＴ網１５
０に送出する。これにより、本ＡＴＭスイッチング装置
に入力されたＡＴＭセルの転送が行うことができる。転
送が終了すると、ＣＰＵ１２１は、ＡＰ１０２に対して
ＳＱＲＳＴコマンドを発行し、入出力シーケンスを先頭
に戻す（Ｓ２４０）。

【００９５】（5-3 ）ＶＰＩおよびＶＣＩの設定Ｓ１５０でアドレスプロセッサ１０２から割り込みが発
生しない場合は、受信したＡＴＭセルのＶＰＩ、ＶＣＩ
がアドレスプロセッサ１０２に登録されていない。この
ようなＡＴＭセルは、通常、ＢＯＭ又はＳＳＮである。
受信したＢＯＭ又はＳＳＮのＤＡがＡＰ１０１に登録さ
れていれば、ＡＰ１０１は検索によりそのロウを発見し
ＣＰＵ１２１に割り込みを発生する。ＡＰ１０１から割
り込みが発生しない場合は（Ｓ３００）、必要な例外処
理を行う（Ｓ４００）。

【００９６】ＡＰ１０１から割り込みが発生した場合は
（Ｓ３００）、ＡＰ１０１のアドレスレジスタのＨＨＡ
レジスタからヒットしたセグメントのセグメントアドレ
スを読み込む（Ｓ５１０）。次に読み込んだセグメント
アドレスに３を加えた値をＡＰ１０１のアドレスレジス
タに書き込むことにより、ヒットしたデータのポートア
ドレスを指定する（Ｓ５２０）。次にMemory_ ＡＲレジ
スタから出力側の回線のポート値を読み込み（Ｓ５３
０）、出力側の回線で使用するＶＰＩおよびＶＣＩを定
める（Ｓ５４０）。次に、受信したＡＴＭセルのＶＰＩ
／ＶＣＩをＡＰ１０２の使用されていないロウのセグメ
ント０に書き込み、出力側の回線のポート番号をＡＰ１
０２のセグメント１に書き込み、出力側の回線で使用す
るＶＰＩ及びＶＣＩをＡＰ１０２のセグメント３に書き
込み（Ｓ５５０）、Ｓ１４０に戻る。受信したＡＴＭセ
ルのＶＰＩ、ＶＣＩは既にＡＰ１０２に登録されている
ので、Ｓ１５０において、ＡＰ１０２の検索がヒット
し、ＡＴＭセルの転送を行うことができる。

【００９７】本実施例によれば、ＶＰＩ及びＶＣＩがア
ドレスプロセッサ１０２に登録されていれば、アドレス
プロセッサ１０２により入力されたセルを他のＡＴＭ網
に送信することが出来る。またＶＰＩ及びＶＣＩが登録
されていない場合であっても、アドレスプロセッサ１０
１によりＤＡに応じた送信先ポートを検索することが出
来る。従って、ＣＰＵ１２１がＤＡを読み取ることな
く、高速に送信先のポートを判断することが出来る。

【００９８】［実施例２］ＡＴＭスイッチング装置（図
６参照）がＵＮＩのＡＴＭ網に接続されている場合の、
ＣＰＵ１２１の動作を説明する。

【００９９】図１に示されるように、ＵＮＩでは、上位
３オクテットの内、最上位の４ビットに生成的フロー制
御（ＧＦＣ）が記載される。そこでＣＰＵ１２１は、実
施例１で行ったコンパランドデータのマスキングに加え
て、最上位の４ビットをマスキングする。このために、
第１番目のマスクレジスタの最上位の４ビットにも０を
設定する。

【０１００】実施例１では、セグメント０およびセグメ
ント１の最上位の２８ビットにＶＰＩおよびＶＣＩを格
納したが、本実施例では最上位の４ビットに０を格納
し、次の２４ビットにＶＰＩおよびＶＣＩを格納する。
これにより、図１０のＵＮＩで示す２４ビットのＶＰＩ
およびＶＣＩを用いて検索を行うことが出来る。他の動
作は、実施例１で説明した動作と同一なので、説明を省
略する。

【０１０１】［実施例３］ＡＴＭスイッチング装置が、
ＮＮＩのＡＴＭ網とＵＮＩのＡＴＭ網の双方に接続さて
いる場合の、ＣＰＵ１２１の動作を説明する。

【０１０２】ＮＮＩのＡＴＭ網に接続されたアドレスプ
ロセッサに対して、実施例１で説明した方法と同一の手
順で、マスクレジスタの設定およびセグメント０へのデ
ータの格納を行う。ＵＮＩのＡＴＭ網に接続されたアド
レスプロセッサに対して、実施例２で説明した方法と同
一の手順で、マスクレジスタの設定およびセグメント０
へのデータの格納を行う。

【０１０３】設定された呼の送信先のＡＴＭ網がＮＮＩ
であれば、実施例１で説明した方法でセグメント２にデ
ータを格納する。設定された呼の送信先のＡＴＭ網がＵ
ＮＩであれば、実施例２で説明した方法でセグメント２
にデータを格納する。

【０１０４】本実施例によれば、ＮＮＩのＡＴＭ網とＵ
ＮＩのＡＴＭ網の双方の間で、ＡＴＭセルを転送するこ
とが出来る。

【０１０５】［実施例４］実施例１では、ＶＰＩおよび
ＶＣＩ、またはＤＡに基づいてＣＰＵ１２１が送信先ポ
ートを判断する必要がないので、ＣＰＵ１２１の負荷が
減少し、従来より短い遅延時間でスイッチングを行うこ
とが出来る。しかし、新たなＶＰＩおよびＶＣＩが入力
セル中に使用されていた場合に、ＣＰＵ１２１が送信先
ポートで使用するＶＰＩ及びＶＣＩを選択する必要があ
る。この選択には時間がかかりＣＰＵ１２１にとっての
負荷も大きい。

【０１０６】ＶＣを用いればＶＰＩ及びＶＣＩを選択す
る必要が無くなるのでＣＰＵ１２１の負荷を減少させる
ことが出来るが、ＡＴＭ網に収容できる端末の数が制限
されるという欠点がある。そこで本実施例では、送信先
の端末のみに対応づけてＶＰＩおよびＶＣＩを予め定め
ておく。また本実施例では、ＳＥＵ１１１に代えてアド
レスプロセッサ１０２が、入力ポートと出力ポートとの
ルーチングを行う。

【０１０７】（１）ＡＴＭスイッチング装置のハードウ
エア構成図１２は、本実施例におけるＡＴＭスイッチング装置の
ハードウエアブロック図である。図１２において、図６
と同一の機能ブロックには、図６と同一の符号が付して
ある。但し、本実施例のＮＴ３０１〜３０８は、バスマ
スタとしてデータの転送を行う。従って、本実施例では
ＤＭＡＣ１０３が必要とされない。１０４はバスアービ
タであり、複数のＮＴから発生するバス要求を調停す
る。

【０１０８】複数のＡＴＭ回線１５０の中で、一部のＡ
ＴＭ回線はＵＮＩのネットワークに接続され、他のＡＴ
Ｍ回線はＮＮＩのネットワークに接続されている。各Ｎ
Ｔ３０１〜３０８がＵＮＩのＡＴ網に接続されているか
ＮＮＩのＡＴ網に接続されているかを示す接続情報は、
入力装置１２５から入力され、ＣＰＵ１２１は接続情報
をＲＡＭ１２３に格納する。

【０１０９】１３１〜１３４はアドレスプロセッサであ
る。アドレスプロセッサ１３１、１３２は、入力ポート
が左側のバスに接続され、出力ポートが右側のバスに接
続されている。従って、図１２に矢印で示したごとくセ
ルデータを左から右へ通過させることが出来る。アドレ
スプロセッサ１３３、１３４は、入力ポートが右側のバ
スに接続され、出力ポートが左側のポートに接続されて
いる。従ってセルデータを右から左へ通過させることが
出来る。

【０１１０】図１２に示すように、本実施例において
は、各アドレスプロセッサに複数のＮＴが接続されてい
る。ＡＴＭ回線１５０のデータ転送速度はＡＴＭデータ
バス１６０におけるデータ転送速度よりも小さいので、
複数のＮＴから時分割でアドレスプロセッサにデータを
転送する。

【０１１１】（２）アドレスプロセッサ１３２、１３４
の初期設定実施例１と異なる点を以下に説明する。

【０１１２】（2-1 ）ＣＡＭアレーの設定図１３（Ａ）にアドレスプロセッサ１３２、１３４のＣ
ＡＭアレイの設定内容を示す。図１３（Ａ）に示される
ように、カラムサイズは６に設定し、２つのアドレスプ
ロセッサのセグメント０から５に、順に、入力側のＮＴ
のポート番号、入力側のネットワークのＶＰＩおよびＶ
ＣＩ、入力側のネットワークの各ＡＴＭセルで用いるＭ
ＩＤ、出力側のＮＴのポート番号、出力側のネットワー
クのＶＰＩおよびＶＣＩ、並びに出力側のネットワーク
の各ＡＴＭセルで用いるＭＩＤを格納する。

【０１１３】図１に示したようにＮＮＩとＵＮＩではセ
ルの構成が異なる。そこで、ＵＮＩのＶＰＩおよびＶＣ
Ｉを格納したセグメント、ならびにＮＮＩのＶＰＩおよ
びＶＣＩを格納したセグメントについて、それぞれＶＰ
ＩおよびＶＣＩ以外のビットを０に設定する。ＭＩＤを
格納したセグメントの中の使用しないビットも０に設定
する。

【０１１４】（2-2 ）入力シーケンスの設定ＣＰＵ１２１は、ＮＮＩのＡＴＭ網に接続されたＮＴか
らの入力シーケンスをＡチャネルの入力シーケンスに、
またＵＮＩのＡＴＭ網に接続されたＮＴからの入力シー
ケンスをＢチャネルの入力シーケンスに設定する。

【０１１５】本実施例では、ＮＴが３２ビット（４バイ
ト）の自己のポート番号を５３オクテットの受信セルの
上に付加して、合計５７バイトのデータをアドレスプロ
セッサ１０２に転送する。そこで、アドレスプロセッサ
のＣＵＴレジスタの第０ビット〜第５６ビットを１に設
定し他のビットを０に設定する。これにより、アドレス
プロセッサ１０３は、ＮＴから転送される全て（５７バ
イト）のデータを１５個（５７／４）のコンパランドレ
ジスタに取り込む。

【０１１６】図１３（Ａ）に示すように、本実施例で
は、１から４バイト目に送られるポート番号、５から８
バイト目に送られるＶＰＩ／ＶＣＩ、および１０から１
１バイト目に送られるＭＩＤの、３つのコンパランドデ
ータを用いて検索を行う。そこで、ＳＥＡＲＣＨレジス
タの第３ビット、第７ビット、および第１０ビットを１
に設定し他のビットを０に設定する。これにより、１に
設定したビットに対応する入力データ、即ち４番目、８
番目、および１１番目の入力データが入力されたときに
検索が実行される。これらの検索の全てが同一のロウで
ヒットした場合にＣＰＵ１２１に対して割り込みが発生
する。

【０１１７】１回目、２回目、及び３回目の検索は、そ
れぞれセグメント０、１、及び２に対して行うので、１
つ目、２つ目、および３つ目のＣＳレジスタのセグメン
ト指定フィールドに、それぞれセグメント０、１、２を
設定する。これらの検索を行う時にコンパランドデータ
のシフトは行わないので、各ＣＳレジスタのシフト量フ
ィールドに０を設定する。

【０１１８】ＡチャネルのＶＰＩ及びＶＣＩに対応する
マスクレジスタの設定方法は、実施例１で説明したＮＮ
ＩのＡＴＭ網に接続されたアドレスプロセッサの設定方
法と同一である。ＢチャネルのＶＰＩおよびＶＣＩに対
応するマスクレジスタの設定方法は、実施例２で説明し
たＵＮＩのＡＴＭ網に接続されたアドレスプロセッサの
設定方法と同一である。但し本実施例では、ＶＰＩおよ
びＶＣＩが２番目のコンパランドデータに含まれるの
で、２番目のマスクレジスタにマスキング内容を設定す
る。また、ＭＩＤに対応するマスクレジスタには、９バ
イト目の全ビットと１０バイト目の上位６ビット目をマ
スクするように設定する。

【０１１９】（2-3 ）出力シーケンスの設定１番目のＡＯＣレジスタは実施例１の場合と同一に設定
する。出力側のネットワークにおけるＶＰＩおよびＶＣ
Ｉはセグメント４に格納されているので、１番目のＡＯ
ＳＣレジスタにセグメント４を設定する。２番目のＡＯ
ＣレジスタでＣＡＭアレイおよび３番目のコンパランド
レジスタを指定し、２番目のＡＯＣＳレジスタにセグメ
ント５を設定する。これにより、セグメント５の値と３
番目のコンパランドレジスタの値との論理ＯＲが出力さ
れる。３番目〜１４番目のＡＯＣレジスタで、それぞ
れ、４番目から１５番目のコンパランドレジスタを指定
する。これにより、４番目以降の入力データはそのまま
出力される。これらの設定が終了すると、ＣＰＵ１２１
はアドレスプロセッサ１０２にＳＷＩＯＰコマンドを発
行して、アドレスプロセッサ１０２を入出力モード（Ｉ
ＯＰモード）に遷移させる。

【０１２０】（３）アドレスプロセッサ１３１、１３３
の初期設定実施例１と異なる点を以下に説明する。

【０１２１】（3-1 ）ＣＡＭアレーの設定図１３（Ｂ）に示すようにカラムサイズは５に設定す
る。２つのアドレスプロセッサのセグメント０に、ＢＯ
ＭおよびＳＳＮを表すＳＴ中の１ビットのデータを格納
し、セグメント１及び２にＤＡを格納する。セグメント
３には、そのＤＡで特定される送信先ポートの番号を格
納する。セグメント４には、送信先のネットワークで用
いるＶＰＩ／ＶＣＩを格納する。ＶＰＩ／ＶＣＩの値
は、ＤＡに対応づけて予め定めておく。セグメント５に
は、送信先のネットワークで用いるＭＩＤを格納する。
ＭＩＤの値の初期値は０とする。ＶＰＩおよびＶＣＩ、
ならびにＭＩＤを格納したセグメントの中の使用しない
ビットを０に設定する。

【０１２２】（3-2 ）入力シーケンスの設定本実施例では、Ａチャネルのみを用いる。ＣＵＴレジス
タの設定はアドレスプロセッサ１３２、１３４と同一で
あり、４バイトの出力ポート番号を含む全ての入力デー
タを取り込む。検索には、ＡＴＭセルの６オクテットに
含まれれるＳＴ中の１ビット、および１２から１９オク
テットに含まれるＤＡを用いる。ＡＴＭセルの頭には、
４バイトの送信先ポート番号が付加されるので、ＳＴは
１０バイト目に、ＤＡは１６から２３バイト目に送られ
る。そこで、ＳＥＡＲＣＨジスタのビット９、１８、２
２を１に設定し他のビットを０に設定する。これによ
り、１０バイト目、１９バイト目、及び２３バイト目の
入力データが入力されたときに、それぞれ１、２、３回
目の検索が実行される。全ての検索が同一のロウでヒッ
トした場合にＣＰＵ１２１に対して割り込みが発生す
る。

【０１２３】１回目の検索を行う際にはコンパランドデ
ータのシフトを行わないので、１番目のＣＳレジスタに
のシフト量フィールドに０を設定する。１３から１６バ
イト目のデータは４番目のコンパランドレジスタに格納
され、１７から２０番目のデータは５番目のコンパラン
ドレジスタに格納されている。従って、１９バイト目の
入力データが入力されたときに行う２回目の検索は、４
番目のコンパランドレジスタから５番目のコンパランド
レジスタに１バイトシフトさせた上で行う必要がある。
そこで２番目の検索に対応するＣＳレジスタのシフト量
フィールドに１を設定する。同様に３番目の検索に対応
するＣＳレジスタのシフト量フィールドに１を設定す
る。１、２、３回目の検索はそれぞれセグメント０、
１、２に対して行うので、１、２、３番目のＣＳレジス
タのセグメント指定フィールドに、それぞれセグメント
０、１、２を設定する。

【０１２４】１回目の検索に使用するコンパランドデー
タの中で、ＳＴの中のＢＯＭおよびＳＳＮを表す１ビッ
ト以外の全てのビットは０にマスクする。そこで、１つ
めのマスクレジスタの上記１ビットに対応するビットを
１に設定し、他のビットを０に設定する。２回目及び３
回目の検索ではコンパランドデータをマスクしないの
で、２番目及び３番目のマスクレジスタの全てのビット
を１に設定する。

【０１２５】（3-3 ）出力シーケンスの設定出力シーケンスは、アドレスプロセッサ１３２、１３４
と同一に設定する。

【０１２６】（４）ＡＴＭスイッチング装置のスイッチ
ング動作図１４を用いて、アドレスプロセッサ１０２の初期設定
が終了し、データの転送を行う場合のＣＰＵ１２１の動
作を説明する。説明を簡単にするために、ＮＴ３０１か
らＮＴ３０５へ転送するセルがＮＴ３０１のＡＴＭ回線
１５０から受信された場合を例として考える。

【０１２７】ＮＴ３０１は１セルのデータを受信する
と、バスアービタ１０４に対してバス１６０を要求す
る。バスアービタ１０４は、他のＮＴからのバス要求と
の調停を行う。バスを与えられたＮＴ３０１は、ＣＰＵ
１２１に対して割り込みを発生する。するとＣＰＵ１２
１は、ＮＴ３０１のＡＴＭセルからＰＴを読み込み（Ｓ
５１０）、受信したＡＴＭセルがユーザ情報であるか否
かを判断する（Ｓ５２０）。ユーザ情報でない場合は網
情報なので、網の管理等の必要な処理を行う（Ｓ８０
０）。

【０１２８】受信したＡＴＭセルがユーザ情報の場合
は、ＲＡＭ１２３に格納した接続情報を参照して、割り
込みを行ったＮＴがＵＮＩのＡＴＭ網に接続されている
か、ＮＮＩのＡＴＭ網に接続されているかを判断する。
ＮＮＩ網に接続されている場合はアドレスプロセッサ１
３２の入力シーケンスをＡチャネルに設定し、ＵＮＩ網
に接続されている場合はアドレスプロセッサの入力シー
ケンスをＢチャネルに設定する（Ｓ５３０）。

【０１２９】設定が終わるとＮＴ３０１に対してデータ
の転送を許可する。データの転送を許可されたＮＴ３０
１は、アドレスプロセッサ１３１および１３２に対し
て、自己のポート番号および５３オクテットのセルデー
タの合計５７バイトのデータを転送する。ここで、アド
レスプロセッサ１３１および１３２のＷＲ信号線は接続
されているので、１回の転送で双方のアドレスプロセッ
サに対してデータを転送することが出来る。データの転
送が終了するとＮＴ３０１はバス１６０を解放する（Ｓ
５４０）。

【０１３０】アドレスプロセッサ１３１、１３２はＩＯ
Ｐモードに遷移しているので、入力ポートからデータが
入力されると検索を実行する。ヒットしたデータがある
と、アドレスプロセッサ１３１、１３２はＣＰＵ１２１
に対して割り込みを発行する。転送されたセルがＢＯＭ
又はＳＳＮであって、そのＤＡがアドレスプロセッサ１
３１に登録されている場合は、アドレスプロセッサ１３
１から割り込みが生じる（Ｓ５５０）。この場合ＣＰＵ
１２１は、アドレスプロセッサ１３１のヒットしたロウ
のセグメント３の値を読み取り、アドレスプロセッサに
入力されたセルの出力先を判断する（Ｓ５５５）。本実
施例では出力先がＮＴ３０５なので、ＣＰＵ１２１は、
ＮＴ３０５に対してアドレスプロセッサ１０２からのデ
ータの読み込みを指示する（Ｓ５６０）。

【０１３１】ＮＴ３０５は、バスアービタ１０４に対し
てバスを要求し、バスを与えられるとアドレスプロセッ
サ１３１から５３バイトのデータを読み込む。これによ
り、ＮＴ３０１に入力されたセルの転送が行われる。５
３バイトのデータの読み込みを終えたＮＴ３０５はバス
１６１を解放する。

【０１３２】次に、アドレスプロセッサ１３２から割り
込みが生じたか否かを判断し（Ｓ５７０）、割り込みが
生じてない場合は、ＣＰＵ１２１はアドレスプロセッサ
１３１から出力先のポート番号、ＶＰＩ／ＶＣＩ、およ
びＭＩＤを読み込み、アドレスプロセッサ１３２の空い
ているロウのセグメント３から５に格納する（Ｓ６０
０）。また、ＡＴＭセルを受信したポートの番号、受信
ＡＴＭセルのＶＰＩ／ＶＣＩ、およびＭＩＤを、そのロ
ウのセグメント０から２に格納する（Ｓ６１０）。

【０１３３】Ｓ５７０で割り込みが生じていたと判断し
た場合は、アドレスプロセッサ１３１のヒットしたロウ
のセグメント３〜５の値を読み取り、アドレスプロセッ
サ１３２のヒットしたロウのセグメント３〜５に格納す
る（Ｓ５８０）。次に、アドレスプロセッサ１３１のヒ
ットしたろうのセグメント５のＭＩＤをインクリメント
する。ＭＩＤの全てのビットが１であれば更に１つイン
クリメントしてＡＬＬ０にする。これにより各ＤＡにつ
いて、いずれかの受信ポートから新たなＢＯＭまたはＳ
ＳＮを受信する毎に、送信先のネットワーク上で異なる
ＭＩＤを使用することが出来る。ここで、ＤＡとＶＰＩ
／ＶＣＩとは１対１に対応するので、特定のＶＰＩ／Ｖ
ＣＩに対して、各ＢＯＭ又はＳＳＮ毎に異なるＭＩＤを
使用することが出来る。また、１０ビットで指定される
ＭＩＤの値の種類は、送信先ポートで同時に使用される
ＢＯＭ〜ＣＯＭの数より遥かに多いので、ＭＩＤにより
単一のＢＯＭ〜ＣＯＭを識別することが出来る。

【０１３４】Ｓ５５０でアドレスプロセッサ１３１から
割り込みが生じない場合は、アドレスプロセッサ１３２
から割り込みが生じたか否かを判断し（Ｓ７００）、割
り込みが生じていた場合は、アドレスプロセッサ１３２
のヒットしたロウのセグメント３の値を読み取り、セル
の出力先を判断する（Ｓ７１０）。本実施例では出力先
がＮＴ３０５なので、ＣＰＵ１２１は、ＮＴ３０５に対
してアドレスプロセッサ１３２からのデータの読み込み
を指示する（Ｓ７２０）。

【０１３５】Ｓ７００でアドレスプロセッサ１３２から
割り込みが生じていないと判断した場合は、当該セルの
出力先が判断できないので、必要なエラー処理を行う
（Ｓ７３０）。

【０１３６】［実施例５］図１５のハードウエアブロッ
ク図に示すように、実施例１〜４で用いた、スイッチン
グエレメントユニットによるＡＴＭセルのスイッチング
と、実施例５で用いた、アドレスプロセッサ１０２によ
るＡＴＭセルのスイッチングの双方を組み合わせて用い
ることもできる。図１５において、図６で示した機能ブ
ロックと同一の機能ブロックには、図６と同一の符号が
付してある。これらの機能ブロックの説明は省略する。

【０１３７】実施例１〜４では、受信したセルの出力ポ
ートの番号をＣＰＵ１２１が読み取り、読み取ったデー
タに基づいてＳＥＵ１１１の設定を行った。しかし、ア
ドレスプロセッサが出力ポートの番号を直接ＳＥＵ１１
１に転送しても良い。この場合ＳＥＵ１１１は、アドレ
スプロセッサ１０２から受信したポート番号に基づいて
入力ポートと出力ポートとの接続を行う。受信したデー
タの何番目にポート番号を示すかは予め設定しておく。

【０１３８】本実施例においては、ＮＴ１０１は、ＡＴ
Ｍセルを受信すると自己のポート番号ならびにＶＰＩお
よびＶＣＩを、アドレスプロセッサ１３１、１３２に転
送する。するとアドレスプロセッサ１３１、１３２は受
信したセルの送信先のポート番号を検索し、検索したポ
ート番号をスイッチングエレメント１１１に転送する。
スイッチングエレメント１１１は受信したポート番号に
基づいてポート間の接続を行い、続いて転送されるＡＴ
Ｍセルを出力先のポートに転送する。

【０１３９】この場合、ＣＰＵ１２１が出力先のポート
を読み取って転送先の設定を行う必要がないので、ＣＰ
Ｕ１２１の付加が軽減されると共に、スイッチングの遅
延時間を一層短縮することが出来る。

【０１４０】［その他］実施例１〜３では、ＡＴＭセル
のヘッダ情報のみをアドレスプロセッサに入力し、情報
フィールドのデータはＤＭＡで直接スイッチングエレメ
ントユニットに転送した。しかしながら、実施例５と同
様に、ＡＴＭセルの全ての情報をアドレスプロセッサに
転送し、更にアドレスプロセッサからスイッチングエレ
メントに転送を行っても良い。

【０１４１】この場合は、ＮＴからのデータの転送先は
アドレスプロセッサのみである。従ってＮＴは、ＣＰＵ
への割り込みを行うことなく、直接ＤＭＡＣに対してデ
ータ転送要求を発行することが出来る。ＮＴからデータ
転送要求があると、ＤＭＡＣはＮＴからアドレスプロセ
ッサへデータを転送する。この場合は、ＣＰＵ１２１の
負荷が小さくなり、更にスイッチング時間を短縮すると
が出来る。

【０１４２】実施例１〜５では、図６、図５または図１
５に示すハードウエア構成を有するＡＴＭスイッチング
装置を用いた。しかしながら、本明細書の記載に基づい
て、受信したＡＴＭセルのＶＰＩおよびＶＣＩがアドレ
スプロセッサに入力され、受信したＡＴＭセルの出力ポ
ートがアドレスプロセッサにより検索され、検索結果に
よりポート間のスイッチングを行われるハードウエア構
成を有する、他のＡＴＭスイッチング装置に本発明を応
用することは、当業者が容易に行うことが出来る。

【０１４３】アドレスプロセッサ１０２のインプリメン
ト（内部回路の当てはめ）には多様な方法が考えられ
る。一例としては、本出願人による先願、特願平５−２
４８１１９、特願平５−２４８１２０、特願平６−０１
６４２７、特願平６−０１６７６８、または特願平６−
０１６７６９に記載された連想メモリを用いることがで
きる。しかしながら、どのような内部回路を有するかに
拘わらず、本明細書に記載したアドレスプロセッサと同
一または均等な構成を有するデバイスを本明細書で説明
したＡＴＭスイッチング装置に用いることが出来ること
は言うまでもない。

【０１４４】実施例１〜５では、アドレスプロセッサを
ＡＴＭセルのスイッチングに用いた。しかし、ＡＴＭ通
信回線に限らず、通信回線上に送信されるデータフレー
ムがいずれの呼に属するかが、データフレーム内の識別
情報で識別される場合には、上記実施例と同様の方法に
より、複数の通信回線間のデータフレームのスイッチン
グにアドレスプロセッサを用いることが出来る。このよ
うなネットワークとしてはＮ- ＩＳＤＮが揚げられる。

【０１４５】

【発明の効果】

（１）コネクションレス型の通信網をＶＣで接続した場
合、フレームを受信する毎に各通信回線でＶＰＩ及びＶ
ＣＩを定めるが、従来は、この時に生じる交換機の負荷
およびフレーム転送遅延が大きかった。これに対して実
施例１から３に記載の発明によればＶＰＩおよびＶＣＩ
がアドレスプロセッサにより自動的に決定されるので、
ＣＰＵの負荷およびフレーム転送の遅延を小さくするこ
とが出来る。また、ＣＰＵ１２１がＶＰＩおよびＶＣＩ
を読み取ってＡＴＭセルの出力先を判断する必要がない
ので、出力先が決定されるまでの時間が短く、スイッチ
ングにより生じる遅延時間が一層小さくなる。

【０１４６】（２）ＰＶＣでは、従来１つのＶＰＩ及び
ＶＣＩによって特定の送信元および送信先が決定されて
いたのに対して、実施例４に記載の発明では送信先のみ
に対応づけてＶＰＩおよびＶＣＩを定めている。従って
より多くの端末を識別することが出来、ネットワークに
より多くの端末を収容することが出来る。このため、従
来ＰＶＣは特定の企業内で、大規模なＬＡＮ間を接続す
るＡＴＭ網に使われることが多くかったのに対して、本
発明によれば、企業間や多数の小規模なＬＡＮ間を相互
に接続することができる。また、ＶＣで接続した場合と
比較すると、ＶＰＩ／ＶＣＩを決定する必要がないので
ＣＰＵの負荷およびフレーム転送の遅延を小さく抑える
ことが出来る。

【０１４７】特に、請求項１または６に記載の発明は、
受信したＡＴＭセルのＭＩＤを変更してから送信先ＡＴ
Ｍ回線に送信するので、複数のＡＴＭ回線から受信した
ＡＴＭセルが同一のＭＩＤを使用していた場合でも、送
信先でそれぞれ異なるＭＩＤを使用することにより、２
つのＡＴＭセルを識別することが出来る。

【０１４８】請求項２または７に記載の発明は、受信し
たＡＴＭセルのＭＩＤを送信先ＡＴＭ回線上で使用され
ていないＭＩＤに変更するので、２つのＡＴＭセルが同
一のＡＴＭ回線から受信されたか異なるＡＴＭ回線から
受信されたかに拘わらず、送信先ＡＴＭ回線上で、容易
かつ確実に異なるＭＩＤを使用することが出来る。

【０１４９】請求項３または８に記載の発明は、受信し
たＡＴＭセルがＢＯＭ又はＳＳＮである場合に、ＡＴＭ
セルのＭＩＤを送信先ＡＴＭ回線で使用されていないＭ
ＩＤに変更し、続くＣＯＭ又はＥＯＭを受信した場合
に、そのＭＩＤをＢＯＭで使用したＭＩＤと同一のＭＩ
Ｄデータに変更するので、ＢＯＭまたはＳＳＮを受信す
る毎に異なるＭＩＤを使用することが出来る。

【０１５０】請求項１から３又は５から８に記載の発明
によれば、ＭＩＤによって単一のＢＯＭからＣＯＭまで
のセルを識別できるので、同一のＡＴＭ回線において複
数種類のＢＯＭからＣＯＭまでのＡＴＭセル（例えば、
異なる送信元から送信されたＢＯＭからＣＯＭまでのＡ
ＴＭセル）が、同一のＶＰＩおよびＶＣＩを使用するこ
とが出来る。従って、送信先のみに対応づけたＶＰＩ及
びＶＣＩを予め定めておくことが出来る。このため送信
先及び送信元に対応づけてＶＰＩ及びＶＣＩを予め定る
たＶＣと比較して、多くのＡＴＭ端末を収容することが
出来る。

【０１５１】請求項４、５、９、または１０に記載の発
明は、受信したＡＴＭセルがＢＯＭまたはＳＳＮである
場合に、ＡＴＭセルのＤＡを用いてＡＴＭセルの送信先
ＡＴＭ回線を検索してＢＯＭ又はＳＳＮを転送し、続く
ＣＯＭ又はＥＯＭを受信した場合に、ＢＯＭ又はＳＳＮ
を転送したＡＴＭ回線にＣＯＭ又はＥＯＭを送信するの
で、ＤＡを用いて送信先を決定することが出来る。ＶＰ
ＩおよびＶＣＩによって送信元端末及び送信先端末を識
別する必要がないので、多くの端末を収容することが出
来る。

【図面の簡単な説明】

【図１】ＡＴＭヘッダの構成を示す説明図である。

【図２】ＡＴＭ情報フィールドの構成を示す説明図であ
る。

【図３】ＡＴＭセルのペイロードの構成を示す説明図で
ある。

【図４】ＡＴＭ網の構成例を示す説明図である。

【図５】従来のＡＴＭスイッチング装置のハードウエア
ブロック図である。

【図６】第１の実施例における本発明ＡＴＭスイッチン
グ装置のハードウエアブロック図である。

【図７】アドレスプロセッサのハードウエアブロック図
である。

【図８】ＣＡＭの基本ワードの構成を示す説明図であ
る。

【図９】ＣＡＭのテーブル構成図である。

【図１０】第１の実施例におけるＣＡＭのテーブル定義
を示す説明図である。

【図１１】第１の実施例における検索動作を示すフロー
チャートである。

【図１２】第４の実施例における本発明ＡＴＭスイッチ
ング装置のハードウエアブロック図である。

【図１３】第４の実施例におけるＣＡＭのテーブル定義
を示す説明図である。

【図１４】第４の実施例における検索動作を示すフロー
チャートである。

【図１５】その他の実施例における本発明ＡＴＭスイッ
チング装置のハードウエアブロック図である。

【符号の説明】

１０ＡＴＭ網１１〜１３ＡＴＭスイッチング装置２１〜２４端末３１ＩＷＵ４４〜４６ＬＡＮ端末１０１、１０２アドレスプロセッサ１０３ダイナミックメモリアクセスコントローラ１０４バスアービタ１１１スイッチングエレメントユニット１２１ＣＰＵ１２２ＲＯＭ１２３ＲＡＭ１２４タイマー１２５入力装置１２６表示装置１３１〜１３４アドレスプロセッサ１５０ＡＴＭ通信回線１６０〜１６１ＡＴＭデータバス１７０ＣＰＵバス２１０入力ポート２１１データフォーマッター２１２入力ポートシーケンサ２２０出力ポート２２２出力ポートシーケンサ２３０ＣＰＵポート２３１フラグロジック２５０ＣＡＭアレー２５１エンプティビット２５２バウンダリビット２５３セグメント番号ビット２５４セグメント２５５ヒット／ミスヒットフラグ２５６アクセスビット３０１〜３０８ネットワークターミネータ（ＮＴ）

Claims

【特許請求の範囲】

【請求項１】複数のＡＴＭ回線の相互間でＡＴＭセル
のスイッチングを行うスイッチング装置において、ＡＡＬタイプ３／４のＡＴＭセルの受信を行う受信手段
と、当該受信手段により受信した前記ＡＴＭセルの送信先Ａ
ＴＭ回線を検索する検索手段と、前記受信手段により受信したＡＴＭセルのＭＩＤを変更
する変更手段と、当該変更手段によりＭＩＤを変更したＡＴＭセルを、前
記検索手段により検索した前記送信先ＡＴＭ回線に送信
する送信手段とを備えたことを特徴とするスイッチング
装置。
【請求項２】請求項１に記載のスイッチング装置にお
いて、前記変更手段は、前記受信手段により受信したＡＴＭセルのＭＩＤを、前
記送信先ＡＴＭ回線上で使用されていないＭＩＤに変更
することを特徴とするスイッチング装置。
【請求項３】請求項１に記載のスイッチング装置にお
いて、前記変更手段は、前記受信手段により受信した前記ＡＴＭセルがＢＯＭ又
はＳＳＮである場合に、当該ＡＴＭセルのＭＩＤを前記
送信先ＡＴＭ回線で使用されていないＭＩＤに変更し、前記受信手段により受信した前記ＡＴＭセルがＣＯＭ又
はＥＯＭである場合に、当該ＡＴＭセルのＭＩＤを当該
ＡＴＭセルが続く前記ＢＯＭの前記送信先ＡＴＭ回線に
おけるＭＩＤデータに変更することを特徴とするスイッ
チング装置。
【請求項４】複数のＡＴＭ回線の相互間で、ＡＴＭセ
ルのスイッチングを行うスイッチング装置において、ＡＴＭセルの送信先のＡＴＭ回線をＡＴＭセルのＤＡに
対応づけて格納する第１の格納手段と、ＡＡＬタイプ３／４のＡＴＭセルの受信を行う受信手段
と、当該受信手段により受信したＡＴＭセルがＢＯＭまたは
ＳＳＮである場合に、当該ＡＴＭセルのＤＡを用いて、
前記第１の格納手段から当該ＡＴＭセルの送信先ＡＴＭ
回線を検索する第１の検索手段と、当該送信先ＡＴＭ回線を、前記ＢＯＭ又はＳＳＮを受信
したＡＴＭ回線、並びに前記ＢＯＭ又はＳＳＮのＶＰＩ
及びＶＣＩに対応づけて格納する第２の格納手段と、前記第１の検索手段により検索した前記送信先ＡＴＭ回
線に前記ＢＯＭ又はＳＳＮを転送する手段と、前記ＡＴＭ回線から受信したＡＴＭセルがＣＯＭ又はＥ
ＯＭである場合に、当該ＣＯＭ又はＥＯＭを受信したＡ
ＴＭ回線、並びに前記ＢＯＭ又はＳＳＮのＶＰＩ及びＶ
ＣＩを前記第２の格納手段から検索する第２の検索手段
と、当該第２の検索手段により検索したＡＴＭ回線、ＶＰ
Ｉ、およびＶＣＩに対応づけて前記第２の格納手段に格
納された、前記送信先ＡＴＭ回線に対して、前記ＣＯＭ
及びＥＯＭを転送する第２の転送手段とを備えたことを
特徴とするスイッチング装置。
【請求項５】請求項４に記載のスイッチング装置にお
いて、前記受信手段により受信した前記ＡＴＭセルがＢＯＭ又
はＳＳＮである場合に、当該ＡＴＭセルのＭＩＤを前記
送信先ＡＴＭ回線で使用されていないＭＩＤに変更する
第１の変更手段を更に備え、前記第１の転送手段は、前記送信先ＡＴＭ回線に、前記
第１の変更手段によりＭＩＤデータを変更した前記ＢＯ
Ｍ又はＳＳＮを転送し、前記第２の格納手段は、前記送信先ＡＴＭ回線、及び前
記変更手段により変更する新たな前記ＭＩＤを、前記Ｂ
ＯＭ又はＳＳＮを受信したＡＴＭ回線、並びに前記ＢＯ
Ｍ又はＳＳＮのＶＰＩ、ＶＣＩ、およびＭＩＤに対応づ
けて格納し、前記第２の検索手段は、前記判断手段によりＣＯＭ又は
ＥＯＭセルであると判断した場合に、当該ＣＯＭ又はＥ
ＯＭのＶＰＩ、ＶＣＩ、およびＭＩＤを前記第２の格納
手段から検索し、前記第２の変更手段は、前記ＣＯＭ又はＥＯＭのＭＩＤ
を、前記第２の検索手段により検索したＶＰＩ、ＶＣ
Ｉ、およびＭＩＤに対応づけられたＭＩＤに変更し、前記第２の転送手段は、前記第２の検索手段により検索
したＶＰＩ、ＶＣＩ、およびＭＩＤに対応づけられた前
記送信先ＡＴＭ回線に、前記第２の変更手段によりＭＩ
Ｄを変更した前記ＡＴＭセルを転送することを特徴とす
るスイッチング装置。
【請求項６】複数のＡＴＭ回線の相互間でＡＴＭセル
のスイッチングを行うスイッチング方法において、ＡＡＬタイプ３／４のＡＴＭセルの受信を行う受信ステ
ップと、当該受信ステップにより受信した前記ＡＴＭセルの送信
先ＡＴＭ回線を検索する検索ステップと、前記受信ステップにより受信したＡＴＭセルのＭＩＤを
変更する変更ステップと、当該変更ステップによりＭＩＤを変更したＡＴＭセル
を、前記検索ステップにより検索した前記送信先ＡＴＭ
回線に送信する送信ステップとを備えたことを特徴とす
るスイッチング方法。
【請求項７】請求項６に記載のスイッチング方法にお
いて、前記変更ステップは、前記受信ステップにより受信したＡＴＭセルのＭＩＤ
を、前記送信先ＡＴＭ回線上で使用されていないＭＩＤ
に変更することを特徴とするスイッチング方法。
【請求項８】請求項６に記載のスイッチング方法にお
いて、前記変更ステップは、前記受信ステップにより受信した前記ＡＴＭセルがＢＯ
Ｍ又はＳＳＮである場合に、当該ＡＴＭセルのＭＩＤを
前記送信先ＡＴＭ回線で使用されていないＭＩＤに変更
し、前記受信ステップにより受信した前記ＡＴＭセルがＣＯ
Ｍ又はＥＯＭである場合に、当該ＡＴＭセルのＭＩＤを
当該ＡＴＭセルが続く前記ＢＯＭの前記送信先ＡＴＭ回
線におけるＭＩＤデータに変更することを特徴とするス
イッチング方法。
【請求項９】複数のＡＴＭ回線の相互間で、ＡＴＭセ
ルのスイッチングを行うスイッチング方法において、ＡＴＭセルの送信先のＡＴＭ回線をＡＴＭセルのＤＡに
対応づけて第１の格納手段に格納する第１の格納ステッ
プと、ＡＡＬタイプ３／４のＡＴＭセルの受信を行う受信ステ
ップと、当該受信ステップにより受信したＡＴＭセルがＢＯＭま
たはＳＳＮである場合に、当該ＡＴＭセルのＤＡを用い
て、前記第１の格納手段から当該ＡＴＭセルの送信先Ａ
ＴＭ回線を検索する第１の検索ステップと、当該送信先ＡＴＭ回線を、前記ＢＯＭ又はＳＳＮを受信
したＡＴＭ回線、並びに前記ＢＯＭ又はＳＳＮのＶＰＩ
及びＶＣＩに対応づけて第２の格納手段に格納する第２
の格納ステップと、前記第１の検索ステップにより検索した前記送信先ＡＴ
Ｍ回線に前記ＢＯＭ又はＳＳＮを転送するステップと、前記ＡＴＭ回線から受信したＡＴＭセルがＣＯＭ又はＥ
ＯＭである場合に、当該ＣＯＭ又はＥＯＭを受信したＡ
ＴＭ回線、並びに前記ＢＯＭ又はＳＳＮのＶＰＩ及びＶ
ＣＩを前記第２の格納手段から検索する第２の検索ステ
ップと、当該第２の検索ステップにより検索したＡＴＭ回線、Ｖ
ＰＩ、およびＶＣＩに対応づけて前記第２の格納手段に
格納された、前記送信先ＡＴＭ回線に対して、前記ＣＯ
Ｍ及びＥＯＭを転送する第２の転送ステップとを備えた
ことを特徴とするスイッチング方法。
【請求項１０】請求項９に記載のスイッチング方法に
おいて、前記受信ステップにより受信した前記ＡＴＭセルがＢＯ
Ｍ又はＳＳＮである場合に、当該ＡＴＭセルのＭＩＤを
前記送信先ＡＴＭ回線で使用されていないＭＩＤに変更
する第１の変更ステップを更に備え、前記第１の転送ステップは、前記送信先ＡＴＭ回線に、
前記第１の変更ステップによりＭＩＤデータを変更した
前記ＢＯＭ又はＳＳＮを転送し、前記第２の格納ステップは、前記送信先ＡＴＭ回線、及
び前記変更ステップにより変更する新たな前記ＭＩＤ
を、前記ＢＯＭ又はＳＳＮを受信したＡＴＭ回線、並び
に前記ＢＯＭ又はＳＳＮのＶＰＩ、ＶＣＩ、およびＭＩ
Ｄに対応づけて格納し、前記第２の検索ステップは、前記判断ステップによりＣ
ＯＭ又はＥＯＭセルであると判断した場合に、当該ＣＯ
Ｍ又はＥＯＭのＶＰＩ、ＶＣＩ、およびＭＩＤを前記第
２の格納手段から検索し、前記第２の変更ステップは、前記ＣＯＭ又はＥＯＭのＭ
ＩＤを、前記第２の検索ステップにより検索したＶＰ
Ｉ、ＶＣＩ、およびＭＩＤに対応づけられたＭＩＤに変
更し、前記第２の転送ステップは、前記第２の検索ステップに
より検索したＶＰＩ、ＶＣＩ、およびＭＩＤに対応づけ
られた前記送信先ＡＴＭ回線に、前記第２の変更ステッ
プによりＭＩＤを変更した前記ＡＴＭセルを転送するこ
とを特徴とするスイッチング方法。