JPH0969839A - Ａｔｍ交換機及びａｔｍ交換機におけるｖｐｉ・ｖｃｉの管理方法 - Google Patents
Ａｔｍ交換機及びａｔｍ交換機におけるｖｐｉ・ｖｃｉの管理方法Info
- Publication number
- JPH0969839A JPH0969839A JP22433795A JP22433795A JPH0969839A JP H0969839 A JPH0969839 A JP H0969839A JP 22433795 A JP22433795 A JP 22433795A JP 22433795 A JP22433795 A JP 22433795A JP H0969839 A JPH0969839 A JP H0969839A
- Authority
- JP
- Japan
- Prior art keywords
- value
- vpi
- vci
- storage unit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＶＰＩ及びＶＣＩの組合せを、高価なメモリ
を使用せずにかつリアルタイムで管理することができる
ＡＴＭ交換機を提供することを第１の課題とする。 【解決手段】 二重化された現用系と予備系とで構成さ
れ、整列されたＶＰＩ値毎に、整列されたＶＣＩ値が対
応づけられて記憶される記憶領域を有する記憶部と、二
重化された現用系と予備系とで構成され、入力されたＶ
ＰＩ値及びＶＣＩ値と同一値が記憶されている記憶部の
アドレスを二分探索する二分探索部と、ＶＰＩ値及びＶ
ＣＩ値が現用系の記憶部に追加記憶されるときの記憶領
域に空アドレスが無い場合、記憶部及び二分探索部にお
ける現用系と予備系とが切り替わって動作するように制
御する動作制御部とを備えて構成した。
を使用せずにかつリアルタイムで管理することができる
ＡＴＭ交換機を提供することを第１の課題とする。 【解決手段】 二重化された現用系と予備系とで構成さ
れ、整列されたＶＰＩ値毎に、整列されたＶＣＩ値が対
応づけられて記憶される記憶領域を有する記憶部と、二
重化された現用系と予備系とで構成され、入力されたＶ
ＰＩ値及びＶＣＩ値と同一値が記憶されている記憶部の
アドレスを二分探索する二分探索部と、ＶＰＩ値及びＶ
ＣＩ値が現用系の記憶部に追加記憶されるときの記憶領
域に空アドレスが無い場合、記憶部及び二分探索部にお
ける現用系と予備系とが切り替わって動作するように制
御する動作制御部とを備えて構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode：非同期転送モード）交換機と、Ａ
ＴＭ交換機におけるＶＰＩ・ＶＣＩの管理方法に関す
る。
nous Transfer Mode：非同期転送モード）交換機と、Ａ
ＴＭ交換機におけるＶＰＩ・ＶＣＩの管理方法に関す
る。
【０００２】
【従来の技術】ＡＴＭセルには、ＶＰＩ（Virtual Path
Identifier ：仮想パス識別子）及びＶＣＩ（Virtual
Channel Identifier：仮想チャンネル識別子）と呼ばれ
る二つのルーティング（通信経路選択）・フィールドが
設けられている（図９参照）。
Identifier ：仮想パス識別子）及びＶＣＩ（Virtual
Channel Identifier：仮想チャンネル識別子）と呼ばれ
る二つのルーティング（通信経路選択）・フィールドが
設けられている（図９参照）。
【０００３】前記ＶＰＩは、８ビット長であり、前記Ｖ
ＣＩは、１６ビット長であるから、前記ＶＰＩ及び前記
ＶＣＩを組み合わせると、２の（８＋１６）乗、即ち２
24通りの値を選択することができる。
ＣＩは、１６ビット長であるから、前記ＶＰＩ及び前記
ＶＣＩを組み合わせると、２の（８＋１６）乗、即ち２
24通りの値を選択することができる。
【０００４】しかしながら、前記ＶＰＩ及び前記ＶＣＩ
の組合せが取りうる値のうち、実際のＡＴＭ交換機で必
要となるのは、例えば“４０９６”に限られる。この
“４０９６”という値は、ＡＴＭ Ｆｏｒｕｍで承認が
得られたＵＮＩ（User-NetworkInterface)仕様により規
定されており、ＡＴＭセルの転送速度により定められた
コネクション数に由来している。
の組合せが取りうる値のうち、実際のＡＴＭ交換機で必
要となるのは、例えば“４０９６”に限られる。この
“４０９６”という値は、ＡＴＭ Ｆｏｒｕｍで承認が
得られたＵＮＩ（User-NetworkInterface)仕様により規
定されており、ＡＴＭセルの転送速度により定められた
コネクション数に由来している。
【０００５】そして、ＡＴＭ交換機では、加入者回線等
を介して到達したＡＴＭセルに格納されていた前記ＶＰ
Ｉ及び前記ＶＣＩの組合せを、ＡＴＭセルが到達する毎
に、リアルタイムに管理することが必要となっている。
を介して到達したＡＴＭセルに格納されていた前記ＶＰ
Ｉ及び前記ＶＣＩの組合せを、ＡＴＭセルが到達する毎
に、リアルタイムに管理することが必要となっている。
【０００６】このような管理を行うため、従来、下記の
技術が提案・実施されている。第１の従来技術は、２24
のアドレスを有するメモリを使用して、前記組合せが出
現していたか否か等を判断する。即ち、前記組合せが出
現している場合、組合せによる値をメモリのアドレスと
みなして、そのアドレスに対応する記憶領域に１から４
０９６までの整数のうちのいずれかを格納しておき、前
記組合せが出現していない場合、そのことを表す値（例
えば、０）を格納しておく。
技術が提案・実施されている。第１の従来技術は、２24
のアドレスを有するメモリを使用して、前記組合せが出
現していたか否か等を判断する。即ち、前記組合せが出
現している場合、組合せによる値をメモリのアドレスと
みなして、そのアドレスに対応する記憶領域に１から４
０９６までの整数のうちのいずれかを格納しておき、前
記組合せが出現していない場合、そのことを表す値（例
えば、０）を格納しておく。
【０００７】第２の従来技術は、４０９６のアドレスを
有するメモリを利用して、前記組合せが出現していたか
否か等を判断する。即ち、ＡＴＭ交換機にＡＴＭセルが
到達する毎に、前記組合せがメモリに格納されているか
否かを１番目のアドレスから順に比較していく。そし
て、比較の結果、前記組合せが格納されていないと判断
された組合せを、メモリに追加して格納する。なお、こ
の第２の従来技術では、ＣＡＭ(Contention Associatio
n Memory) と呼ばれ、入力と一致する内容が格納された
アドレスを出力するメモリを使用して実現するのが一般
的である。
有するメモリを利用して、前記組合せが出現していたか
否か等を判断する。即ち、ＡＴＭ交換機にＡＴＭセルが
到達する毎に、前記組合せがメモリに格納されているか
否かを１番目のアドレスから順に比較していく。そし
て、比較の結果、前記組合せが格納されていないと判断
された組合せを、メモリに追加して格納する。なお、こ
の第２の従来技術では、ＣＡＭ(Contention Associatio
n Memory) と呼ばれ、入力と一致する内容が格納された
アドレスを出力するメモリを使用して実現するのが一般
的である。
【０００８】
【発明が解決しようとする課題】前記第１の従来技術
は、使用するメモリの容量が大きすぎるため、ＡＴＭ交
換機のコストアップを招き、実現するのは現実的ではな
い。
は、使用するメモリの容量が大きすぎるため、ＡＴＭ交
換機のコストアップを招き、実現するのは現実的ではな
い。
【０００９】前記第２の従来技術は、ＣＡＭを用いない
場合、最大４０９６回の比較が必要であり、しかもこの
比較は、ＡＴＭ交換機にＡＴＭセルが到達する時間間隔
よりも早く終了する必要がある。そのため、高速アクセ
スが可能なメモリを使用しなければならず、ＡＴＭ交換
機のコストアップの要因となっている。
場合、最大４０９６回の比較が必要であり、しかもこの
比較は、ＡＴＭ交換機にＡＴＭセルが到達する時間間隔
よりも早く終了する必要がある。そのため、高速アクセ
スが可能なメモリを使用しなければならず、ＡＴＭ交換
機のコストアップの要因となっている。
【００１０】また前記第２の従来技術は、ＡＴＭセルが
高速に転送されている場合、ＡＴＭセルが到達する時間
間隔よりも比較に要する時間の方が長くなり、リアルタ
イムに管理できなくなる恐れもある。
高速に転送されている場合、ＡＴＭセルが到達する時間
間隔よりも比較に要する時間の方が長くなり、リアルタ
イムに管理できなくなる恐れもある。
【００１１】さらに前記第２の従来技術は、ＣＡＭを用
いる場合、ハードウェアによる比較回路は必要でなくな
るものの、ＣＡＭ自体が安価でないため、やはりＡＴＭ
交換機のコストアップの要因となっている。
いる場合、ハードウェアによる比較回路は必要でなくな
るものの、ＣＡＭ自体が安価でないため、やはりＡＴＭ
交換機のコストアップの要因となっている。
【００１２】本発明は、このような事情に鑑みてなされ
たもので、ＶＰＩ及びＶＣＩの組合せを、高価なメモリ
を使用せずにかつリアルタイムで管理することができる
ＡＴＭ交換機を提供することを第１の課題とする。
たもので、ＶＰＩ及びＶＣＩの組合せを、高価なメモリ
を使用せずにかつリアルタイムで管理することができる
ＡＴＭ交換機を提供することを第１の課題とする。
【００１３】本発明は、このような事情に鑑みてなされ
たもので、ＡＴＭ交換機において、高価なメモリを使用
せずに、ＶＰＩ及びＶＣＩの組合せをリアルタイムに管
理可能なＶＰＩ・ＶＣＩの管理方法を提供することを第
２の課題とする。
たもので、ＡＴＭ交換機において、高価なメモリを使用
せずに、ＶＰＩ及びＶＣＩの組合せをリアルタイムに管
理可能なＶＰＩ・ＶＣＩの管理方法を提供することを第
２の課題とする。
【００１４】
《本発明の第１のＡＴＭ交換機》本発明の第１のＡＴＭ
交換機は、前述した第１の課題を解決するため以下のよ
うに構成されている（請求項１に対応）。図１は、第１
のＡＴＭ交換機に対応した原理ブロック図である。
交換機は、前述した第１の課題を解決するため以下のよ
うに構成されている（請求項１に対応）。図１は、第１
のＡＴＭ交換機に対応した原理ブロック図である。
【００１５】第１のＡＴＭ交換機は、記憶部２１と、二
分探索部２２と、動作制御部２３とを備えて構成されて
いる。 （記憶部２１）前記記憶部２１は、二重化された現用系
と予備系とで構成され、整列されたＶＰＩ値毎に、整列
されたＶＣＩ値が対応づけられて記憶される記憶領域を
有する。
分探索部２２と、動作制御部２３とを備えて構成されて
いる。 （記憶部２１）前記記憶部２１は、二重化された現用系
と予備系とで構成され、整列されたＶＰＩ値毎に、整列
されたＶＣＩ値が対応づけられて記憶される記憶領域を
有する。
【００１６】なお、前記記憶部２１は、ＲＡＭ（Random
Access Memory）等の半導体記憶装置を用いて実現され
る他、所定速度以上で読み書き可能な磁気ディスク記憶
装置や磁気テープ装置等を用いても実現される。
Access Memory）等の半導体記憶装置を用いて実現され
る他、所定速度以上で読み書き可能な磁気ディスク記憶
装置や磁気テープ装置等を用いても実現される。
【００１７】（二分探索部２２）前記二分探索部２２
は、二重化された現用系と予備系とで構成され、入力さ
れた前記ＶＰＩ値及び前記ＶＣＩ値と同一値が記憶され
ている前記記憶部２１のアドレスを二分探索する。この
とき、現用系の二分探索部２２Ａは、現用系の記憶部２
１Ａに対して二分検索し、予備系の二分探索部２２Ｂ
は、予備系の記憶部２１Ｂに対して二分探索する。
は、二重化された現用系と予備系とで構成され、入力さ
れた前記ＶＰＩ値及び前記ＶＣＩ値と同一値が記憶され
ている前記記憶部２１のアドレスを二分探索する。この
とき、現用系の二分探索部２２Ａは、現用系の記憶部２
１Ａに対して二分検索し、予備系の二分探索部２２Ｂ
は、予備系の記憶部２１Ｂに対して二分探索する。
【００１８】なお、前記二分探索部２２は、集積回路に
より実現される他、ＣＰＵ（Central Processing Uni
t： 中央演算処理装置）上で動作するプログラムとして
も実現される。
より実現される他、ＣＰＵ（Central Processing Uni
t： 中央演算処理装置）上で動作するプログラムとして
も実現される。
【００１９】（動作制御部２３）前記動作制御部２３
は、前記ＶＰＩ値及び前記ＶＣＩ値が現用系の前記記憶
部２１Ａに追加記憶されるときの記憶領域に空アドレス
が無い場合、前記記憶部２１及び前記二分探索部２２に
おける現用系と予備系とが切り替わって動作するように
制御する。
は、前記ＶＰＩ値及び前記ＶＣＩ値が現用系の前記記憶
部２１Ａに追加記憶されるときの記憶領域に空アドレス
が無い場合、前記記憶部２１及び前記二分探索部２２に
おける現用系と予備系とが切り替わって動作するように
制御する。
【００２０】なお、前記動作制御部２３は、集積回路に
より実現される他、ＣＰＵで動作するプログラムとして
も実現される。本発明の第１のＡＴＭ交換機によれば、
前記ＶＰＩ値及び前記ＶＣＩ値が現用系の前記記憶部２
１Ａに追加記憶されるときの記憶領域に空アドレスが無
い場合、前記記憶部２１及び前記二分探索部２２におけ
る現用系と予備系とが切り替わって動作するように制御
される。
より実現される他、ＣＰＵで動作するプログラムとして
も実現される。本発明の第１のＡＴＭ交換機によれば、
前記ＶＰＩ値及び前記ＶＣＩ値が現用系の前記記憶部２
１Ａに追加記憶されるときの記憶領域に空アドレスが無
い場合、前記記憶部２１及び前記二分探索部２２におけ
る現用系と予備系とが切り替わって動作するように制御
される。
【００２１】《本発明の第２のＡＴＭ交換機》本発明の
第２のＡＴＭ交換機は、前述した第１の課題を解決する
ため以下のように構成されている（請求項２に対応）。
第２のＡＴＭ交換機は、前述した第１の課題を解決する
ため以下のように構成されている（請求項２に対応）。
【００２２】即ち、第１のＡＴＭ交換機において、前記
記憶部２１は、整列された前記ＶＰＩ値毎に、整列され
た前記ＶＣＩ値が対応づけられて記憶されている代わり
に、整列された前記ＶＣＩ値毎に、整列された前記ＶＰ
Ｉ値が対応づけられて記憶されている。
記憶部２１は、整列された前記ＶＰＩ値毎に、整列され
た前記ＶＣＩ値が対応づけられて記憶されている代わり
に、整列された前記ＶＣＩ値毎に、整列された前記ＶＰ
Ｉ値が対応づけられて記憶されている。
【００２３】《本発明の第３のＡＴＭ交換機》本発明の
第３のＡＴＭ交換機は、前述した第１の課題を解決する
ため以下のように構成されている（請求項３に対応）。
第３のＡＴＭ交換機は、前述した第１の課題を解決する
ため以下のように構成されている（請求項３に対応）。
【００２４】即ち、第１のＡＴＭ交換機において、加入
者回線１０を介して送信されるＳＤＨフレーム信号を終
端するとともに、前記ＳＤＨフレーム信号からＡＴＭセ
ルを取り出す回線終端部２０を備えている。
者回線１０を介して送信されるＳＤＨフレーム信号を終
端するとともに、前記ＳＤＨフレーム信号からＡＴＭセ
ルを取り出す回線終端部２０を備えている。
【００２５】そして、前記記憶部２１、前記二分探索部
２２及び前記動作制御部２３は、前記回線終端部２０に
設けられている。 《本発明の第１のＡＴＭ交換機におけるＶＰＩ・ＶＣＩ
の管理方法》本発明の第１のＡＴＭ交換機におけるＶＰ
Ｉ・ＶＣＩの管理方法は、前述した第２の課題を解決す
るため、二重化された現用系と予備系とで構成され、整
列されたＶＰＩ値毎に、整列されたＶＣＩ値が対応づけ
られて記憶される記憶領域を有する記憶部２１を備える
ＡＴＭ交換機におけるＶＰＩ・ＶＣＩの管理方法におい
て、以下のように構成されている（請求項３に対応）。
図２は、第１のＡＴＭ交換機におけるＶＰＩ・ＶＣＩの
管理方法対応した原理フローチャート図である。
２２及び前記動作制御部２３は、前記回線終端部２０に
設けられている。 《本発明の第１のＡＴＭ交換機におけるＶＰＩ・ＶＣＩ
の管理方法》本発明の第１のＡＴＭ交換機におけるＶＰ
Ｉ・ＶＣＩの管理方法は、前述した第２の課題を解決す
るため、二重化された現用系と予備系とで構成され、整
列されたＶＰＩ値毎に、整列されたＶＣＩ値が対応づけ
られて記憶される記憶領域を有する記憶部２１を備える
ＡＴＭ交換機におけるＶＰＩ・ＶＣＩの管理方法におい
て、以下のように構成されている（請求項３に対応）。
図２は、第１のＡＴＭ交換機におけるＶＰＩ・ＶＣＩの
管理方法対応した原理フローチャート図である。
【００２６】即ち、二分探索ステップＳ１及び動作制御
ステップＳ２を備えている。 （二分探索ステップＳ１）前記二分探索ステップＳ１で
は、現用系と予備系の二重化で処理され、入力された前
記ＶＰＩ値及び前記ＶＣＩ値と同一値が記憶されている
前記記憶部２１のアドレスを二分探索する。
ステップＳ２を備えている。 （二分探索ステップＳ１）前記二分探索ステップＳ１で
は、現用系と予備系の二重化で処理され、入力された前
記ＶＰＩ値及び前記ＶＣＩ値と同一値が記憶されている
前記記憶部２１のアドレスを二分探索する。
【００２７】（動作制御ステップＳ２）前記探索動作制
御ステップＳ３では、前記ＶＰＩ値及び前記ＶＣＩ値が
現用系の前記記憶部２１Ａに追加記憶されるときの記憶
領域に空アドレスが無い場合、前記記憶部２１及び前記
二分探索ステップＳ１における現用系と予備系とが切り
替わって動作するように制御する。
御ステップＳ３では、前記ＶＰＩ値及び前記ＶＣＩ値が
現用系の前記記憶部２１Ａに追加記憶されるときの記憶
領域に空アドレスが無い場合、前記記憶部２１及び前記
二分探索ステップＳ１における現用系と予備系とが切り
替わって動作するように制御する。
【００２８】《本発明の第２のＡＴＭ交換機におけるＶ
ＰＩ・ＶＣＩの管理方法》本発明の第２のＡＴＭ交換機
におけるＶＰＩ・ＶＣＩの管理方法は、前述した第２の
課題を解決するため以下のように構成されている（請求
項４に対応）。
ＰＩ・ＶＣＩの管理方法》本発明の第２のＡＴＭ交換機
におけるＶＰＩ・ＶＣＩの管理方法は、前述した第２の
課題を解決するため以下のように構成されている（請求
項４に対応）。
【００２９】即ち、第１のＡＴＭ交換機におけるＶＰＩ
・ＶＣＩの管理方法において、前記記憶部２１は、整列
された前記ＶＰＩ値毎に、整列された前記ＶＣＩ値が対
応づけられて記憶されている代わりに、整列された前記
ＶＣＩ値毎に、整列された前記ＶＰＩ値が対応づけられ
て記憶されている。
・ＶＣＩの管理方法において、前記記憶部２１は、整列
された前記ＶＰＩ値毎に、整列された前記ＶＣＩ値が対
応づけられて記憶されている代わりに、整列された前記
ＶＣＩ値毎に、整列された前記ＶＰＩ値が対応づけられ
て記憶されている。
【００３０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。 《実施形態のＡＴＭ交換機の構成》図３は、実施形態の
ＡＴＭ交換機の構成ブロック図である。同図に示すよう
に、実施形態のＡＴＭ交換機は、加入者回線１０に接続
された複数の回線終端部２０と、この回線終端部２０に
接続されたインタフェース部３０と、このインタフェー
ス部３０に接続されたスイッチ部４０とを備えている。
を参照して説明する。 《実施形態のＡＴＭ交換機の構成》図３は、実施形態の
ＡＴＭ交換機の構成ブロック図である。同図に示すよう
に、実施形態のＡＴＭ交換機は、加入者回線１０に接続
された複数の回線終端部２０と、この回線終端部２０に
接続されたインタフェース部３０と、このインタフェー
ス部３０に接続されたスイッチ部４０とを備えている。
【００３１】前記回線終端部２０は、図示していない伝
送装置から前記加入者回線１０を介して、同期ディジタ
ルハイアラーキ（Synchronous Digital Hieracht：ＳＤ
Ｈ）フレームで送信されてくる信号（以下、ＳＤＨフレ
ーム信号）を終端する。なお、ＳＤＨフレームとは、前
記ＡＴＭセルが収容される物理レイヤのフレーム構成の
一つである。
送装置から前記加入者回線１０を介して、同期ディジタ
ルハイアラーキ（Synchronous Digital Hieracht：ＳＤ
Ｈ）フレームで送信されてくる信号（以下、ＳＤＨフレ
ーム信号）を終端する。なお、ＳＤＨフレームとは、前
記ＡＴＭセルが収容される物理レイヤのフレーム構成の
一つである。
【００３２】また、前記回線終端部２０は、ＳＤＨフレ
ーム信号に含まれていたＡＴＭセルに格納されていたＶ
ＰＩ及びＶＣＩの組合せを、リアルタイムで管理（以
下、ＶＰＩＶＣＩ管理と呼ぶ）する。
ーム信号に含まれていたＡＴＭセルに格納されていたＶ
ＰＩ及びＶＣＩの組合せを、リアルタイムで管理（以
下、ＶＰＩＶＣＩ管理と呼ぶ）する。
【００３３】前記インタフェース部３０は、前記回線終
端部２０で終端された前記ＳＤＨフレーム信号から前記
ＡＴＭセルを取り出して、セル処理（ＵＰＣ（Usage Pa
rameter Control:使用量パラメータ制御）、課金等）を
行うとともに、取り出された前記ＡＴＭセルを前記スイ
ッチ部４０に出力する。
端部２０で終端された前記ＳＤＨフレーム信号から前記
ＡＴＭセルを取り出して、セル処理（ＵＰＣ（Usage Pa
rameter Control:使用量パラメータ制御）、課金等）を
行うとともに、取り出された前記ＡＴＭセルを前記スイ
ッチ部４０に出力する。
【００３４】前記スイッチ部４０は、前記インタフェー
ス部３０から出力された前記ＡＴＭセルを、そのヘッダ
部分に設けられたＶＰＩ及びＶＣＩに従って図示してい
ない伝送路に出力すべく、内部の信号経路を切り替え
る。
ス部３０から出力された前記ＡＴＭセルを、そのヘッダ
部分に設けられたＶＰＩ及びＶＣＩに従って図示してい
ない伝送路に出力すべく、内部の信号経路を切り替え
る。
【００３５】《回線終端部２０が行うＶＰＩＶＣＩ管
理》次に、前記回線終端部２０が行う前記ＶＰＩＶＣＩ
管理について説明する。図４は、前記ＶＰＩＶＣＩ管理
を行うために前記回線終端部２０に設けられている機能
ブロック図である。
理》次に、前記回線終端部２０が行う前記ＶＰＩＶＣＩ
管理について説明する。図４は、前記ＶＰＩＶＣＩ管理
を行うために前記回線終端部２０に設けられている機能
ブロック図である。
【００３６】前記ＶＰＩＶＣＩ管理は、図４に示されて
いるように、現用系の記憶部２１Ａ、予備系の記憶部２
１Ｂ、現用系の二分探索部２２Ａ、予備系の二分探索部
２２Ｂ、動作制御部２３及びＶＰＩＶＣＩ追加部２４か
ら実現される。
いるように、現用系の記憶部２１Ａ、予備系の記憶部２
１Ｂ、現用系の二分探索部２２Ａ、予備系の二分探索部
２２Ｂ、動作制御部２３及びＶＰＩＶＣＩ追加部２４か
ら実現される。
【００３７】現用系の前記記憶部２１Ａ及び予備系の前
記記憶部２１Ｂには、整列されたＶＰＩ値毎に、整列さ
れたＶＣＩ値が対応づけられて記憶される記憶領域を有
する。この記憶領域には、空アドレスが有る場合と空ア
ドレスが無い場合とが含まれている。
記記憶部２１Ｂには、整列されたＶＰＩ値毎に、整列さ
れたＶＣＩ値が対応づけられて記憶される記憶領域を有
する。この記憶領域には、空アドレスが有る場合と空ア
ドレスが無い場合とが含まれている。
【００３８】ここで、図５は、現用系の前記記憶部２１
Ａ及び予備系の前記記憶部２１Ｂの具体的な記憶状態を
表している。即ち、図５の（Ａ）は空アドレス無しの状
態を表しており、図５の（Ｂ）は空アドレス（“１
２”）有りの状態を表している。
Ａ及び予備系の前記記憶部２１Ｂの具体的な記憶状態を
表している。即ち、図５の（Ａ）は空アドレス無しの状
態を表しており、図５の（Ｂ）は空アドレス（“１
２”）有りの状態を表している。
【００３９】なお、現用系の前記記憶部２１Ａ及び予備
系の前記記憶部２１Ｂは、整列された前記ＶＰＩ値毎
に、整列された前記ＶＣＩ値が対応づけられて記憶され
ている代わりに、整列された前記ＶＣＩ値毎に、整列さ
れた前記ＶＰＩ値が対応づけられて記憶されているよう
にしてもよい。
系の前記記憶部２１Ｂは、整列された前記ＶＰＩ値毎
に、整列された前記ＶＣＩ値が対応づけられて記憶され
ている代わりに、整列された前記ＶＣＩ値毎に、整列さ
れた前記ＶＰＩ値が対応づけられて記憶されているよう
にしてもよい。
【００４０】前記現用系の二分探索部２２Ａは、前記Ｓ
ＤＨフレーム信号に含まれていたＡＴＭセルに格納され
ていたＶＰＩ値及びＶＣＩ値と同一値が記憶されている
現用系の前記記憶部２１Ａのアドレスを二分探索する。
ＤＨフレーム信号に含まれていたＡＴＭセルに格納され
ていたＶＰＩ値及びＶＣＩ値と同一値が記憶されている
現用系の前記記憶部２１Ａのアドレスを二分探索する。
【００４１】前記予備系の二分探索部２２Ｂは、前記Ｓ
ＤＨフレーム信号に含まれていたＡＴＭセルに格納され
ていたＶＰＩ値及びＶＣＩ値と同一値が記憶されている
予備系の前記記憶部２１Ｂのアドレスを二分探索する。
ＤＨフレーム信号に含まれていたＡＴＭセルに格納され
ていたＶＰＩ値及びＶＣＩ値と同一値が記憶されている
予備系の前記記憶部２１Ｂのアドレスを二分探索する。
【００４２】前記ＶＰＩＶＣＩ追加部２４は、現用系の
前記記憶部２１Ａに、前記ＶＰＩ値及び前記ＶＣＩ値を
追加して記憶する。前記動作制御部２３は、前記ＶＰＩ
ＶＣＩ追加部２４により、前記ＶＰＩ値及び前記ＶＣＩ
値が現用系の前記記憶部２１Ａに追加記憶されるときの
記憶領域に空アドレスが無い場合、前記記憶部２１及び
前記二分探索部２２における現用系と予備系とが切り替
わって動作するように制御する。
前記記憶部２１Ａに、前記ＶＰＩ値及び前記ＶＣＩ値を
追加して記憶する。前記動作制御部２３は、前記ＶＰＩ
ＶＣＩ追加部２４により、前記ＶＰＩ値及び前記ＶＣＩ
値が現用系の前記記憶部２１Ａに追加記憶されるときの
記憶領域に空アドレスが無い場合、前記記憶部２１及び
前記二分探索部２２における現用系と予備系とが切り替
わって動作するように制御する。
【００４３】例えば、現用系の前記記憶部２１Ａが図５
に示される記憶状態にある場合、前記ＶＰＩ値及び前記
ＶＣＩ値としてそれぞれ“０”及び“３”を追加記憶す
るときの記憶領域には空アドレスが無いと判断される。
一方、前記ＶＰＩ値及び前記ＶＣＩ値としてそれぞれ
“１”及び“２”を追加記憶するときの記憶領域には空
アドレス“１２”が有ると判断される。
に示される記憶状態にある場合、前記ＶＰＩ値及び前記
ＶＣＩ値としてそれぞれ“０”及び“３”を追加記憶す
るときの記憶領域には空アドレスが無いと判断される。
一方、前記ＶＰＩ値及び前記ＶＣＩ値としてそれぞれ
“１”及び“２”を追加記憶するときの記憶領域には空
アドレス“１２”が有ると判断される。
【００４４】《ＶＰＩＶＣＩ管理の処理動作》次に、前
記ＶＰＩＶＣＩ管理の処理動作を説明する。前記ＶＰＩ
ＶＣＩ管理の処理動作は、並行して動作する二つの処
理、即ち、図６に示される処理と図７に示される処理か
らなる。
記ＶＰＩＶＣＩ管理の処理動作を説明する。前記ＶＰＩ
ＶＣＩ管理の処理動作は、並行して動作する二つの処
理、即ち、図６に示される処理と図７に示される処理か
らなる。
【００４５】最初に、図６に示される処理を説明する。
まず、前記回線終端部２０は、前記加入者回線１０を介
して送信された前記ＳＤＨフレーム信号を終端する（ス
テップ６０１）。
まず、前記回線終端部２０は、前記加入者回線１０を介
して送信された前記ＳＤＨフレーム信号を終端する（ス
テップ６０１）。
【００４６】そして、前記回線終端部２０は、ステップ
６０１で終端された前記ＳＤＨフレーム信号に含まれて
いる前記ＡＴＭセルを取り出す（ステップ６０２）。そ
して、前記回線終端部２０は、ステップ６０２で取り出
された前記ＡＴＭセルに格納されていたＶＰＩ値及びＶ
ＣＩ値を読み出す（ステップ６０３）。
６０１で終端された前記ＳＤＨフレーム信号に含まれて
いる前記ＡＴＭセルを取り出す（ステップ６０２）。そ
して、前記回線終端部２０は、ステップ６０２で取り出
された前記ＡＴＭセルに格納されていたＶＰＩ値及びＶ
ＣＩ値を読み出す（ステップ６０３）。
【００４７】そして、前記回線終端部２０の現用系の二
分探索部２２Ａは、ステップ６０３で読み出されたＶＰ
Ｉ値及びＶＣＩ値と同一値が格納された現用系の前記記
憶部２１Ａのアドレスを二分探索する。
分探索部２２Ａは、ステップ６０３で読み出されたＶＰ
Ｉ値及びＶＣＩ値と同一値が格納された現用系の前記記
憶部２１Ａのアドレスを二分探索する。
【００４８】次に、図７に示される処理を説明する。ま
ず、ＶＰＩＶＣＩ追加部２４は、ＶＰＩ値及びＶＣＩ値
が追加記憶されるときの記憶領域に空アドレスが有るか
無いかを判断する（ステップ７０１）。
ず、ＶＰＩＶＣＩ追加部２４は、ＶＰＩ値及びＶＣＩ値
が追加記憶されるときの記憶領域に空アドレスが有るか
無いかを判断する（ステップ７０１）。
【００４９】ここで、ステップ７０１で空アドレスが有
ると判断された場合、ステップ７０１から処理が繰り返
される。一方、ステップ７０１で空アドレスが無いと判
断された場合には、動作制御部２３は、現用系の前記記
憶部２１Ａと予備系の前記記憶部２１Ｂに対して、それ
らが互いに切り替わって動作するように制御する（ステ
ップ７０２）。
ると判断された場合、ステップ７０１から処理が繰り返
される。一方、ステップ７０１で空アドレスが無いと判
断された場合には、動作制御部２３は、現用系の前記記
憶部２１Ａと予備系の前記記憶部２１Ｂに対して、それ
らが互いに切り替わって動作するように制御する（ステ
ップ７０２）。
【００５０】また、ステップ７０１で空アドレスが無い
と判断された場合には、動作制御部２３は、現用系の二
分探索部２２Ａと予備系の二分探索部２２Ｂに対して、
それらが互いに切り替わって動作するように制御する
（ステップ７０３）。
と判断された場合には、動作制御部２３は、現用系の二
分探索部２２Ａと予備系の二分探索部２２Ｂに対して、
それらが互いに切り替わって動作するように制御する
（ステップ７０３）。
【００５１】ステップ７０３実行後、ステップ７０１か
ら処理が繰り返される。 《二分探索部の処理動作》次に、現用系の前記二分探索
部２２Ａ及び予備系の前記二分探索部２２Ｂの処理動作
を、図８を参照して説明する。
ら処理が繰り返される。 《二分探索部の処理動作》次に、現用系の前記二分探索
部２２Ａ及び予備系の前記二分探索部２２Ｂの処理動作
を、図８を参照して説明する。
【００５２】まず、探索を行うアドレス（以下、探索用
アドレス）の初期値を設定する（ステップ８０１）。設
定される初期値は、例えば、“０”である。次に、現用
系の前記二分探索部２２Ａから探索用アドレスの記憶内
容を読み込む（ステップ８０２）。
アドレス）の初期値を設定する（ステップ８０１）。設
定される初期値は、例えば、“０”である。次に、現用
系の前記二分探索部２２Ａから探索用アドレスの記憶内
容を読み込む（ステップ８０２）。
【００５３】そして、入力データ、即ちＡＴＭセルに格
納されていた前記ＶＰＩ値及び前記ＶＣＩ値と、前記記
憶内容とを比較する（ステップ８０３）。ステップ８０
３で、等しいと判断された場合、前記記憶内容が格納さ
れていたアドレスが探索すべきアドレスであるから、処
理が終了する。
納されていた前記ＶＰＩ値及び前記ＶＣＩ値と、前記記
憶内容とを比較する（ステップ８０３）。ステップ８０
３で、等しいと判断された場合、前記記憶内容が格納さ
れていたアドレスが探索すべきアドレスであるから、処
理が終了する。
【００５４】ステップ８０３で、前記入力データが前記
記憶内容よりも小さいと判断された場合、探索用アドレ
スを１ビット左にシフトするとともに（ステップ８０
４）、探索用アドレスの上位ビットに０をセットする
（ステップ８０５）。入力データが記憶内容よりも小さ
いか否かは、ＶＰＩ値及びＶＣＩ値を、それぞれ上位及
び下位の桁の数字としてあたかも１つの数値とみなした
ときの数値の大小により定められる。
記憶内容よりも小さいと判断された場合、探索用アドレ
スを１ビット左にシフトするとともに（ステップ８０
４）、探索用アドレスの上位ビットに０をセットする
（ステップ８０５）。入力データが記憶内容よりも小さ
いか否かは、ＶＰＩ値及びＶＣＩ値を、それぞれ上位及
び下位の桁の数字としてあたかも１つの数値とみなした
ときの数値の大小により定められる。
【００５５】ステップ８０３で、前記入力データが前記
記憶内容よりも大きいと判断された場合、探索用アドレ
スを１ビット左にシフトするとともに（ステップ８０
６）、探索用アドレスの上位ビットに１をセットする
（ステップ８０７）。入力データが記憶内容よりも大き
いか否かは、ＶＰＩ値及びＶＣＩ値を、それぞれ上位及
び下位の桁の数字としてあたかも１つの数値とみなした
ときの数値の大小により定められる。
記憶内容よりも大きいと判断された場合、探索用アドレ
スを１ビット左にシフトするとともに（ステップ８０
６）、探索用アドレスの上位ビットに１をセットする
（ステップ８０７）。入力データが記憶内容よりも大き
いか否かは、ＶＰＩ値及びＶＣＩ値を、それぞれ上位及
び下位の桁の数字としてあたかも１つの数値とみなした
ときの数値の大小により定められる。
【００５６】ステップ８０５及びステップ８０７の終了
後に、ステップ８０３の比較が１２回行われたかを判断
する（ステップ８０８）。ステップ８０８で、“ＹＥ
Ｓ”と判断された場合、即ち比較が１２回行われた場合
には、処理が終了する。
後に、ステップ８０３の比較が１２回行われたかを判断
する（ステップ８０８）。ステップ８０８で、“ＹＥ
Ｓ”と判断された場合、即ち比較が１２回行われた場合
には、処理が終了する。
【００５７】ステップ８０８で、“ＮＯ”と判断された
場合、即ち、比較が１２回行われていないと判断された
場合、ステップ８０２に戻る。ここで、ステップ８０８
で１２回比較が行われたか否かを判断するのは、一定順
序で並べられたｎ個の要素のなかから、所望の要素を選
択するのに要する比較回数は、最大でも１２回であるこ
とが知られているからである。
場合、即ち、比較が１２回行われていないと判断された
場合、ステップ８０２に戻る。ここで、ステップ８０８
で１２回比較が行われたか否かを判断するのは、一定順
序で並べられたｎ個の要素のなかから、所望の要素を選
択するのに要する比較回数は、最大でも１２回であるこ
とが知られているからである。
【００５８】《本実施形態の効果》本実施形態によれ
ば、ＶＰＩＶＣＩ管理を行う場合に、最大でも１２回の
比較で前記ＡＴＭセルに格納されていた前記ＶＰＩ値及
び前記ＶＣＩ値と同一値が既に出現していたか否かを判
断することができる。そのため、ＡＴＭセルが到達する
時間間隔よりも短時間でＶＰＩＶＣＩ管理を行うことが
可能となると共に、高速アクセスの必要のないメモリを
使用することが可能となる。さらに、比較のために特別
なハードウェアを用意する必要もない。このようなこと
から、ＡＴＭ交換機のコストダウンを図ることが可能と
なる。
ば、ＶＰＩＶＣＩ管理を行う場合に、最大でも１２回の
比較で前記ＡＴＭセルに格納されていた前記ＶＰＩ値及
び前記ＶＣＩ値と同一値が既に出現していたか否かを判
断することができる。そのため、ＡＴＭセルが到達する
時間間隔よりも短時間でＶＰＩＶＣＩ管理を行うことが
可能となると共に、高速アクセスの必要のないメモリを
使用することが可能となる。さらに、比較のために特別
なハードウェアを用意する必要もない。このようなこと
から、ＡＴＭ交換機のコストダウンを図ることが可能と
なる。
【００５９】
【発明の効果】本発明の第１、第２及び第３のＡＴＭ交
換機によれば、二分探索部でＶＰＩ及びＶＣＩの組合せ
探索するようにしたことにより、探索に要する時間の上
限を予め見積もっておくことが可能となる。しかも、探
索に要する時間は、上限の場合も、従来技術に比べ短時
間で済むため、リアルタイム性が確保される。さらに、
探索に要する時間が短くて済むため、高速アクセスが可
能な高価なメモリを使用しなくてすみ、ＡＴＭ交換機の
コストダウンを図ることが可能となる。
換機によれば、二分探索部でＶＰＩ及びＶＣＩの組合せ
探索するようにしたことにより、探索に要する時間の上
限を予め見積もっておくことが可能となる。しかも、探
索に要する時間は、上限の場合も、従来技術に比べ短時
間で済むため、リアルタイム性が確保される。さらに、
探索に要する時間が短くて済むため、高速アクセスが可
能な高価なメモリを使用しなくてすみ、ＡＴＭ交換機の
コストダウンを図ることが可能となる。
【００６０】本発明の第１及び第２のＡＴＭ交換機にお
けるＶＰＩ・ＶＣＩの管理方法によれば、二分探索ステ
ップでＶＰＩ及びＶＣＩの組合せ探索するようにしたこ
とにより、探索に要する時間の上限を予め見積もってお
くことが可能となる。しかも、探索に要する時間は、上
限の場合も、従来技術に比べ、極めて短時間であるた
め、リアルタイム性が確保される。さらに、探索に要す
る時間が短くて済むため、ＡＴＭ交換機は、高速アクセ
スが可能な高価なメモリを使用しなくても済むようにな
る。
けるＶＰＩ・ＶＣＩの管理方法によれば、二分探索ステ
ップでＶＰＩ及びＶＣＩの組合せ探索するようにしたこ
とにより、探索に要する時間の上限を予め見積もってお
くことが可能となる。しかも、探索に要する時間は、上
限の場合も、従来技術に比べ、極めて短時間であるた
め、リアルタイム性が確保される。さらに、探索に要す
る時間が短くて済むため、ＡＴＭ交換機は、高速アクセ
スが可能な高価なメモリを使用しなくても済むようにな
る。
【図１】 本発明の第１のＡＴＭ交換機に対応した原理
ブロック図である。
ブロック図である。
【図２】 本発明の第１のＡＴＭ交換機におけるＶＰＩ
・ＶＣＩの管理方法対応した原理フローチャート図であ
る。
・ＶＣＩの管理方法対応した原理フローチャート図であ
る。
【図３】 実施形態のＡＴＭ交換機の構成ブロック図で
ある。
ある。
【図４】 実施形態の回線終端部が行うＶＰＩＶＣＩ管
理の機能ブロック図である。
理の機能ブロック図である。
【図５】 実施形態の記憶部の記憶状態を表す図であ
る。
る。
【図６】 ＶＰＩＶＣＩ管理の処理フローチャート（そ
の１）である。
の１）である。
【図７】 ＶＰＩＶＣＩ管理の処理フローチャート（そ
の２）である。
の２）である。
【図８】 実施形態の二分探索部の処理フローチャート
である。
である。
【図９】 ＡＴＭセルの構成図である。
Ｓ１・・・・二分探索ステップ Ｓ２・・・・動作制御ステップ １０・・・・加入者回線 ２０・・・・回線終端部 ２１・・・・記憶部 ２１Ａ・・・現用系の記憶部 ２１Ｂ・・・予備系の記憶部 ２２・・・・二分探索部 ２２Ａ・・・現用系の二分探索部 ２２Ｂ・・・予備系の二分探索部 ２３・・・・動作制御部 ２４・・・・ＶＰＩＶＣＩ追加部 ３０・・・・インタフェース部 ４０・・・・スイッチ部
Claims (5)
- 【請求項１】 二重化された現用系と予備系とで構成さ
れ、整列されたＶＰＩ値毎に、整列されたＶＣＩ値が対
応づけられて記憶される記憶領域を有する記憶部と、 二重化された現用系と予備系とで構成され、入力された
前記ＶＰＩ値及び前記ＶＣＩ値と同一値が記憶されてい
る前記記憶部のアドレスを二分探索する二分探索部と、 前記ＶＰＩ値及び前記ＶＣＩ値が現用系の前記記憶部に
追加記憶されるときの記憶領域に空アドレスが無い場
合、前記記憶部及び前記二分探索部における現用系と予
備系とが切り替わって動作するように制御する動作制御
部とを備えたことを特徴とするＡＴＭ交換機。 - 【請求項２】 前記記憶部は、整列された前記ＶＰＩ値
毎に、整列された前記ＶＣＩ値が対応づけられて記憶さ
れている代わりに、整列された前記ＶＣＩ値毎に、整列
された前記ＶＰＩ値が対応づけられて記憶されているこ
とを特徴とする請求項１に記載のＡＴＭ交換機。 - 【請求項３】 加入者回線を介して送信されるＳＤＨフ
レーム信号を終端するとともに、前記ＳＤＨフレーム信
号からＡＴＭセルを取り出す回線終端部を備え、 前記記憶部、前記二分探索部及び前記動作制御部は、前
記回線終端部に設けられていることを特徴とする請求項
１に記載のＡＴＭ交換機。 - 【請求項４】 二重化された現用系と予備系とで構成さ
れ、整列されたＶＰＩ値毎に、整列されたＶＣＩ値が対
応づけられて記憶される記憶領域を有する記憶部を備え
るＡＴＭ交換機におけるＶＰＩ・ＶＣＩの管理方法にお
いて、 現用系と予備系の二重化で処理され、入力された前記Ｖ
ＰＩ値及び前記ＶＣＩ値と同一値が記憶されている前記
記憶部のアドレスを二分探索する二分探索ステップと、 前記ＶＰＩ値及び前記ＶＣＩ値が現用系の前記記憶部に
追加記憶されるときの記憶領域に空アドレスが無い場
合、前記記憶部及び前記二分探索ステップにおける現用
系と予備系とが切り替わって動作するように制御する動
作制御ステップとを含むことを特徴とするＡＴＭ交換機
におけるＶＰＩ・ＶＣＩの管理方法。 - 【請求項５】 前記記憶部は、整列された前記ＶＰＩ値
毎に、整列された前記ＶＣＩ値が対応づけられて記憶さ
れている代わりに、整列された前記ＶＣＩ値毎に、整列
された前記ＶＰＩ値が対応づけられて記憶されているこ
とを特徴とする請求項４に記載のＡＴＭ交換機における
ＶＰＩ・ＶＣＩの管理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22433795A JPH0969839A (ja) | 1995-08-31 | 1995-08-31 | Ａｔｍ交換機及びａｔｍ交換機におけるｖｐｉ・ｖｃｉの管理方法 |
| US08/624,941 US5805592A (en) | 1995-08-31 | 1996-03-22 | ATM node and routing data registering apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22433795A JPH0969839A (ja) | 1995-08-31 | 1995-08-31 | Ａｔｍ交換機及びａｔｍ交換機におけるｖｐｉ・ｖｃｉの管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0969839A true JPH0969839A (ja) | 1997-03-11 |
Family
ID=16812179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22433795A Withdrawn JPH0969839A (ja) | 1995-08-31 | 1995-08-31 | Ａｔｍ交換機及びａｔｍ交換機におけるｖｐｉ・ｖｃｉの管理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5805592A (ja) |
| JP (1) | JPH0969839A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0175742B1 (ko) * | 1996-10-05 | 1999-05-15 | 한국전자통신연구원 | 이중화 시스템에서 동작 분리 고속 데이타 전송장치 |
| KR100247837B1 (ko) * | 1997-06-11 | 2000-04-01 | 윤종용 | 협대역 종합정보통신망의 트래픽 처리가 가능한 에이티엠 스위치장치 및 방법 |
| US6810040B1 (en) | 1997-12-22 | 2004-10-26 | Cisco Technology, Inc. | Method and apparatus for configuring network devices |
| US6700890B1 (en) | 1997-12-22 | 2004-03-02 | Cisco Technology, Inc. | Method and apparatus for configuring permanent virtual connection (PVC) information stored on network devices in an ATM network logically configured with subnetworks |
| JP3087749B2 (ja) * | 1999-02-24 | 2000-09-11 | 日本電気株式会社 | 非同期転送モード通信装置および非同期転送モード通信装置の仮想パス切替方法 |
| JP3202720B2 (ja) * | 1999-02-25 | 2001-08-27 | 日本電気株式会社 | 複数ユーザ・デバイスへのｖｐｉ値割付方法およびネットワークシステム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03198451A (ja) * | 1989-12-27 | 1991-08-29 | Hitachi Ltd | 通信網接続装置 |
| DE4308174C1 (de) * | 1993-03-15 | 1994-03-24 | Siemens Ag | Verfahren für Punkt-zu-Mehrpunkt-Verbindungen in selbstroutenden ATM-Koppelfeldern |
| JP3464034B2 (ja) * | 1994-03-18 | 2003-11-05 | 富士通株式会社 | Ａｔｍ遠隔保守用コネクション設定方式 |
| US5515370A (en) * | 1994-03-31 | 1996-05-07 | Siemens Aktiengesellschaft | Circuit arrangement for line units of an ATM switching equipment |
-
1995
- 1995-08-31 JP JP22433795A patent/JPH0969839A/ja not_active Withdrawn
-
1996
- 1996-03-22 US US08/624,941 patent/US5805592A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5805592A (en) | 1998-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU632840B2 (en) | An atm switching element for transmitting variable length cells | |
| US5463621A (en) | Fast connection setup interfaces using pre-assigned virtual channel identifiers | |
| JP3035868B2 (ja) | Ａｔｍ交換のための方法および装置 | |
| US5956336A (en) | Apparatus and method for concurrent search content addressable memory circuit | |
| US5774675A (en) | Header converting method | |
| EP0600683B1 (en) | Packet network interface | |
| US6147999A (en) | ATM switch capable of routing IP packet | |
| US6097724A (en) | Ram-based associative content-addressable memory device, method of operation thereof and ATM communication switching system employing the same | |
| US6633961B2 (en) | Buffer apparatus with data insertion control function, insertion data controlling method, and data insertion apparatus with data insertion control function | |
| JPH0969839A (ja) | Ａｔｍ交換機及びａｔｍ交換機におけるｖｐｉ・ｖｃｉの管理方法 | |
| US6246686B1 (en) | Method for associating data with ATM cells | |
| US5691977A (en) | Virtual channel converter and VCC table access method | |
| KR960027840A (ko) | 테라비트급 용량의 패킷 교환 장치 및 방법 | |
| JP2624834B2 (ja) | ラベル変換回路 | |
| KR100333733B1 (ko) | 비동기 전송모드 연결식별자 관리 장치 및 방법 | |
| KR100258566B1 (ko) | 비동기식 전송모드 통신시스템에 있어서 디스크립터 고속 링크방법 및 장치 | |
| JPH0927815A (ja) | ヘッダ変換方式 | |
| JPH06284453A (ja) | Ａｔｍセルスイッチ | |
| KR100211028B1 (ko) | 공유 메모리를 이용한 비동기전달모드 셀 송출속도 조절 장치 | |
| JPH0662031A (ja) | Ａｔｍ通信の交換装置 | |
| KR20010019128A (ko) | 링크드-리스트 공통 메모리 스위치 장치 | |
| Park | Bi-directional 3-port ATM CAM supporting fast look-up and reduced cycle time | |
| GB2325321A (en) | Associative memory | |
| JPH04276941A (ja) | Ａｔｍスイッチの切替方法 | |
| JPH08102743A (ja) | スイッチング装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |