JPH1197622A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1197622A JPH1197622A JP25113697A JP25113697A JPH1197622A JP H1197622 A JPH1197622 A JP H1197622A JP 25113697 A JP25113697 A JP 25113697A JP 25113697 A JP25113697 A JP 25113697A JP H1197622 A JPH1197622 A JP H1197622A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance
- low
- current
- concentration ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】同一種類の抵抗のみを使用していたことが原因
となって生じていた問題点を解決することが可能な半導
体装置を提供する。 【解決手段】差動増幅回路では、負の入力端子１２１に
低抵抗率の抵抗１１を接続すると共に、負の入力端子１
２１と出力端子１２２間に高抵抗率の抵抗１２を挿入し
ている。抵抗１１は、４００Ωの抵抗値を有し、また抵
抗１２は、１００ＫΩの抵抗値を有する。低抵抗率の抵
抗１１及び高抵抗率の抵抗１２を同時に作製することが
でき、抵抗の寸法や抵抗率のバラツキをそろえて、各抵
抗１１，１２の抵抗値の比の精度を向上させることがで
きる。各抵抗１１，１２の抵抗値の比の精度を向上させ
ることができれば、差動増幅回路の増幅率の精度が向上
する。
となって生じていた問題点を解決することが可能な半導
体装置を提供する。 【解決手段】差動増幅回路では、負の入力端子１２１に
低抵抗率の抵抗１１を接続すると共に、負の入力端子１
２１と出力端子１２２間に高抵抗率の抵抗１２を挿入し
ている。抵抗１１は、４００Ωの抵抗値を有し、また抵
抗１２は、１００ＫΩの抵抗値を有する。低抵抗率の抵
抗１１及び高抵抗率の抵抗１２を同時に作製することが
でき、抵抗の寸法や抵抗率のバラツキをそろえて、各抵
抗１１，１２の抵抗値の比の精度を向上させることがで
きる。各抵抗１１，１２の抵抗値の比の精度を向上させ
ることができれば、差動増幅回路の増幅率の精度が向上
する。
Description
【０００１】
【発明の属する技術分野】本発明は、２つの抵抗の抵抗
値の比によって特性が決定する半導体装置に関する。
値の比によって特性が決定する半導体装置に関する。
【０００２】
【従来の技術】この種の半導体装置としては、差動増幅
回路、コンパレータ回路及び定電圧回路があり、いずれ
もが２つの抵抗の抵抗値の比によって特性が決まる。
回路、コンパレータ回路及び定電圧回路があり、いずれ
もが２つの抵抗の抵抗値の比によって特性が決まる。
【０００３】図６（ａ），（ｂ）は、通常使用されてい
る低抵抗率の抵抗を例示する平面図及び断面図である。
図６（ａ），（ｂ）から明らかな様に、低抵抗率の抵抗
１０１は、Ｐ+基板１０２上にＮ+拡散層１０３を形成
し、この上にＮ型エピタキシャル層１０４を積層し、こ
のＮ型エピタキシャル層１０４上にＰ型の不純物を拡散
してなる拡散層を形成し、これを抵抗層１０５としたも
のである。また、この低抵抗率の抵抗１０１は、各端子
１０１ａと、これらの端子１０１ａ間のライン部分１０
１ｂを有しており、この抵抗１０１の抵抗値がライン部
分１０１ｂの幅と長さによって定まる。
る低抵抗率の抵抗を例示する平面図及び断面図である。
図６（ａ），（ｂ）から明らかな様に、低抵抗率の抵抗
１０１は、Ｐ+基板１０２上にＮ+拡散層１０３を形成
し、この上にＮ型エピタキシャル層１０４を積層し、こ
のＮ型エピタキシャル層１０４上にＰ型の不純物を拡散
してなる拡散層を形成し、これを抵抗層１０５としたも
のである。また、この低抵抗率の抵抗１０１は、各端子
１０１ａと、これらの端子１０１ａ間のライン部分１０
１ｂを有しており、この抵抗１０１の抵抗値がライン部
分１０１ｂの幅と長さによって定まる。
【０００４】また、図７（ａ），（ｂ）は、通常使用さ
れている高抵抗率の抵抗を例示する平面図及び断面図で
ある。この高抵抗率の抵抗１１１は、Ｐ+基板１１２上
にＮ+拡散層１１３を形成し、この上にＮ型エピタキシ
ャル層１１４を積層し、このＮ型エピタキシャル層１１
４上に、Ｐ+の不純物を打ち込んでなる抵抗層１１５を
形成したものである。この高抵抗率の抵抗１１１は、各
端子１１１ａとライン部分１１１ｂを有しており、その
抵抗値がライン部分１１１ｂの幅と長さによって定ま
る。
れている高抵抗率の抵抗を例示する平面図及び断面図で
ある。この高抵抗率の抵抗１１１は、Ｐ+基板１１２上
にＮ+拡散層１１３を形成し、この上にＮ型エピタキシ
ャル層１１４を積層し、このＮ型エピタキシャル層１１
４上に、Ｐ+の不純物を打ち込んでなる抵抗層１１５を
形成したものである。この高抵抗率の抵抗１１１は、各
端子１１１ａとライン部分１１１ｂを有しており、その
抵抗値がライン部分１１１ｂの幅と長さによって定ま
る。
【０００５】図７の高抵抗率の抵抗１１１を利用した差
動増幅回路は、例えば図８に示す様な構成である。ここ
では、反転増幅を行っており、負の入力端子１２１に１
０本の各抵抗１１１-1を並列接続し、負の入力端子１２
１と出力端子１２２間に抵抗１１１-2を挿入している。
各抵抗１１１-1は、４ＫΩの抵抗値を有し、これらの抵
抗１１１-1からなる並列回路の抵抗値が４００Ωであ
る。また、抵抗１１１-2は、１００ＫΩの抵抗値を有す
る。
動増幅回路は、例えば図８に示す様な構成である。ここ
では、反転増幅を行っており、負の入力端子１２１に１
０本の各抵抗１１１-1を並列接続し、負の入力端子１２
１と出力端子１２２間に抵抗１１１-2を挿入している。
各抵抗１１１-1は、４ＫΩの抵抗値を有し、これらの抵
抗１１１-1からなる並列回路の抵抗値が４００Ωであ
る。また、抵抗１１１-2は、１００ＫΩの抵抗値を有す
る。
【０００６】この差動増幅回路において、入力電圧Ｖin
が各抵抗１１１-1及び負の入力端子１２２を介してトラ
ンジスタＱ1に加えられ、電流Ｉc1が流れる。この入力
電圧Ｖinが予め定められた基準電圧Ｖrefよりも高くな
ると、電流Ｉc1がトランジスタＱ2に流れる電流Ｉc2よ
りも増加する。このとき、各トランジスタＱ3，Ｑ5から
なるカレントミラー回路の作用によって、電流Ｉc1と同
じ電流Ｉc5がトランジスタＱ5に流れる。また、各トラ
ンジスタＱ7，Ｑ8からカレントミラー回路が構成される
ので、トランジスタＱ7に電流Ｉc5が流れると、トラン
ジスタＱ8にも同等の電流が流れ得る状態となる。一
方、各トランジスタＱ4，Ｑ6からなるカレントミラー回
路の作用によって、電流Ｉc2と同じ電流Ｉc6がトランジ
スタＱ6に流れる。電流Ｉc5＞電流Ｉc2であって、大き
な電流Ｉc5を流し得るトランジスタＱ8に小さな電流Ｉc
2が流れる状態では、このトランジスタＱ8での電圧降下
が小さくなり、出力電圧Ｖoutが小さくなる。このた
め、抵抗１１１-2を介して負の入力端子１２１の電圧Ｖ
aを下げる様なフィードバックがなされる。この結果、
入力電圧Ｖa≒基準電圧Ｖrefとなる様に制御が行われ
る。
が各抵抗１１１-1及び負の入力端子１２２を介してトラ
ンジスタＱ1に加えられ、電流Ｉc1が流れる。この入力
電圧Ｖinが予め定められた基準電圧Ｖrefよりも高くな
ると、電流Ｉc1がトランジスタＱ2に流れる電流Ｉc2よ
りも増加する。このとき、各トランジスタＱ3，Ｑ5から
なるカレントミラー回路の作用によって、電流Ｉc1と同
じ電流Ｉc5がトランジスタＱ5に流れる。また、各トラ
ンジスタＱ7，Ｑ8からカレントミラー回路が構成される
ので、トランジスタＱ7に電流Ｉc5が流れると、トラン
ジスタＱ8にも同等の電流が流れ得る状態となる。一
方、各トランジスタＱ4，Ｑ6からなるカレントミラー回
路の作用によって、電流Ｉc2と同じ電流Ｉc6がトランジ
スタＱ6に流れる。電流Ｉc5＞電流Ｉc2であって、大き
な電流Ｉc5を流し得るトランジスタＱ8に小さな電流Ｉc
2が流れる状態では、このトランジスタＱ8での電圧降下
が小さくなり、出力電圧Ｖoutが小さくなる。このた
め、抵抗１１１-2を介して負の入力端子１２１の電圧Ｖ
aを下げる様なフィードバックがなされる。この結果、
入力電圧Ｖa≒基準電圧Ｖrefとなる様に制御が行われ
る。
【０００７】ここで、１０本の各抵抗１１１-1からなる
並列回路の抵抗値をＲibaとし、負の入力端子１２１か
らの電流をＩ1とすると、 （Ｖin−Ｖa）／Ｒiba＝Ｉ1 となる。
並列回路の抵抗値をＲibaとし、負の入力端子１２１か
らの電流をＩ1とすると、 （Ｖin−Ｖa）／Ｒiba＝Ｉ1 となる。
【０００８】そして、抵抗１１１-2を流れる電流をＩ2
とし、トランジスタＱ1のベース電流を無視すると、 Ｉ1＝Ｉ2 となる。
とし、トランジスタＱ1のベース電流を無視すると、 Ｉ1＝Ｉ2 となる。
【０００９】したがって、抵抗１１１-2の抵抗値をＲib
bとすると、出力電圧Ｖoutを次の様に導くことができ
る。 Ｖout＝Ｖa−Ｒibb×Ｉ2 ＝Ｖa−Ｒibb×（Ｖin−Ｖa）／Ｒiba ＝−Ｒibb／Ｒiba（Ｖin−Ｖa）＋Ｖa ＝−Ｒibb／Ｒiba（Ｖin−Ｖref）＋Ｖref …（１） この式（１）によれば、この差動増幅回路は、Ｒibb／
Ｒibaの増幅率を持ち、反転増幅を行うことになる。
bとすると、出力電圧Ｖoutを次の様に導くことができ
る。 Ｖout＝Ｖa−Ｒibb×Ｉ2 ＝Ｖa−Ｒibb×（Ｖin−Ｖa）／Ｒiba ＝−Ｒibb／Ｒiba（Ｖin−Ｖa）＋Ｖa ＝−Ｒibb／Ｒiba（Ｖin−Ｖref）＋Ｖref …（１） この式（１）によれば、この差動増幅回路は、Ｒibb／
Ｒibaの増幅率を持ち、反転増幅を行うことになる。
【００１０】この様な構成の差動増幅回路においては、
上式（１）からも明らかな様に、その増幅率の精度を向
上させるには、各抵抗値Ｒiba，Ｒibbの比の精度を向上
させる必要がある。このため、各抵抗１１１-1，１１１
-2として、同一種類の抵抗、つまり図７のイオンの打ち
込みによる抵抗のみを使用し、これらの抵抗１１１-1，
１１１-2を同一工程により作製している。また、比較的
低い抵抗値Ｒibaを高精度で得るために、１０本の各抵
抗１１１-1を並列接続している。
上式（１）からも明らかな様に、その増幅率の精度を向
上させるには、各抵抗値Ｒiba，Ｒibbの比の精度を向上
させる必要がある。このため、各抵抗１１１-1，１１１
-2として、同一種類の抵抗、つまり図７のイオンの打ち
込みによる抵抗のみを使用し、これらの抵抗１１１-1，
１１１-2を同一工程により作製している。また、比較的
低い抵抗値Ｒibaを高精度で得るために、１０本の各抵
抗１１１-1を並列接続している。
【００１１】しかしながら、１０本の各抵抗１１１-1を
並列接続する場合は、そのスペースが大きくなると言う
問題があった。
並列接続する場合は、そのスペースが大きくなると言う
問題があった。
【００１２】これに対して、４００Ωを１本の抵抗によ
って実現する場合は、シート抵抗を２ＫΩ／□とする
と、図７に示すライン部分１１１ｂの幅と長さが１０μ
ｍと２μｍであって、抵抗の寸法が小さくなり過ぎ、製
造上の精度を考慮すると、使いものにならい。
って実現する場合は、シート抵抗を２ＫΩ／□とする
と、図７に示すライン部分１１１ｂの幅と長さが１０μ
ｍと２μｍであって、抵抗の寸法が小さくなり過ぎ、製
造上の精度を考慮すると、使いものにならい。
【００１３】次に、図６の低抵抗率の抵抗１０１を利用
したコンパレータ回路は、例えば図９に示す様な構成で
ある。ここでは、入力電圧Ｖinに対応する電流Ｉe3の大
きさを定めるために抵抗１０１-1を適用し、この電流Ｉ
e3と比較される電流Ｉc1を定めるために抵抗１０１-2を
適用している。抵抗１０１-1の抵抗値が１ＫΩであり、
抵抗１０１-2の抵抗値が２０.５ＫΩである。
したコンパレータ回路は、例えば図９に示す様な構成で
ある。ここでは、入力電圧Ｖinに対応する電流Ｉe3の大
きさを定めるために抵抗１０１-1を適用し、この電流Ｉ
e3と比較される電流Ｉc1を定めるために抵抗１０１-2を
適用している。抵抗１０１-1の抵抗値が１ＫΩであり、
抵抗１０１-2の抵抗値が２０.５ＫΩである。
【００１４】このコンパレータ回路において、入力電圧
ＶinがトランジスタＱ3に加えられると、電流Ｉe3が流
れる。このとき、各トランジスタＱ3，Ｑ4のベースエミ
ッタ電圧をＶbe3，Ｖbe4とし、また抵抗１０１-1の抵抗
値をＲb2とすると、 （Ｖin−Ｖbe3−Ｖbe4）／Ｒb2＝Ｉe3 となる。
ＶinがトランジスタＱ3に加えられると、電流Ｉe3が流
れる。このとき、各トランジスタＱ3，Ｑ4のベースエミ
ッタ電圧をＶbe3，Ｖbe4とし、また抵抗１０１-1の抵抗
値をＲb2とすると、 （Ｖin−Ｖbe3−Ｖbe4）／Ｒb2＝Ｉe3 となる。
【００１５】各トランジスタＱ4，Ｑ5からカレントミラ
ー回路が構成されるので、トランジスタＱ4に電流Ｉe3
が流れると、トランジスタＱ5にも同等の電流が流れ得
る状態となる。
ー回路が構成されるので、トランジスタＱ4に電流Ｉe3
が流れると、トランジスタＱ5にも同等の電流が流れ得
る状態となる。
【００１６】一方、各トランジスタＱ1，Ｑ2からカレン
トミラー回路が構成されるので、トランジスタＱ1に電
流Ｉc1が流れると、トランジスタＱ2にも同等の電流Ｉc
2が流れる。したがって、電源電圧をＶccとし、トラン
ジスタＱ1のベースエミッタ電圧をＶbe1とし、抵抗１０
１-2の抵抗値をＲb1とすると、 Ｉc1＝Ｉc2＝（Ｖcc−Ｖbe1）／Ｒb1 となる。
トミラー回路が構成されるので、トランジスタＱ1に電
流Ｉc1が流れると、トランジスタＱ2にも同等の電流Ｉc
2が流れる。したがって、電源電圧をＶccとし、トラン
ジスタＱ1のベースエミッタ電圧をＶbe1とし、抵抗１０
１-2の抵抗値をＲb1とすると、 Ｉc1＝Ｉc2＝（Ｖcc−Ｖbe1）／Ｒb1 となる。
【００１７】電流Ｉe3＞電流Ｉc2である場合は、大きな
電流Ｉe3を流し得るトランジスタＱ5に小さな電流Ｉc2
が流れるので、このトランジスタＱ5での電圧降下が小
さくなり、出力電圧Ｖoutがローレベルとなる。また、
電流Ｉe3＜電流Ｉc2である場合は、小さな電流Ｉe3を流
し得るトランジスタＱ5に大きな電流Ｉc2が流れるの
で、このトランジスタＱ5での電圧降下が大きくなり、
出力電圧Ｖoutがハイレベルとなる。
電流Ｉe3を流し得るトランジスタＱ5に小さな電流Ｉc2
が流れるので、このトランジスタＱ5での電圧降下が小
さくなり、出力電圧Ｖoutがローレベルとなる。また、
電流Ｉe3＜電流Ｉc2である場合は、小さな電流Ｉe3を流
し得るトランジスタＱ5に大きな電流Ｉc2が流れるの
で、このトランジスタＱ5での電圧降下が大きくなり、
出力電圧Ｖoutがハイレベルとなる。
【００１８】つまり、入力電圧Ｖinが予め定められたし
きい値電圧Ｖthよりも大きければ、出力電圧Ｖoutがロ
ーレベルとなり、また入力電圧Ｖinがしきい値電圧Ｖth
よりも小さければ、出力電圧Ｖoutがハイレベルとな
る。
きい値電圧Ｖthよりも大きければ、出力電圧Ｖoutがロ
ーレベルとなり、また入力電圧Ｖinがしきい値電圧Ｖth
よりも小さければ、出力電圧Ｖoutがハイレベルとな
る。
【００１９】あるいは、入力電圧Ｖinがしきい値電圧Ｖ
thに等しければ、Ｖin＝Ｖth、Ｉe3＝Ｉc2である。ま
た、各トランジスタのベースエミッタ電圧Ｖbeが相互に
等しいとすると、 （Ｖth−２Ｖbe）／Ｒb2＝（Ｖcc−Ｖbe）／Ｒb1 Ｖth＝（Ｖcc−Ｖbe）Ｒb2／Ｒb1＋２Ｖbe …（２） となる。
thに等しければ、Ｖin＝Ｖth、Ｉe3＝Ｉc2である。ま
た、各トランジスタのベースエミッタ電圧Ｖbeが相互に
等しいとすると、 （Ｖth−２Ｖbe）／Ｒb2＝（Ｖcc−Ｖbe）／Ｒb1 Ｖth＝（Ｖcc−Ｖbe）Ｒb2／Ｒb1＋２Ｖbe …（２） となる。
【００２０】上式（２）からも明らかな様に、しきい値
電圧Ｖthの精度を向上させるには、各抵抗値Ｒb1，Ｒb2
の比の精度を向上させる必要がある。このため、各抵抗
１０１-1，１０１-2として、同一種類の図６の抵抗のみ
を使用し、これらの抵抗１０１-1，１０１-2を同一工程
により作製し、抵抗の寸法や抵抗率のバラツキをそろえ
て、各抵抗値Ｒb1，Ｒb2の比の精度を向上させている。
電圧Ｖthの精度を向上させるには、各抵抗値Ｒb1，Ｒb2
の比の精度を向上させる必要がある。このため、各抵抗
１０１-1，１０１-2として、同一種類の図６の抵抗のみ
を使用し、これらの抵抗１０１-1，１０１-2を同一工程
により作製し、抵抗の寸法や抵抗率のバラツキをそろえ
て、各抵抗値Ｒb1，Ｒb2の比の精度を向上させている。
【００２１】しかしながら、抵抗１０１-2の抵抗値Ｒb2
が２０.５ＫΩである場合は、シート抵抗を２００Ω／
□とすると、図６に示すライン部分１０１ｂの幅と長さ
が１０μｍと１０２５μｍとなって、抵抗の寸法が大き
くなり過ぎた。
が２０.５ＫΩである場合は、シート抵抗を２００Ω／
□とすると、図６に示すライン部分１０１ｂの幅と長さ
が１０μｍと１０２５μｍとなって、抵抗の寸法が大き
くなり過ぎた。
【００２２】また、２０.５ＫΩの抵抗１０１-2とし
て、図７の高抵抗率の抵抗１１１を適用した場合は、こ
の抵抗の長さを１０２.５μｍに抑えることができるも
のの、他の１ＫΩの抵抗１０１-1の長さが約５μｍ程度
まで短くなるので、抵抗の寸法が小さくなり過ぎた。
て、図７の高抵抗率の抵抗１１１を適用した場合は、こ
の抵抗の長さを１０２.５μｍに抑えることができるも
のの、他の１ＫΩの抵抗１０１-1の長さが約５μｍ程度
まで短くなるので、抵抗の寸法が小さくなり過ぎた。
【００２３】次に、図６の低抵抗率の抵抗１０１を利用
した定電圧回路は、例えば図１０に示す様な構成であ
る。ここでは、バンドギャップ型定電流Ｉe5の値を定め
るために、抵抗１０１-3を適用し、また電流Ｉe5を電圧
に変換するために、抵抗１０１-4を適用している。抵抗
１０１-3の抵抗値が３６０Ωであり、抵抗１０１-4の抵
抗値が４０ＫΩである。
した定電圧回路は、例えば図１０に示す様な構成であ
る。ここでは、バンドギャップ型定電流Ｉe5の値を定め
るために、抵抗１０１-3を適用し、また電流Ｉe5を電圧
に変換するために、抵抗１０１-4を適用している。抵抗
１０１-3の抵抗値が３６０Ωであり、抵抗１０１-4の抵
抗値が４０ＫΩである。
【００２４】電源電圧Ｖccをオンにすると、起動用の抵
抗Ｒibを通じてベース電流がトランジスタＱ4に流れ、
このトランジスタＱ4がオンとなり、電流Ｉc1が流れ
て、各トランジスタＱ1，Ｑ2，Ｑ3がオンとなる。そし
て、電流Ｉc2がトランジスタＱ5に流れ込み、この回路
が起動する。
抗Ｒibを通じてベース電流がトランジスタＱ4に流れ、
このトランジスタＱ4がオンとなり、電流Ｉc1が流れ
て、各トランジスタＱ1，Ｑ2，Ｑ3がオンとなる。そし
て、電流Ｉc2がトランジスタＱ5に流れ込み、この回路
が起動する。
【００２５】各トランジスタＱ1，Ｑ2，Ｑ3からカレン
トミラー回路が構成されるので、各電流Ｉc1，Ｉc2，Ｉ
c3が相互に等しくなる。 Ｉc1＝Ｉc2＝Ｉc3 …（３） また、各トランジスタＱ4，Ｑ5のエミッタの面積比を
２：１に設定している。このため、各トランジスタＱ
4，Ｑ5のベースエミッタ電圧Ｖbe4，Ｖbe5の差は、次の
式で表される。 Ｖbe4−Ｖbe5＝ｋＴ／ｑ×ｌｎ２＝１８ｍＶ ただし、ｋがボルツマン定数、Ｔが絶対温度、ｑが電荷
量である。
トミラー回路が構成されるので、各電流Ｉc1，Ｉc2，Ｉ
c3が相互に等しくなる。 Ｉc1＝Ｉc2＝Ｉc3 …（３） また、各トランジスタＱ4，Ｑ5のエミッタの面積比を
２：１に設定している。このため、各トランジスタＱ
4，Ｑ5のベースエミッタ電圧Ｖbe4，Ｖbe5の差は、次の
式で表される。 Ｖbe4−Ｖbe5＝ｋＴ／ｑ×ｌｎ２＝１８ｍＶ ただし、ｋがボルツマン定数、Ｔが絶対温度、ｑが電荷
量である。
【００２６】この差の電圧が抵抗１０１-3に加わるの
で、この抵抗１０１-3の抵抗値をＲb1とすると、電流Ｉ
e5は、次の式で表される。 Ｉe5＝（ｋＴ／ｑ×ｌｎ２）／Ｒb1＝１８／３６０＝５
０μＡ 各トランジスタＱ4，Ｑ5のベースエミッタ電圧Ｖbe4，
Ｖbe5の差をエネルギーバンドギャップリファレンスと
称し、電流Ｉe5をバンドギャップ型定電流と称する。
で、この抵抗１０１-3の抵抗値をＲb1とすると、電流Ｉ
e5は、次の式で表される。 Ｉe5＝（ｋＴ／ｑ×ｌｎ２）／Ｒb1＝１８／３６０＝５
０μＡ 各トランジスタＱ4，Ｑ5のベースエミッタ電圧Ｖbe4，
Ｖbe5の差をエネルギーバンドギャップリファレンスと
称し、電流Ｉe5をバンドギャップ型定電流と称する。
【００２７】トランジスタＱ5のベース電流を無視する
と、 Ｉe5＝Ｉc2＝Ｉc3 となる。
と、 Ｉe5＝Ｉc2＝Ｉc3 となる。
【００２８】したがって、出力電圧Ｖsは、抵抗１０１-
4の抵抗値をＲb2とすると、次の式で表される。 Ｖs＝Ｒb2×Ｉc3 ＝Ｒb2×Ｉe5 ＝（ｋＴ／ｑ×ｌｎ２）×Ｒb2／Ｒb1 …（４） 上式（４）からも明らかな様に、出力電圧Ｖsの精度を
向上させるには、各抵抗値Ｒb1，Ｒb2の比の精度を向上
させる必要がある。このため、各抵抗１０１-3，１０１
-4として、同一種類の図６の抵抗のみを使用し、各抵抗
値Ｒb1，Ｒb2の比の精度を向上させている。
4の抵抗値をＲb2とすると、次の式で表される。 Ｖs＝Ｒb2×Ｉc3 ＝Ｒb2×Ｉe5 ＝（ｋＴ／ｑ×ｌｎ２）×Ｒb2／Ｒb1 …（４） 上式（４）からも明らかな様に、出力電圧Ｖsの精度を
向上させるには、各抵抗値Ｒb1，Ｒb2の比の精度を向上
させる必要がある。このため、各抵抗１０１-3，１０１
-4として、同一種類の図６の抵抗のみを使用し、各抵抗
値Ｒb1，Ｒb2の比の精度を向上させている。
【００２９】ここで、各抵抗１０１-3，１０１-4の温度
特性が＋２５００ｐｐｍ／℃であり、（ｋＴ／ｑ×ｌｎ
２）の温度特性が＋３３００ｐｐｍ／℃であるから、上
式（４）における（ｋＴ／ｑ×ｌｎ２）／Ｒb1の成分の
温度特性が＋８００ｐｐｍ／℃（＝３３００ｐｐｍ／℃
−２５００ｐｐｍ／℃）となり、この成分についての＋
８００ｐｐｍと上式（４）におけるＲb2についての＋２
５００ｐｐｍ／℃の和、つまり＋３３００ｐｐｍ／℃が
出力電圧Ｖsの温度特性となる。この温度特性は、定電
圧回路としては大きく、好ましいものではなかった。
特性が＋２５００ｐｐｍ／℃であり、（ｋＴ／ｑ×ｌｎ
２）の温度特性が＋３３００ｐｐｍ／℃であるから、上
式（４）における（ｋＴ／ｑ×ｌｎ２）／Ｒb1の成分の
温度特性が＋８００ｐｐｍ／℃（＝３３００ｐｐｍ／℃
−２５００ｐｐｍ／℃）となり、この成分についての＋
８００ｐｐｍと上式（４）におけるＲb2についての＋２
５００ｐｐｍ／℃の和、つまり＋３３００ｐｐｍ／℃が
出力電圧Ｖsの温度特性となる。この温度特性は、定電
圧回路としては大きく、好ましいものではなかった。
【００３０】
【発明が解決しようとする課題】この様に上記従来の差
動増幅回路では、増幅率の精度を向上させるために、各
抵抗１１１-1，１１１-2として、同一種類の抵抗のみを
使用しているものの、抵抗値が低い方の抵抗を高精度で
得るために、複数本の抵抗を並列接続しているので、そ
のスペースが大きくなると言う問題があった。
動増幅回路では、増幅率の精度を向上させるために、各
抵抗１１１-1，１１１-2として、同一種類の抵抗のみを
使用しているものの、抵抗値が低い方の抵抗を高精度で
得るために、複数本の抵抗を並列接続しているので、そ
のスペースが大きくなると言う問題があった。
【００３１】また、上記従来のコンパレータ回路では、
しきい値電圧Ｖthの精度を向上させるために、各抵抗１
０１-1，１０１-2として、同一種類の抵抗のみを使用し
ているものの、抵抗値の高い方の抵抗の寸法が大きくな
り過ぎた。
しきい値電圧Ｖthの精度を向上させるために、各抵抗１
０１-1，１０１-2として、同一種類の抵抗のみを使用し
ているものの、抵抗値の高い方の抵抗の寸法が大きくな
り過ぎた。
【００３２】更に、上記従来の定電圧回路では、出力電
圧Ｖsの精度を向上させるために、各抵抗１０１-3，１
０１-4として、同一種類の抵抗のみを使用しているもの
の、これらの抵抗の温度特性が同一でるため、出力電圧
Ｖsの温度特性を小さく調節することができなかった。
圧Ｖsの精度を向上させるために、各抵抗１０１-3，１
０１-4として、同一種類の抵抗のみを使用しているもの
の、これらの抵抗の温度特性が同一でるため、出力電圧
Ｖsの温度特性を小さく調節することができなかった。
【００３３】そこで、本発明は、上記従来の課題を解決
するためのものであって、同一種類の抵抗のみを使用し
ていたことが原因となって生じていた問題点を解決する
ことが可能な半導体装置を提供することにある。
するためのものであって、同一種類の抵抗のみを使用し
ていたことが原因となって生じていた問題点を解決する
ことが可能な半導体装置を提供することにある。
【００３４】
【課題を解決するための手段】上記従来の課題を解決す
るために、本発明は、高濃度イオンを打ち込んでなる抵
抗と低濃度イオンを打ち込んでなる抵抗を含む差動増幅
回路を構成する半導体装置であって、高濃度イオンを打
ち込んでなる抵抗が差動増幅回路の負の入力端子に接続
され、低濃度イオンを打ち込んでなる抵抗が差動増幅回
路の負の入力端子と出力端子間に挿入されている。
るために、本発明は、高濃度イオンを打ち込んでなる抵
抗と低濃度イオンを打ち込んでなる抵抗を含む差動増幅
回路を構成する半導体装置であって、高濃度イオンを打
ち込んでなる抵抗が差動増幅回路の負の入力端子に接続
され、低濃度イオンを打ち込んでなる抵抗が差動増幅回
路の負の入力端子と出力端子間に挿入されている。
【００３５】ここで、高濃度イオンを打ち込んでなる抵
抗の抵抗率は低く、低濃度イオンを打ち込んでなる抵抗
の抵抗率は高い。
抗の抵抗率は低く、低濃度イオンを打ち込んでなる抵抗
の抵抗率は高い。
【００３６】差動増幅回路の負の入力端子に接続される
抵抗は、その抵抗値を低く設定されるので、本発明の様
に高濃度イオンを打ち込んでなるものを適用するのが良
い。また、差動増幅回路の負の入力端子と出力端子間に
挿入される抵抗は、その抵抗値を高く設定されるので、
本発明の様に低濃度イオンを打ち込んでなるものを適用
するのが良い。
抵抗は、その抵抗値を低く設定されるので、本発明の様
に高濃度イオンを打ち込んでなるものを適用するのが良
い。また、差動増幅回路の負の入力端子と出力端子間に
挿入される抵抗は、その抵抗値を高く設定されるので、
本発明の様に低濃度イオンを打ち込んでなるものを適用
するのが良い。
【００３７】また、本発明は、高濃度イオンを打ち込ん
でなる抵抗と低濃度イオンを打ち込んでなる抵抗を含む
コンパレータ回路を構成する半導体装置であって、入力
電圧変化を電流変化に変換する比率を決定する抵抗とし
て、高濃度イオンを打ち込んでなる抵抗が使用され、こ
の変換された電流とコンパレータ内部で比較される一定
の電流の値を決定するための抵抗として、低濃度イオン
を打ち込んでなる抵抗が使用されている。
でなる抵抗と低濃度イオンを打ち込んでなる抵抗を含む
コンパレータ回路を構成する半導体装置であって、入力
電圧変化を電流変化に変換する比率を決定する抵抗とし
て、高濃度イオンを打ち込んでなる抵抗が使用され、こ
の変換された電流とコンパレータ内部で比較される一定
の電流の値を決定するための抵抗として、低濃度イオン
を打ち込んでなる抵抗が使用されている。
【００３８】コンパレータ回路において、入力電圧変化
を電流変化に変換する比率を決定する抵抗は、その抵抗
値を低く設定されるので、本発明の様に高濃度イオンを
打ち込んでなるものを適用するのが好ましい。また、変
換された電流とコンパレータ内部で比較される一定の電
流の値を決定するための抵抗は、その抵抗値を高く設定
されるので、本発明の様に低濃度イオンを打ち込んでな
るものを適用するのが好ましい。
を電流変化に変換する比率を決定する抵抗は、その抵抗
値を低く設定されるので、本発明の様に高濃度イオンを
打ち込んでなるものを適用するのが好ましい。また、変
換された電流とコンパレータ内部で比較される一定の電
流の値を決定するための抵抗は、その抵抗値を高く設定
されるので、本発明の様に低濃度イオンを打ち込んでな
るものを適用するのが好ましい。
【００３９】更に、本発明は、高濃度イオンを打ち込ん
でなる抵抗と低濃度イオンを打ち込んでなる抵抗を含む
定電圧回路を構成する半導体装置であって、バンドギャ
ップ型定電流の値を決定する抵抗として、低濃度イオン
を打ち込んでなる抵抗が使用され、この定電流を電圧に
変換する抵抗として、高濃度イオンを打ち込んでなる抵
抗が使用されている。
でなる抵抗と低濃度イオンを打ち込んでなる抵抗を含む
定電圧回路を構成する半導体装置であって、バンドギャ
ップ型定電流の値を決定する抵抗として、低濃度イオン
を打ち込んでなる抵抗が使用され、この定電流を電圧に
変換する抵抗として、高濃度イオンを打ち込んでなる抵
抗が使用されている。
【００４０】定電圧回路において、バンドギャップ型定
電流の値を決定するための抵抗として、本発明の様に低
濃度イオンを打ち込んでなるものを適用し、定電流を電
圧に変換するための抵抗として、本発明の様に高濃度イ
オンを打ち込んでなるものを適用することによって、出
力電圧の温度特性を向上させることができる。
電流の値を決定するための抵抗として、本発明の様に低
濃度イオンを打ち込んでなるものを適用し、定電流を電
圧に変換するための抵抗として、本発明の様に高濃度イ
オンを打ち込んでなるものを適用することによって、出
力電圧の温度特性を向上させることができる。
【００４１】
【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照して説明する。図１は、本発明の半導体装置の
一実施形態である差動増幅回路を示している。なお、同
図において、図８に示す差動増幅回路と同様の作用を果
たす部位には同じ符号を付して説明を簡略化する。
面を参照して説明する。図１は、本発明の半導体装置の
一実施形態である差動増幅回路を示している。なお、同
図において、図８に示す差動増幅回路と同様の作用を果
たす部位には同じ符号を付して説明を簡略化する。
【００４２】この差動増幅回路では、負の入力端子１２
１に抵抗１１を接続すると共に、負の入力端子１２１と
出力端子１２２間に抵抗１２を挿入している。抵抗１１
は、低抵抗率の抵抗であって、４００Ωの抵抗値を有
し、また抵抗１２は、高抵抗率の抵抗であって、１００
ＫΩの抵抗値を有する。
１に抵抗１１を接続すると共に、負の入力端子１２１と
出力端子１２２間に抵抗１２を挿入している。抵抗１１
は、低抵抗率の抵抗であって、４００Ωの抵抗値を有
し、また抵抗１２は、高抵抗率の抵抗であって、１００
ＫΩの抵抗値を有する。
【００４３】図２（ａ），（ｂ）は、低抵抗率の抵抗１
１を示す平面図及び断面図である。図２（ａ），（ｂ）
から明らかな様に、低抵抗率の抵抗１１は、Ｐ+基板２
１上にＮ+拡散層２２を形成し、この上にＮ型エピタキ
シャル層２３を積層し、このＮ型エピタキシャル層２３
上にＰ+の不純物を打ち込んでなる抵抗層２４を形成し
たものである。Ｐ+の不純物の打ち込みは、２回だけ行
われ、１回目の打ち込みによって低濃度で高い抵抗値の
層が形成され、２回目の打ち込みによって、高濃度で低
い抵抗値の抵抗層２４が形成される。
１を示す平面図及び断面図である。図２（ａ），（ｂ）
から明らかな様に、低抵抗率の抵抗１１は、Ｐ+基板２
１上にＮ+拡散層２２を形成し、この上にＮ型エピタキ
シャル層２３を積層し、このＮ型エピタキシャル層２３
上にＰ+の不純物を打ち込んでなる抵抗層２４を形成し
たものである。Ｐ+の不純物の打ち込みは、２回だけ行
われ、１回目の打ち込みによって低濃度で高い抵抗値の
層が形成され、２回目の打ち込みによって、高濃度で低
い抵抗値の抵抗層２４が形成される。
【００４４】図３（ａ），（ｂ）は、高抵抗率の抵抗１
２を示す平面図及び断面図である。図３（ａ），（ｂ）
から明らかな様に、高抵抗率の抵抗１２は、Ｐ+基板２
１上にＮ+拡散層２２を形成し、この上にＮ型エピタキ
シャル層２３を積層し、このＮ型エピタキシャル層２３
上にＰ+の不純物を打ち込んでなる抵抗層２５を形成し
たものである。Ｐ+の不純物の打ち込みは、２回だけ行
われる。
２を示す平面図及び断面図である。図３（ａ），（ｂ）
から明らかな様に、高抵抗率の抵抗１２は、Ｐ+基板２
１上にＮ+拡散層２２を形成し、この上にＮ型エピタキ
シャル層２３を積層し、このＮ型エピタキシャル層２３
上にＰ+の不純物を打ち込んでなる抵抗層２５を形成し
たものである。Ｐ+の不純物の打ち込みは、２回だけ行
われる。
【００４５】まず、１回目の打ち込みによって低濃度で
あって、低抵抗値の層が形成される。次に、抵抗１２の
ライン部分１２ｂをカバー２６によって覆い、２回目の
打ち込みを行う。この２回目の打ち込みのときには、カ
バー２６によって覆われた範囲のみ、高濃度とはならな
いので、ライン部分１２ｂを低濃度にかつ高抵抗値に維
持することができる。この後、カバー２６を削除する。
あって、低抵抗値の層が形成される。次に、抵抗１２の
ライン部分１２ｂをカバー２６によって覆い、２回目の
打ち込みを行う。この２回目の打ち込みのときには、カ
バー２６によって覆われた範囲のみ、高濃度とはならな
いので、ライン部分１２ｂを低濃度にかつ高抵抗値に維
持することができる。この後、カバー２６を削除する。
【００４６】したがって、高抵抗率の抵抗１２の製造工
程は、カバー２６を形成すると言う点を除いて、低抵抗
率の抵抗１１と共通である。このため、低抵抗率の抵抗
１１及び高抵抗率の抵抗１２を同時に作製することがで
き、抵抗の寸法や抵抗率のバラツキをそろえて、各抵抗
１１，１２の抵抗値Ｒiba，Ｒibbの比の精度を向上させ
ることができる。つまり、各抵抗１１，１２の抵抗値Ｒ
iba，Ｒibbに誤差を生じたとしても、製造工程が共通で
あるから、これらの抵抗１１，１２の抵抗値Ｒiba，Ｒi
bbが共に増大したり減少し、これらの抵抗１１，１２の
抵抗値Ｒiba，Ｒibbの比のバラツキが大きくなることは
ない。
程は、カバー２６を形成すると言う点を除いて、低抵抗
率の抵抗１１と共通である。このため、低抵抗率の抵抗
１１及び高抵抗率の抵抗１２を同時に作製することがで
き、抵抗の寸法や抵抗率のバラツキをそろえて、各抵抗
１１，１２の抵抗値Ｒiba，Ｒibbの比の精度を向上させ
ることができる。つまり、各抵抗１１，１２の抵抗値Ｒ
iba，Ｒibbに誤差を生じたとしても、製造工程が共通で
あるから、これらの抵抗１１，１２の抵抗値Ｒiba，Ｒi
bbが共に増大したり減少し、これらの抵抗１１，１２の
抵抗値Ｒiba，Ｒibbの比のバラツキが大きくなることは
ない。
【００４７】この様に各抵抗１１，１２の抵抗値Ｒib
a，Ｒibbの比の精度を向上させることができれば、図１
の差動増幅回路の増幅率の精度が向上する。
a，Ｒibbの比の精度を向上させることができれば、図１
の差動増幅回路の増幅率の精度が向上する。
【００４８】これに対して、低抵抗率の抵抗１１と高抵
抗率の抵抗１２を別々の工程で作製した場合は、例えば
低抵抗率の抵抗１１の抵抗値の誤差が±２０％であっ
て、高抵抗率の抵抗１２の抵抗値の誤差が±２０％ある
とき、各抵抗１１，１２の抵抗値の比は、少なくとも±
４０％程度のバラツキを生じることになる。
抗率の抵抗１２を別々の工程で作製した場合は、例えば
低抵抗率の抵抗１１の抵抗値の誤差が±２０％であっ
て、高抵抗率の抵抗１２の抵抗値の誤差が±２０％ある
とき、各抵抗１１，１２の抵抗値の比は、少なくとも±
４０％程度のバラツキを生じることになる。
【００４９】また、この差動増幅回路においては、１つ
の低抵抗率の抵抗１１のみによって４００Ωの抵抗値を
得ることができるので、多数の抵抗を並列接続すること
によって低い抵抗値を得る必要がなく、抵抗のスペース
を必要最小限度に抑えることができる。あるいは、低抵
抗率の抵抗１１及び高抵抗率の抵抗１２は、イオン濃度
が相互に異なって、それらの抵抗率が相互に異なるの
で、低抵抗率の抵抗１１及び高抵抗率の抵抗１２のいず
れか一方の寸法を極端に大きくして、抵抗を増大させた
り、いずれか一方の寸法を極端に小さくして、抵抗値を
減少させる必要がない。このため、抵抗値の寸法が大き
くなり過ぎて、スペースを占有したり、抵抗の寸法が小
さくなり過ぎて、寸法精度並びに抵抗値の精度を維持で
きないと言うことがない。
の低抵抗率の抵抗１１のみによって４００Ωの抵抗値を
得ることができるので、多数の抵抗を並列接続すること
によって低い抵抗値を得る必要がなく、抵抗のスペース
を必要最小限度に抑えることができる。あるいは、低抵
抗率の抵抗１１及び高抵抗率の抵抗１２は、イオン濃度
が相互に異なって、それらの抵抗率が相互に異なるの
で、低抵抗率の抵抗１１及び高抵抗率の抵抗１２のいず
れか一方の寸法を極端に大きくして、抵抗を増大させた
り、いずれか一方の寸法を極端に小さくして、抵抗値を
減少させる必要がない。このため、抵抗値の寸法が大き
くなり過ぎて、スペースを占有したり、抵抗の寸法が小
さくなり過ぎて、寸法精度並びに抵抗値の精度を維持で
きないと言うことがない。
【００５０】図４は、本発明の半導体装置の一実施形態
であるコンパレータ回路を示している。なお、同図にお
いて、図９に示すコンパレータ回路と同様の作用を果た
す部位には同じ符号を付して説明を簡略化する。
であるコンパレータ回路を示している。なお、同図にお
いて、図９に示すコンパレータ回路と同様の作用を果た
す部位には同じ符号を付して説明を簡略化する。
【００５１】このコンパレータ回路では、入力電圧Ｖin
に対応する電流Ｉe3の大きさを定めるために図２の低抵
抗率の抵抗１１を適用し、この電流Ｉe3と比較される電
流Ｉc1を定めるために図３の高抵抗率の抵抗１２を適用
している。低抵抗率の抵抗１１の抵抗値が１ＫΩであ
り、高抵抗率の抵抗１２の抵抗値が２０.５ＫΩであ
る。
に対応する電流Ｉe3の大きさを定めるために図２の低抵
抗率の抵抗１１を適用し、この電流Ｉe3と比較される電
流Ｉc1を定めるために図３の高抵抗率の抵抗１２を適用
している。低抵抗率の抵抗１１の抵抗値が１ＫΩであ
り、高抵抗率の抵抗１２の抵抗値が２０.５ＫΩであ
る。
【００５２】先に述べた様に低抵抗率の抵抗１１及び高
抵抗率の抵抗１２を同時に作製することができ、抵抗の
寸法や抵抗率のバラツキをそろえて、各抵抗１１，１２
の抵抗値Ｒb2，Ｒb1の比の精度を向上させることができ
るので、このコンパレータ回路のしきい値電圧Ｖthの精
度を向上させることができる。
抵抗率の抵抗１２を同時に作製することができ、抵抗の
寸法や抵抗率のバラツキをそろえて、各抵抗１１，１２
の抵抗値Ｒb2，Ｒb1の比の精度を向上させることができ
るので、このコンパレータ回路のしきい値電圧Ｖthの精
度を向上させることができる。
【００５３】また、低抵抗率の抵抗１１及び高抵抗率の
抵抗１２のいずれか一方の寸法を極端に大きくして、抵
抗値を増大させたり、いずれか一方の寸法を極端に小さ
くして、抵抗値を減少させる必要がない。例えば、２
０.５ＫΩの抵抗１２のシート抵抗を２ＫΩ／□とする
と、図３に示す高抵抗率の抵抗１２のライン部分１２ｂ
の幅と長さが１０μｍと１０２.５μｍとなり、高抵抗
率の抵抗１２の寸法が大き過ぎもせず、小さすぎること
もない。また、１ＫΩの抵抗１１のシート抵抗を２００
Ω／□とすると、図２に示す低抵抗率の抵抗１１のライ
ン部分１１ｂの幅と長さが１０μｍと５０μｍとなり、
低抵抗率の抵抗１１の寸法も丁度良い。
抵抗１２のいずれか一方の寸法を極端に大きくして、抵
抗値を増大させたり、いずれか一方の寸法を極端に小さ
くして、抵抗値を減少させる必要がない。例えば、２
０.５ＫΩの抵抗１２のシート抵抗を２ＫΩ／□とする
と、図３に示す高抵抗率の抵抗１２のライン部分１２ｂ
の幅と長さが１０μｍと１０２.５μｍとなり、高抵抗
率の抵抗１２の寸法が大き過ぎもせず、小さすぎること
もない。また、１ＫΩの抵抗１１のシート抵抗を２００
Ω／□とすると、図２に示す低抵抗率の抵抗１１のライ
ン部分１１ｂの幅と長さが１０μｍと５０μｍとなり、
低抵抗率の抵抗１１の寸法も丁度良い。
【００５４】図５は、本発明の半導体装置の一実施形態
である定電圧回路を示している。なお、同図において、
図１０に示す定電圧回路と同様の作用を果たす部位には
同じ符号を付して説明を簡略化する。
である定電圧回路を示している。なお、同図において、
図１０に示す定電圧回路と同様の作用を果たす部位には
同じ符号を付して説明を簡略化する。
【００５５】この定電圧回路では、バンドギャップ型定
電流Ｉe5の値を定めるために、図３の高抵抗率の抵抗１
２を適用し、また電流Ｉe5を電圧に変換するために、図
２の低抵抗率の抵抗１１を適用している。高抵抗率の抵
抗１２の抵抗値が３６０Ωであり、低抵抗率の抵抗１１
の抵抗値が４０ＫΩである。
電流Ｉe5の値を定めるために、図３の高抵抗率の抵抗１
２を適用し、また電流Ｉe5を電圧に変換するために、図
２の低抵抗率の抵抗１１を適用している。高抵抗率の抵
抗１２の抵抗値が３６０Ωであり、低抵抗率の抵抗１１
の抵抗値が４０ＫΩである。
【００５６】先に述べた様に低抵抗率の抵抗１１及び高
抵抗率の抵抗１２を同時に作製することができ、抵抗の
寸法や抵抗率のバラツキをそろえて、各抵抗１１，１２
の抵抗値の比の精度を向上させることができるので、こ
の定電圧回路の出力電圧Ｖsの精度を向上させることが
できる。
抵抗率の抵抗１２を同時に作製することができ、抵抗の
寸法や抵抗率のバラツキをそろえて、各抵抗１１，１２
の抵抗値の比の精度を向上させることができるので、こ
の定電圧回路の出力電圧Ｖsの精度を向上させることが
できる。
【００５７】また、低抵抗率の抵抗１１のシート抵抗を
２００Ω／□とすると、その温度特性が２５００ｐｐｍ
／℃であり、高抵抗率の抵抗１２のシート抵抗を２ＫΩ
／□とすると、その温度特性が５６００ｐｐｍ／℃であ
る。更に、先に述べた様に（ｋＴ／ｑ×ｌｎ２）の温度
特性が＋３３００ｐｐｍ／℃であるから、抵抗１１の抵
抗値をＲb1とし、抵抗１２の抵抗値をＲb2とすると、上
式（４）における（ｋＴ／ｑ×ｌｎ２）／Ｒb1の成分の
温度特性が−２３００ｐｐｍ／℃（＝３３００ｐｐｍ／
℃−５６００ｐｐｍ／℃）となり、この成分についての
−２３００ｐｐｍと上式（４）におけるＲb2についての
＋２５００ｐｐｍ／℃の和、つまり＋２００ｐｐｍ／℃
が出力電圧Ｖsの温度特性となる。この温度特性は、定
電圧回路としては非常に小さく、好ましいものである。
２００Ω／□とすると、その温度特性が２５００ｐｐｍ
／℃であり、高抵抗率の抵抗１２のシート抵抗を２ＫΩ
／□とすると、その温度特性が５６００ｐｐｍ／℃であ
る。更に、先に述べた様に（ｋＴ／ｑ×ｌｎ２）の温度
特性が＋３３００ｐｐｍ／℃であるから、抵抗１１の抵
抗値をＲb1とし、抵抗１２の抵抗値をＲb2とすると、上
式（４）における（ｋＴ／ｑ×ｌｎ２）／Ｒb1の成分の
温度特性が−２３００ｐｐｍ／℃（＝３３００ｐｐｍ／
℃−５６００ｐｐｍ／℃）となり、この成分についての
−２３００ｐｐｍと上式（４）におけるＲb2についての
＋２５００ｐｐｍ／℃の和、つまり＋２００ｐｐｍ／℃
が出力電圧Ｖsの温度特性となる。この温度特性は、定
電圧回路としては非常に小さく、好ましいものである。
【００５８】なお、本発明は、上記各実施形態に限定さ
れるものでなく、多様に変形することができる。例え
ば、図１の差動増幅回路、図４のコンパレータ回路及び
図５の定電圧回路の回路構成をその基本特性が変わらな
い範囲で若干変更しても構わない。あるいは、同一の製
造工程で作製することができるのであれば、低抵抗率の
抵抗や高抵抗率の抵抗として、他の構成のものを適用す
ることができる。
れるものでなく、多様に変形することができる。例え
ば、図１の差動増幅回路、図４のコンパレータ回路及び
図５の定電圧回路の回路構成をその基本特性が変わらな
い範囲で若干変更しても構わない。あるいは、同一の製
造工程で作製することができるのであれば、低抵抗率の
抵抗や高抵抗率の抵抗として、他の構成のものを適用す
ることができる。
【００５９】
【発明の効果】以上説明した様に、本発明の半導体装置
では、高濃度イオンを打ち込んでなる抵抗と低濃度イオ
ンを打ち込んでなる抵抗を適宜に組み合わせて適用する
ことによって、抵抗のスペースを縮小したり、温度特性
を改善することができる。
では、高濃度イオンを打ち込んでなる抵抗と低濃度イオ
ンを打ち込んでなる抵抗を適宜に組み合わせて適用する
ことによって、抵抗のスペースを縮小したり、温度特性
を改善することができる。
【図１】本発明の半導体装置の一実施形態である差動増
幅回路を示す回路図
幅回路を示す回路図
【図２】（ａ）は図１の回路における低抵抗率の抵抗を
示す平面図、（ｂ）は同抵抗を示す断面図
示す平面図、（ｂ）は同抵抗を示す断面図
【図３】（ａ）は図１の回路における高抵抗率の抵抗を
示す平面図、（ｂ）は同抵抗を示す断面図
示す平面図、（ｂ）は同抵抗を示す断面図
【図４】本発明の半導体装置の一実施形態であるコンパ
レータ回路を示す回路図
レータ回路を示す回路図
【図５】本発明の半導体装置の一実施形態である定電圧
回路を示す回路図
回路を示す回路図
【図６】（ａ）は低抵抗率の他の抵抗を示す平面図、
（ｂ）は同抵抗を示す断面図
（ｂ）は同抵抗を示す断面図
【図７】（ａ）は高抵抗率の他の抵抗を示す平面図、
（ｂ）は同抵抗を示す断面図
（ｂ）は同抵抗を示す断面図
【図８】従来の差動増幅回路を示す回路図
【図９】従来のコンパレータ回路を示す回路図
【図１０】従来の定電圧回路を示す回路図
１１ 低抵抗率の抵抗 １２ 高抵抗率の抵抗
Claims (3)
- 【請求項１】 高濃度イオンを打ち込んでなる抵抗と低
濃度イオンを打ち込んでなる抵抗を含む差動増幅回路を
構成する半導体装置であって、 高濃度イオンを打ち込んでなる抵抗が差動増幅回路の負
の入力端子に接続され、低濃度イオンを打ち込んでなる
抵抗が差動増幅回路の負の入力端子と出力端子間に挿入
された半導体装置。 - 【請求項２】 高濃度イオンを打ち込んでなる抵抗と低
濃度イオンを打ち込んでなる抵抗を含むコンパレータ回
路を構成する半導体装置であって、 入力電圧変化を電流変化に変換する比率を決定する抵抗
として、高濃度イオンを打ち込んでなる抵抗が使用さ
れ、この変換された電流とコンパレータ内部で比較され
る一定の電流の値を決定するための抵抗として、低濃度
イオンを打ち込んでなる抵抗が使用された半導体装置。 - 【請求項３】 高濃度イオンを打ち込んでなる抵抗と低
濃度イオンを打ち込んでなる抵抗を含む定電圧回路を構
成する半導体装置であって、 バンドギャップ型定電流の値を決定する抵抗として、低
濃度イオンを打ち込んでなる抵抗が使用され、この定電
流を電圧に変換する抵抗として、高濃度イオンを打ち込
んでなる抵抗が使用された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25113697A JP3232031B2 (ja) | 1997-09-16 | 1997-09-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25113697A JP3232031B2 (ja) | 1997-09-16 | 1997-09-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197622A true JPH1197622A (ja) | 1999-04-09 |
| JP3232031B2 JP3232031B2 (ja) | 2001-11-26 |
Family
ID=17218218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25113697A Expired - Fee Related JP3232031B2 (ja) | 1997-09-16 | 1997-09-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3232031B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005332967A (ja) * | 2004-05-20 | 2005-12-02 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
-
1997
- 1997-09-16 JP JP25113697A patent/JP3232031B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005332967A (ja) * | 2004-05-20 | 2005-12-02 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3232031B2 (ja) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5087830A (en) | Start circuit for a bandgap reference cell | |
| US4263519A (en) | Bandgap reference | |
| JPS62500327A (ja) | 電界効果トランジスタ電流源 | |
| US4578633A (en) | Constant current source circuit | |
| JP2000074747A (ja) | 温度検出回路及び温度検出方法並びに光電変換回路 | |
| JP3232031B2 (ja) | 半導体装置の製造方法 | |
| US4675592A (en) | Voltage output circuit | |
| TWI287637B (en) | Voltage detection circuit, semiconductor integrated circuit device and fabricating method thereof | |
| US4352057A (en) | Constant current source | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| JP2748414B2 (ja) | 電圧源回路 | |
| JPH04334105A (ja) | 電流源回路 | |
| JPH0324810B2 (ja) | ||
| JPH0225561B2 (ja) | ||
| JPH06250751A (ja) | 基準電圧回路 | |
| EP0104950A2 (en) | A differential amplifier circuit | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPH1165690A (ja) | 基準電圧源回路 | |
| JP2705301B2 (ja) | 定電流回路 | |
| JPS624737B2 (ja) | ||
| JP2574931B2 (ja) | バンドギャップ型定電流回路 | |
| JPH077905B2 (ja) | 電圧比較器 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010220 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |