JPH1192956A - 基板のめっき方法 - Google Patents
基板のめっき方法Info
- Publication number
- JPH1192956A JPH1192956A JP26930497A JP26930497A JPH1192956A JP H1192956 A JPH1192956 A JP H1192956A JP 26930497 A JP26930497 A JP 26930497A JP 26930497 A JP26930497 A JP 26930497A JP H1192956 A JPH1192956 A JP H1192956A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- substrate
- grooves
- layers
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 微細な配線用の溝等の微細窪みに銅又は銅合
金等の電気比抵抗の小さい材料を均一に充填することが
できる基板のめっき方法を提供する。 【解決手段】 微細窪み２６，２８を有する基板Ｗにめ
っきを施して微細窪み２６，２８に金属５４を充填する
基板Ｗのめっき方法において、基板Ｗの微細窪み２６，
２８の開口部の周囲にめっきすべき金属のめっき付着性
が悪い素材からなる付着防止層３４を形成する前処理工
程を行なうことを特徴とする。
金等の電気比抵抗の小さい材料を均一に充填することが
できる基板のめっき方法を提供する。 【解決手段】 微細窪み２６，２８を有する基板Ｗにめ
っきを施して微細窪み２６，２８に金属５４を充填する
基板Ｗのめっき方法において、基板Ｗの微細窪み２６，
２８の開口部の周囲にめっきすべき金属のめっき付着性
が悪い素材からなる付着防止層３４を形成する前処理工
程を行なうことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、基板のめっき方法
に係り、特に半導体基板に形成された配線用溝等に銅
（Ｃｕ）等の金属を充填するための充填方法及び装置に
関する。
に係り、特に半導体基板に形成された配線用溝等に銅
（Ｃｕ）等の金属を充填するための充填方法及び装置に
関する。
【０００２】
【従来の技術】従来、半導体基板上に配線回路を形成す
るためには、基板面上にスパッタリング等を用いてＡｌ
又はＡｌ合金の成膜を行った後、さらにレジスト等のパ
ターンマスクを用いたケミカルドライエッチングにより
膜の不要部分を除去していた。しかしながら、集積度が
高くなるにつれて配線が細くなり、電流密度が増加して
熱応力や温度上昇を生じるため、ストレスマイグレーシ
ョンやエレクトロマイグレーションによってＡｌ又はＡ
ｌ合金が希薄化して、ついには断線のおそれが生じる。
るためには、基板面上にスパッタリング等を用いてＡｌ
又はＡｌ合金の成膜を行った後、さらにレジスト等のパ
ターンマスクを用いたケミカルドライエッチングにより
膜の不要部分を除去していた。しかしながら、集積度が
高くなるにつれて配線が細くなり、電流密度が増加して
熱応力や温度上昇を生じるため、ストレスマイグレーシ
ョンやエレクトロマイグレーションによってＡｌ又はＡ
ｌ合金が希薄化して、ついには断線のおそれが生じる。
【０００３】そこで、より低抵抗で信頼性の高い銅が配
線材料として注目されているが、従来のＡｌ配線のよう
に成膜してからパターニングし、エッチングにより配線
を形成することは困難である。そこで、配線用の溝をあ
らかじめ形成し、化学気相成長（ＣＶＤ）、スパッタや
めっきなどの手法で溝の中を埋め込み、その後表面の余
分な銅を化学機械研磨（ＣＭＰ）で除去して溝配線を形
成するダマシン配線が試みられている。
線材料として注目されているが、従来のＡｌ配線のよう
に成膜してからパターニングし、エッチングにより配線
を形成することは困難である。そこで、配線用の溝をあ
らかじめ形成し、化学気相成長（ＣＶＤ）、スパッタや
めっきなどの手法で溝の中を埋め込み、その後表面の余
分な銅を化学機械研磨（ＣＭＰ）で除去して溝配線を形
成するダマシン配線が試みられている。
【０００４】この中でも、めっきは他のプロセスに比べ
て、プロセスコストが安い、純度の高い銅材料が得られ
る、ウエハダメージの少ない低温プロセスが可能となる
などの特徴があり注目されている。
て、プロセスコストが安い、純度の高い銅材料が得られ
る、ウエハダメージの少ない低温プロセスが可能となる
などの特徴があり注目されている。
【０００５】
【発明が解決しようとする課題】ところが、デザインル
ール＜０．２５μｍの半導体デバイスの配線用の溝や、
現在主にタングステンで作成されているプラグを配線材
料と同じ材料で埋め込むデュアルダマシンの場合、アス
ペクト比は最大５以上にもなる。このような溝やプラグ
をめっきで埋め込む場合、微細窪みの開口縁部に近い箇
所でのめっき成長により、めっき金属がこれらの蓋をし
てしまい、最終的に空孔ができやすい等の問題点があっ
た。
ール＜０．２５μｍの半導体デバイスの配線用の溝や、
現在主にタングステンで作成されているプラグを配線材
料と同じ材料で埋め込むデュアルダマシンの場合、アス
ペクト比は最大５以上にもなる。このような溝やプラグ
をめっきで埋め込む場合、微細窪みの開口縁部に近い箇
所でのめっき成長により、めっき金属がこれらの蓋をし
てしまい、最終的に空孔ができやすい等の問題点があっ
た。
【０００６】本発明は、上述の事情に鑑み、微細な配線
用の溝等の微細窪みに銅又は銅合金等の電気比抵抗の小
さい材料を均一に充填することができる基板のめっき方
法を提供することを目的とする。
用の溝等の微細窪みに銅又は銅合金等の電気比抵抗の小
さい材料を均一に充填することができる基板のめっき方
法を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、微細窪みを有する基板にめっきを施して該微細窪み
に金属を充填する基板のめっき方法において、前記基板
の前記微細窪みの開口部の周囲にめっきすべき金属のめ
っき付着性が悪い素材からなる付着防止層を形成する前
処理工程を行なうことを特徴とする基板のめっき方法で
ある。めっきの付着性が悪いとは、通常のめっきプロセ
スではめっきが付着しないことを意味する。
は、微細窪みを有する基板にめっきを施して該微細窪み
に金属を充填する基板のめっき方法において、前記基板
の前記微細窪みの開口部の周囲にめっきすべき金属のめ
っき付着性が悪い素材からなる付着防止層を形成する前
処理工程を行なうことを特徴とする基板のめっき方法で
ある。めっきの付着性が悪いとは、通常のめっきプロセ
スではめっきが付着しないことを意味する。
【０００８】Ａｌに代表されるように、金属の酸化膜が
あるとめっきすべき金属とめっき液の間に電子のやり取
りができないため、めっきができない。Ａｌ表面には、
大気中で自然に生成した強固な酸化被膜が存在し、これ
を除去しても、次工程に至る水洗の段階で再び酸化被膜
が生成されてしまう。従って、亜鉛置換法のような特殊
な処理を施さない通常の前処理では、電解めっき、無電
解めっきのいずれのプロセスでも密着の良好なめっき被
膜が得られない。
あるとめっきすべき金属とめっき液の間に電子のやり取
りができないため、めっきができない。Ａｌ表面には、
大気中で自然に生成した強固な酸化被膜が存在し、これ
を除去しても、次工程に至る水洗の段階で再び酸化被膜
が生成されてしまう。従って、亜鉛置換法のような特殊
な処理を施さない通常の前処理では、電解めっき、無電
解めっきのいずれのプロセスでも密着の良好なめっき被
膜が得られない。
【０００９】これにより、開口部の周囲にめっきが付着
しないので、開口部の周囲からめっきが成長して微細窪
みの入口を塞ぐことが防止され、微細窪みに金属を空洞
（ボイド）の無い均一な状態で充填することができる。
めっきの方法としては、無電解めっきあるいは電解めっ
きのいずれをも採用することができる。付着防止層の形
成は、微細窪みに該当する部分を含めて行った後に、該
当部分のみを除去するようにしてもよく、予め微細窪み
以外の部分に選択的に成膜するようにしてもよい。
しないので、開口部の周囲からめっきが成長して微細窪
みの入口を塞ぐことが防止され、微細窪みに金属を空洞
（ボイド）の無い均一な状態で充填することができる。
めっきの方法としては、無電解めっきあるいは電解めっ
きのいずれをも採用することができる。付着防止層の形
成は、微細窪みに該当する部分を含めて行った後に、該
当部分のみを除去するようにしてもよく、予め微細窪み
以外の部分に選択的に成膜するようにしてもよい。
【００１０】請求項２に記載の発明は、前記前処理工程
は、前記付着防止層を成膜した後に、前記微細窪みに該
当する部分を選択的にエッチングする工程を有すること
を特徴とする請求項１に記載の基板のめっき方法であ
る。
は、前記付着防止層を成膜した後に、前記微細窪みに該
当する部分を選択的にエッチングする工程を有すること
を特徴とする請求項１に記載の基板のめっき方法であ
る。
【００１１】請求項３に記載の発明は、前記付着防止層
はＡｌであることを特徴とする請求項２に記載の基板の
めっき方法である。Ａｌは、半導体素子において、従来
から導電層として成膜されて用いられており、成膜が容
易であると同時に、表面に形成される非導電性酸化層が
めっき付着防止機能を有するからである。
はＡｌであることを特徴とする請求項２に記載の基板の
めっき方法である。Ａｌは、半導体素子において、従来
から導電層として成膜されて用いられており、成膜が容
易であると同時に、表面に形成される非導電性酸化層が
めっき付着防止機能を有するからである。
【００１２】請求項４に記載の発明は、請求項１ないし
３のいずれかに記載の基板のめっき方法を行った後に、
基板に付着した金属の不要部分を化学機械研磨装置によ
り研磨して除去することを特徴とする基板の加工方法で
ある。
３のいずれかに記載の基板のめっき方法を行った後に、
基板に付着した金属の不要部分を化学機械研磨装置によ
り研磨して除去することを特徴とする基板の加工方法で
ある。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１ないし図３は、多層に
成膜が形成された半導体基板Ｗの断面を示すもので、図
１（ａ）に示すように、下層のＳｉＯ2層１０の上にＳ
ｉＮ等の絶縁層（図示略）を介してＣｕの導電層（配
線）１４が形成され、さらに絶縁層１６，２０を介して
２層のＳｉＯ2層１８，２２が順次堆積し、さらに最上
層の絶縁層２４が形成されている。そして、最上層及び
第２層のＳｉＯ2層に、リソグラフィ・エッチング技術
によりプラグホール２６と配線用の溝２８が形成され、
これらの内面に金属窒化物等からなる５０ｎｍ程度の厚
さのバリア層３０が形成されている。
て図面を参照して説明する。図１ないし図３は、多層に
成膜が形成された半導体基板Ｗの断面を示すもので、図
１（ａ）に示すように、下層のＳｉＯ2層１０の上にＳ
ｉＮ等の絶縁層（図示略）を介してＣｕの導電層（配
線）１４が形成され、さらに絶縁層１６，２０を介して
２層のＳｉＯ2層１８，２２が順次堆積し、さらに最上
層の絶縁層２４が形成されている。そして、最上層及び
第２層のＳｉＯ2層に、リソグラフィ・エッチング技術
によりプラグホール２６と配線用の溝２８が形成され、
これらの内面に金属窒化物等からなる５０ｎｍ程度の厚
さのバリア層３０が形成されている。
【００１４】以下、このプラグホール２６と配線用の溝
２８にＣｕ又はＣｕ合金を充填して、プラグと配線を形
成する工程を説明する。これは、基板Ｗの表面の微細窪
み以外の部分にめっき付着性が悪い付着防止層を形成す
る前処理工程と、基板Ｗ面に光を照射しながら電解めっ
き又は無電解めっきを行なうめっき工程と、基板Ｗ面に
光を照射して余分に付着しためっきを除去する研磨工程
からなる。
２８にＣｕ又はＣｕ合金を充填して、プラグと配線を形
成する工程を説明する。これは、基板Ｗの表面の微細窪
み以外の部分にめっき付着性が悪い付着防止層を形成す
る前処理工程と、基板Ｗ面に光を照射しながら電解めっ
き又は無電解めっきを行なうめっき工程と、基板Ｗ面に
光を照射して余分に付着しためっきを除去する研磨工程
からなる。
【００１５】まず、図１（ｂ）に示すように、基板Ｗ上
にスパッタリング等の適当な方法でＳｉＯ2層３２を成
膜し、これにより、プラグホール２６と配線用の溝２８
を充填しつつ、それ以外の表面を被覆する。そして、Ｓ
ｉＯ2層の表面にさらにＡｌ膜層３４を形成して、表面
処理層３６を形成する。次に、Ａｌ層３４の表面にレジ
スト３８を塗布し、これをパターニングしてマスクとし
てドライエッチングを行う。これにより、プラグホール
２６と配線用の溝２８を覆うＳｉＯ2層３２及びＡｌ層
３４が除去されて、同図（ｃ）に示すように、プラグホ
ール２６と配線用の溝２８が再度露出する。
にスパッタリング等の適当な方法でＳｉＯ2層３２を成
膜し、これにより、プラグホール２６と配線用の溝２８
を充填しつつ、それ以外の表面を被覆する。そして、Ｓ
ｉＯ2層の表面にさらにＡｌ膜層３４を形成して、表面
処理層３６を形成する。次に、Ａｌ層３４の表面にレジ
スト３８を塗布し、これをパターニングしてマスクとし
てドライエッチングを行う。これにより、プラグホール
２６と配線用の溝２８を覆うＳｉＯ2層３２及びＡｌ層
３４が除去されて、同図（ｃ）に示すように、プラグホ
ール２６と配線用の溝２８が再度露出する。
【００１６】ここで、不要なレジストを除去した後、図
２に示すような無電解めっき装置Ａにおいて基板Ｗを硫
酸銅を主体とするめっき液Ｌに浸漬させ、所定の温度そ
の他の条件のもとでめっき工程を行なう。このめっき装
置Ａは、めっき液Ｌを保持するめっき槽４０内に、基板
Ｗをその表面以外を液封しつつ保持する保持台４２と、
めっき液加熱用のヒータ４４と、めっき液Ｌを撹拌する
撹拌翼４６とが設けられている。また、基板保持第４２
の上方には、基板Ｗに対向する位置に基板Ｗとほぼ同じ
大きさの電極４８が取り付けられている。また、この実
施の形態では、外部のイオン濃度あるいは温度調整用の
貯液槽５０とめっき槽４０の間でめっき液Ｌを循環させ
るめっき液循環配管５２が設けられている。
２に示すような無電解めっき装置Ａにおいて基板Ｗを硫
酸銅を主体とするめっき液Ｌに浸漬させ、所定の温度そ
の他の条件のもとでめっき工程を行なう。このめっき装
置Ａは、めっき液Ｌを保持するめっき槽４０内に、基板
Ｗをその表面以外を液封しつつ保持する保持台４２と、
めっき液加熱用のヒータ４４と、めっき液Ｌを撹拌する
撹拌翼４６とが設けられている。また、基板保持第４２
の上方には、基板Ｗに対向する位置に基板Ｗとほぼ同じ
大きさの電極４８が取り付けられている。また、この実
施の形態では、外部のイオン濃度あるいは温度調整用の
貯液槽５０とめっき槽４０の間でめっき液Ｌを循環させ
るめっき液循環配管５２が設けられている。
【００１７】このようなめっき装置Ａにおいて、めっき
液を所定温度に維持しつつめっきを行なうと、基板Ｗの
表面を覆うＡｌ膜層３４は、Ｃｕ又はＣｕ合金のめっき
が付着しにくいので、溝２８又はプラグホール２６の開
口縁部からめっきが成長しにくく、従って、溝２８又は
プラグホール２６の入口が早期に塞がれて空洞（ボイ
ド）が生成する事態が防がれる。
液を所定温度に維持しつつめっきを行なうと、基板Ｗの
表面を覆うＡｌ膜層３４は、Ｃｕ又はＣｕ合金のめっき
が付着しにくいので、溝２８又はプラグホール２６の開
口縁部からめっきが成長しにくく、従って、溝２８又は
プラグホール２６の入口が早期に塞がれて空洞（ボイ
ド）が生成する事態が防がれる。
【００１８】溝２８又はプラグホール２６の底面のバリ
ア層３０もＣｕ又はＣｕ合金のめっき付着性は良くない
が、Ａｌ膜層３４よりも良く、ここに一旦めっきが付着
すれば、その後のめっき付着性の問題は無くなり、順調
にめっきが成長する。
ア層３０もＣｕ又はＣｕ合金のめっき付着性は良くない
が、Ａｌ膜層３４よりも良く、ここに一旦めっきが付着
すれば、その後のめっき付着性の問題は無くなり、順調
にめっきが成長する。
【００１９】次に、めっき工程を終えた基板ＷをＣＭＰ
（化学機械研磨）装置で研磨を行い、図３（ｂ）に示す
ように、表面に付着した余分なめっき金属層５４や表面
処理層３６を除去し、同図（ｃ）に示すようにＳｉＮ等
の絶縁層５６を形成することにより、Ｃｕ又はＣｕ合金
の配線が形成された半導体基板Ｗが作製される。
（化学機械研磨）装置で研磨を行い、図３（ｂ）に示す
ように、表面に付着した余分なめっき金属層５４や表面
処理層３６を除去し、同図（ｃ）に示すようにＳｉＮ等
の絶縁層５６を形成することにより、Ｃｕ又はＣｕ合金
の配線が形成された半導体基板Ｗが作製される。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
めっき処理工程において、微細窪みの開口部の周囲にめ
っきが付着しないので、開口部の周囲からめっきが成長
して微細窪みの入口を塞ぐことが防止され、微細な配線
用の溝やプラグに銅又は銅合金等の電気比抵抗の小さい
材料を空洞（ボイド）の無い均一な状態で充填すること
ができる。従って、高密度化する半導体集積回路の実用
化を促進する有用な技術を提供することができる。
めっき処理工程において、微細窪みの開口部の周囲にめ
っきが付着しないので、開口部の周囲からめっきが成長
して微細窪みの入口を塞ぐことが防止され、微細な配線
用の溝やプラグに銅又は銅合金等の電気比抵抗の小さい
材料を空洞（ボイド）の無い均一な状態で充填すること
ができる。従って、高密度化する半導体集積回路の実用
化を促進する有用な技術を提供することができる。
【図１】本発明の実施の形態のめっき方法の工程の概略
を示す説明図である。
を示す説明図である。
【図２】本発明のめっき方法に用いるめっき装置の例を
示す図である。
示す図である。
【図３】本発明の実施の形態のめっき方法の図１に続く
工程を示す説明図である。
工程を示す説明図である。
２６ 孔 ２８ 溝 ３４ Ａｌ層 ５４ 金属層 Ｗ 基板
Claims (5)
- 【請求項１】 微細窪みを有する基板にめっきを施して
該微細窪みに金属を充填する基板のめっき方法におい
て、 前記基板の前記微細窪みの開口部の周囲にめっきすべき
金属のめっき付着性が悪い素材からなる付着防止層を形
成する前処理工程を行なうことを特徴とする基板のめっ
き方法。 - 【請求項２】 前記前処理工程は、前記付着防止層を成
膜した後に、前記微細窪みに該当する部分を選択的にエ
ッチングする工程を有することを特徴とする請求項１に
記載の基板のめっき方法。 - 【請求項３】 前記付着防止層はＡｌであることを特徴
とする請求項２に記載の基板のめっき方法。 - 【請求項４】 前記めっき工程が電解めっき工程であ
り、前記付着防止層は非導電性素材であることを特徴と
する請求項２に記載の基板のめっき方法。 - 【請求項５】 請求項１ないし４のいずれかに記載の基
板のめっき方法を行った後に、基板に付着した金属の不
要部分を化学機械研磨装置により研磨して除去すること
を特徴とする基板の加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26930497A JPH1192956A (ja) | 1997-09-16 | 1997-09-16 | 基板のめっき方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26930497A JPH1192956A (ja) | 1997-09-16 | 1997-09-16 | 基板のめっき方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1192956A true JPH1192956A (ja) | 1999-04-06 |
Family
ID=17470485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26930497A Pending JPH1192956A (ja) | 1997-09-16 | 1997-09-16 | 基板のめっき方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1192956A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003027249A (ja) * | 2001-05-10 | 2003-01-29 | Ebara Corp | 無電解めっき方法及び装置、並びに基板処理方法及び装置 |
-
1997
- 1997-09-16 JP JP26930497A patent/JPH1192956A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003027249A (ja) * | 2001-05-10 | 2003-01-29 | Ebara Corp | 無電解めっき方法及び装置、並びに基板処理方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787460B2 (en) | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed | |
| US6020266A (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| JP3116897B2 (ja) | 微細配線形成方法 | |
| US7374584B2 (en) | Interconnects forming method and interconnects forming apparatus | |
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| KR20010107786A (ko) | 반도체 장치 제조 방법 | |
| US6391774B1 (en) | Fabrication process of semiconductor device | |
| JP4297292B2 (ja) | 半導体装置の配線形成方法及び半導体装置 | |
| JP2002289559A (ja) | 集積回路の製造方法 | |
| JPH07321111A (ja) | 無電解メッキによる集積回路の配線方法 | |
| JPH1192956A (ja) | 基板のめっき方法 | |
| KR0137579B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| JP2000252285A (ja) | 半導体装置の製造方法 | |
| JPH09172070A (ja) | 半導体装置の製造方法 | |
| KR20000035623A (ko) | 전도성 구조체 및 반도체 디바이스의 제조 방법 | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| JP2002275639A5 (ja) | ||
| JPH1187276A (ja) | 基板のめっき方法 | |
| TW447043B (en) | Method of fabricating semiconductor device | |
| US6995088B2 (en) | Surface treatment of copper to improve interconnect formation | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JP4064595B2 (ja) | 半導体装置の製造方法 | |
| JPH1192951A (ja) | 基板のめっき方法 | |
| JP2005044909A (ja) | 配線形成方法及び配線形成装置 | |
| JP2000235978A (ja) | 半導体装置の製造方法 |