JPH1188288A - Ｏｆｄｍ適応チャンネル等化器に用いられる係数メモリのアドレス発生方法及び装置 - Google Patents
Ｏｆｄｍ適応チャンネル等化器に用いられる係数メモリのアドレス発生方法及び装置Info
- Publication number
- JPH1188288A JPH1188288A JP10180763A JP18076398A JPH1188288A JP H1188288 A JPH1188288 A JP H1188288A JP 10180763 A JP10180763 A JP 10180763A JP 18076398 A JP18076398 A JP 18076398A JP H1188288 A JPH1188288 A JP H1188288A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- symbol
- address
- coefficient memory
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
- H04L5/06—Channels characterised by the type of signal the signals being represented by different frequencies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03375—Passband transmission
- H04L2025/03414—Multicarrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03522—Frequency domain
Abstract
(57)【要約】
【課題】 ＯＦＤＭ適応チャンネル等化器において係数
メモリをアクセスするためのアドレス発生方法及び装置
を提供する。 【解決手段】 第１パルス発生部４１により、シンボル
識別信号に対応する各シンボル内においてパイロット信
号の位置によってサンプルクロックに同期された第１パ
ルス信号を発生し、ビット割当機４５及び第１カウンタ
４３により、第１パルス信号とシンボル識別信号により
係数メモリの書込アドレスを発生し、第２パルス発生部
４７により、サンプルクロックを周波数分周して第２パ
ルスを発生し、第２カウンタ４９により第２パルスを用
いて係数メモリの読出アドレスを発生する。
メモリをアクセスするためのアドレス発生方法及び装置
を提供する。 【解決手段】 第１パルス発生部４１により、シンボル
識別信号に対応する各シンボル内においてパイロット信
号の位置によってサンプルクロックに同期された第１パ
ルス信号を発生し、ビット割当機４５及び第１カウンタ
４３により、第１パルス信号とシンボル識別信号により
係数メモリの書込アドレスを発生し、第２パルス発生部
４７により、サンプルクロックを周波数分周して第２パ
ルスを発生し、第２カウンタ４９により第２パルスを用
いて係数メモリの読出アドレスを発生する。
Description
【０００１】
【発明の属する技術分野】本発明は、直交周波数分割多
重化（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄ
ｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ；以下ＯＦ
ＤＭ と称す）適応チャンネル等化器に関し、特に係数
メモリをアクセスするためのアドレスを発生させる方法
及び装置に関するものである。
重化（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄ
ｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ；以下ＯＦ
ＤＭ と称す）適応チャンネル等化器に関し、特に係数
メモリをアクセスするためのアドレスを発生させる方法
及び装置に関するものである。
【０００２】
【従来の技術】ＯＦＤＭ方式においては、直列形態に入
力されるシンボル列が、単位ブロックに分割された後、
分割された各ブロックのシンボル列がＮ個の並列シンボ
ルに変換される。このＮ個の並列のシンボルは、逆高速
フーリエ変換されることによって各々互いに異なる周波
数を有する副搬送波を利用して多重化された後、加えら
れて所定の変調過程を経てチャンネルを通じて伝送され
る。即ち、Ｎ個の並列シンボルを一つの単位ブロックに
定義し、単位ブロックの各副搬送波は相互直交性を有す
るようになし、副チャンネル間の影響が互いにないよう
にする。したがって、単一搬送波伝送方式と同一なシン
ボル伝送率を保ちながらもシンボル周期を副チャンネル
数（Ｎ）に比例して増加させることができるため、多重
経路フェージングによるシンボル間の干渉を減らすこと
ができる。特に、伝送されるシンボル間に保護区間を挿
入する場合には、シンボル間の干渉をさらに減少させる
ことができるため、チャンネル等化器の構造が甚だ簡単
になる利点もある。
力されるシンボル列が、単位ブロックに分割された後、
分割された各ブロックのシンボル列がＮ個の並列シンボ
ルに変換される。このＮ個の並列のシンボルは、逆高速
フーリエ変換されることによって各々互いに異なる周波
数を有する副搬送波を利用して多重化された後、加えら
れて所定の変調過程を経てチャンネルを通じて伝送され
る。即ち、Ｎ個の並列シンボルを一つの単位ブロックに
定義し、単位ブロックの各副搬送波は相互直交性を有す
るようになし、副チャンネル間の影響が互いにないよう
にする。したがって、単一搬送波伝送方式と同一なシン
ボル伝送率を保ちながらもシンボル周期を副チャンネル
数（Ｎ）に比例して増加させることができるため、多重
経路フェージングによるシンボル間の干渉を減らすこと
ができる。特に、伝送されるシンボル間に保護区間を挿
入する場合には、シンボル間の干渉をさらに減少させる
ことができるため、チャンネル等化器の構造が甚だ簡単
になる利点もある。
【０００３】しかし、ＯＦＤＭ方式においては、保護区
間を伝送シンボル間に挿入することによって、シンボル
間の干渉は容易に取り除くことができるが、シンボル内
のサンプル間の干渉を取り除くことは容易なることでは
ない。したがって、ＯＦＤＭ受信機においては、シンボ
ル内のサンプル間の干渉を除去することのできる別途の
チャンネル等化器を必要とする。このチャンネル等化器
においては、シンボル内の各サンプルが互いに異なる副
搬送波を有するため、変化するチャンネル状況により歪
みの程度を探し出してそれを除去すべきである。
間を伝送シンボル間に挿入することによって、シンボル
間の干渉は容易に取り除くことができるが、シンボル内
のサンプル間の干渉を取り除くことは容易なることでは
ない。したがって、ＯＦＤＭ受信機においては、シンボ
ル内のサンプル間の干渉を除去することのできる別途の
チャンネル等化器を必要とする。このチャンネル等化器
においては、シンボル内の各サンプルが互いに異なる副
搬送波を有するため、変化するチャンネル状況により歪
みの程度を探し出してそれを除去すべきである。
【０００４】ＯＦＤＭ受信機において用いられる効率的
なチャンネル等化技法によりパイロット信号挿入（Ｐｉ
ｌｏｔ Ｓｉｇｎａｌ Ｉｎｓｅｒｔｉｏｎ）技法を挙
げることができる。パイロット信号挿入技法において
は、送信機から周期的にパイロット信号を伝送すれば、
パイロット信号の伝送間隔を知っている受信機では、伝
送を受けたパイロット信号を復号化してチャンネルによ
り歪んだ程度を推定する。そして、チャンネルにより歪
んだ有効データのシンボルを推定値を用いて補償するの
である。
なチャンネル等化技法によりパイロット信号挿入（Ｐｉ
ｌｏｔ Ｓｉｇｎａｌ Ｉｎｓｅｒｔｉｏｎ）技法を挙
げることができる。パイロット信号挿入技法において
は、送信機から周期的にパイロット信号を伝送すれば、
パイロット信号の伝送間隔を知っている受信機では、伝
送を受けたパイロット信号を復号化してチャンネルによ
り歪んだ程度を推定する。そして、チャンネルにより歪
んだ有効データのシンボルを推定値を用いて補償するの
である。
【０００５】そこで、従来のパイロット挿入技法におい
ては、シンボル別に何個かのサンプル（副チャンネル）
にパイロット信号を周期的に挿入し、パイロット信号を
利用してそのチャンネルの伝達関数の逆関数を求めた
後、補間技法を用いて残りのチャンネル伝達関数の逆関
数を推定した。しかし、ＯＦＤＭ信号についての補間に
よる推定技法は、チャンネルの急激な変化に適応的に対
処し得ない問題点があった。
ては、シンボル別に何個かのサンプル（副チャンネル）
にパイロット信号を周期的に挿入し、パイロット信号を
利用してそのチャンネルの伝達関数の逆関数を求めた
後、補間技法を用いて残りのチャンネル伝達関数の逆関
数を推定した。しかし、ＯＦＤＭ信号についての補間に
よる推定技法は、チャンネルの急激な変化に適応的に対
処し得ない問題点があった。
【０００６】
【発明が解決しようとする課題】本発明は、前記の問題
点を解決するために案出されたものであり、パイロット
信号によりフィルタリング係数を更新させながらＯＦＤ
Ｍ信号を等化させるＯＦＤＭ適応チャンネル等化器にお
いて、係数メモリを効率的にアクセスするためのアドレ
ス発生方法及び装置を提供することを目的とする。
点を解決するために案出されたものであり、パイロット
信号によりフィルタリング係数を更新させながらＯＦＤ
Ｍ信号を等化させるＯＦＤＭ適応チャンネル等化器にお
いて、係数メモリを効率的にアクセスするためのアドレ
ス発生方法及び装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明によるアドレス発生方法は、パイロット信号
によりフィルタリング係数を更新させながら受信したＯ
ＦＤＭ信号を等化させるＯＦＤＭ適応チャンネル等化器
において、一つのシンボル内においてはＸ番目サンプル
毎にパイロット信号が載せられ、隣接するシンボルにお
いて各パイロット信号の位置がＹ個のサンプル差を生ず
るＯＦＤＭ伝送フレーム構造を有するＯＦＤＭ信号のフ
ィルタリング係数を貯蔵する係数メモリのアドレスを発
生させるアドレス発生方法であって、（ａ）前記ＯＦＤ
Ｍ伝送フレームをなすシンボル番号に対するモデューロ
（Ｙ＋１）演算によりシンボル識別信号を発生するステ
ップと、（ｂ）前記（ａ）ステップのシンボル識別信号
に対応する各シンボル内においてパイロット信号の位置
を検出するステップと、（ｃ）前記（ｂ）ステップにお
ける検出結果によりサンプルクロックに同期した第１パ
ルス信号を発生するステップと、（ｄ）前記（ｃ）ステ
ップの第１パルス信号をカウントして得られるカウント
ビットを用いて前記係数メモリの書込アドレスを発生す
るステップと、（ｅ）前記サンプルクロックをＹだけ周
波数分周して第２パルス信号を生ずるステップと、
（ｆ）前記（ｅ）ステップの第２パルス信号をカウント
することにより前記係数メモリの読出アドレスを発生す
るステップとを含む。
に、本発明によるアドレス発生方法は、パイロット信号
によりフィルタリング係数を更新させながら受信したＯ
ＦＤＭ信号を等化させるＯＦＤＭ適応チャンネル等化器
において、一つのシンボル内においてはＸ番目サンプル
毎にパイロット信号が載せられ、隣接するシンボルにお
いて各パイロット信号の位置がＹ個のサンプル差を生ず
るＯＦＤＭ伝送フレーム構造を有するＯＦＤＭ信号のフ
ィルタリング係数を貯蔵する係数メモリのアドレスを発
生させるアドレス発生方法であって、（ａ）前記ＯＦＤ
Ｍ伝送フレームをなすシンボル番号に対するモデューロ
（Ｙ＋１）演算によりシンボル識別信号を発生するステ
ップと、（ｂ）前記（ａ）ステップのシンボル識別信号
に対応する各シンボル内においてパイロット信号の位置
を検出するステップと、（ｃ）前記（ｂ）ステップにお
ける検出結果によりサンプルクロックに同期した第１パ
ルス信号を発生するステップと、（ｄ）前記（ｃ）ステ
ップの第１パルス信号をカウントして得られるカウント
ビットを用いて前記係数メモリの書込アドレスを発生す
るステップと、（ｅ）前記サンプルクロックをＹだけ周
波数分周して第２パルス信号を生ずるステップと、
（ｆ）前記（ｅ）ステップの第２パルス信号をカウント
することにより前記係数メモリの読出アドレスを発生す
るステップとを含む。
【０００８】前記目的を達成するため、本発明によるア
ドレス発生装置は、パイロット信号によりフィルタリン
グ係数を更新させながら受信したＯＦＤＭ信号を等化さ
せるＯＦＤＭ適応チャンネル等化器において、一つのシ
ンボル内において、Ｘ番目サンプル毎にパイロット信号
が載せられ、隣接するシンボルにおいて各パイロット信
号の位置がＹ個のサンプル差を生ずるＯＦＤＭ伝送フレ
ーム構造を有するＯＦＤＭ信号フィルタリング係数を貯
蔵する係数メモリのアドレスを発生させるためのアドレ
ス発生装置であって、前記ＯＦＤＭ伝送フレームをなす
シンボル番号に対するモデューロ（Ｙ＋１）演算により
シンボル識別信号を発生するための手段と、前記シンボ
ル識別信号に対応する各シンボル内においてパイロット
信号の位置により、サンプルクロックに同期した第１パ
ルス信号を発生するための第１パルス発生部と、前記第
１パルス信号により前記係数メモリの書込アドレスを発
生させるための書込アドレス発生部と、前記サンプルク
ロックをＹだけ周波数分周して第２パルス信号を発生す
るための第２パルス発生部と、前記第２パルス信号によ
り前記係数メモリの読出アドレスを発生するための読出
アドレス発生部からなる。
ドレス発生装置は、パイロット信号によりフィルタリン
グ係数を更新させながら受信したＯＦＤＭ信号を等化さ
せるＯＦＤＭ適応チャンネル等化器において、一つのシ
ンボル内において、Ｘ番目サンプル毎にパイロット信号
が載せられ、隣接するシンボルにおいて各パイロット信
号の位置がＹ個のサンプル差を生ずるＯＦＤＭ伝送フレ
ーム構造を有するＯＦＤＭ信号フィルタリング係数を貯
蔵する係数メモリのアドレスを発生させるためのアドレ
ス発生装置であって、前記ＯＦＤＭ伝送フレームをなす
シンボル番号に対するモデューロ（Ｙ＋１）演算により
シンボル識別信号を発生するための手段と、前記シンボ
ル識別信号に対応する各シンボル内においてパイロット
信号の位置により、サンプルクロックに同期した第１パ
ルス信号を発生するための第１パルス発生部と、前記第
１パルス信号により前記係数メモリの書込アドレスを発
生させるための書込アドレス発生部と、前記サンプルク
ロックをＹだけ周波数分周して第２パルス信号を発生す
るための第２パルス発生部と、前記第２パルス信号によ
り前記係数メモリの読出アドレスを発生するための読出
アドレス発生部からなる。
【０００９】
【発明の実施の形態】以下、添付の図面を参照し、本発
明の好ましい実施の形態について詳細に説明することに
する。
明の好ましい実施の形態について詳細に説明することに
する。
【００１０】まず、チャンネル等化時の基準信号として
利用されるパイロットセルとしては、分散パイロットセ
ル（ＳＰＣ：Ｓｃａｔｔｅｒｅｄ ｐｉｌｏｔ ｃｅｌ
ｌ）、連続パイロット搬送波（ＣＰＣ：Ｃｏｎｔｉｎｕ
ａｌ ｐｉｌｏｔ ｃａｒｒｉｅｒ）、伝送パラメータ
信号パイロット（ＴＲＳ：Ｔｒａｎｓｍｉｓｓｉｏｎｐ
ａｒａｍｅｔｅｒ ｓｉｇｎａｌｌｉｎｇ ｐｉｌｏ
ｔ）等がある。このようなパイロットセルは、フレーム
同期（ｆｒａｍｅ ｓｙｎｃｈｒｏｎｉｚａｔｉｏ
ｎ）、周波数同期（ｆｒｅｑｕｅｎｃｙ ｓｙｎｃｈｒ
ｏｎｉｚａｔｉｏｎ）、時間同期（ｔｉｍｅ ｓｙｎｃ
ｈｒｏｎｉｚａｔｉｏｎ）、チャンネル推定（ｃｈａｎ
ｎｅｌ ｅｓｔｉｍａｔｉｏｎ）、伝送モード識別（ｔ
ｒａｎｓｍｉｓｓｉｏｎ ｍｏｄｅ ｉｄｅｎｔｉｆｉ
ｃａｔｉｏｎ）に用いられ、位相雑音（ｐｈａｓｅ ｎ
ｏｉｓｅ）等を追跡する時にも用いられる。これらのパ
イロットセルは、伝送されるデータと共にＯＦＤＭフレ
ームに含まれるが、この際、受信側に伝送された基準情
報は、既に知られた値である。前記基準情報が含まれた
セルは、“ブースト（ｂｏｏｓｔｅｄ）”電力レベル即
ち、伝送データレベルの約１．４倍程度の電力レベルを
有して伝送される。本発明の好ましい実施の形態におい
ては、いろいろなパイロットセル中の分散パイロットセ
ルを基準信号として決めて用いるようにする。
利用されるパイロットセルとしては、分散パイロットセ
ル（ＳＰＣ：Ｓｃａｔｔｅｒｅｄ ｐｉｌｏｔ ｃｅｌ
ｌ）、連続パイロット搬送波（ＣＰＣ：Ｃｏｎｔｉｎｕ
ａｌ ｐｉｌｏｔ ｃａｒｒｉｅｒ）、伝送パラメータ
信号パイロット（ＴＲＳ：Ｔｒａｎｓｍｉｓｓｉｏｎｐ
ａｒａｍｅｔｅｒ ｓｉｇｎａｌｌｉｎｇ ｐｉｌｏ
ｔ）等がある。このようなパイロットセルは、フレーム
同期（ｆｒａｍｅ ｓｙｎｃｈｒｏｎｉｚａｔｉｏ
ｎ）、周波数同期（ｆｒｅｑｕｅｎｃｙ ｓｙｎｃｈｒ
ｏｎｉｚａｔｉｏｎ）、時間同期（ｔｉｍｅ ｓｙｎｃ
ｈｒｏｎｉｚａｔｉｏｎ）、チャンネル推定（ｃｈａｎ
ｎｅｌ ｅｓｔｉｍａｔｉｏｎ）、伝送モード識別（ｔ
ｒａｎｓｍｉｓｓｉｏｎ ｍｏｄｅ ｉｄｅｎｔｉｆｉ
ｃａｔｉｏｎ）に用いられ、位相雑音（ｐｈａｓｅ ｎ
ｏｉｓｅ）等を追跡する時にも用いられる。これらのパ
イロットセルは、伝送されるデータと共にＯＦＤＭフレ
ームに含まれるが、この際、受信側に伝送された基準情
報は、既に知られた値である。前記基準情報が含まれた
セルは、“ブースト（ｂｏｏｓｔｅｄ）”電力レベル即
ち、伝送データレベルの約１．４倍程度の電力レベルを
有して伝送される。本発明の好ましい実施の形態におい
ては、いろいろなパイロットセル中の分散パイロットセ
ルを基準信号として決めて用いるようにする。
【００１１】図１は、分散パイロットセルを基準信号と
して使用したＯＦＤＭ伝送フレームを示す。図１におい
て、ｋｍｉｎ＝０、…、ｋｍａｘ＝１７０４は、２ＫＦ
ＦＴモードからの１７０５個の副搬送波を示し、Ｓ０〜
Ｓ６７は、一つのＯＦＤＭ伝送フレームを構成するシン
ボルを示す。そして、“データ”は、実際の情報を載せ
た有効データを、“ＳＰＣ”は、分散パイロットセルを
各々示す。一つのシンボル内の分散パイロットセルは、
１２サンプル毎に繰り返され、一つのシンボル内の分散
パイロットセルと隣接したシンボル内の分散パイロット
セルとは互いに３サンプルずつ異なるように分布してい
る。且つ、シンボル番号に対する“モデューロ４”の演
算の結果、その値が“０”になるシンボル、即ち４番目
のシンボル（Ｓ６４，Ｓ０，Ｓ４，…）の最初のサンプ
ル（ｋｍｉｎ）と最後のサンプル（ｋｍａｘ）毎に分散
パイロットセル（ＳＰＣ）が分布している。
して使用したＯＦＤＭ伝送フレームを示す。図１におい
て、ｋｍｉｎ＝０、…、ｋｍａｘ＝１７０４は、２ＫＦ
ＦＴモードからの１７０５個の副搬送波を示し、Ｓ０〜
Ｓ６７は、一つのＯＦＤＭ伝送フレームを構成するシン
ボルを示す。そして、“データ”は、実際の情報を載せ
た有効データを、“ＳＰＣ”は、分散パイロットセルを
各々示す。一つのシンボル内の分散パイロットセルは、
１２サンプル毎に繰り返され、一つのシンボル内の分散
パイロットセルと隣接したシンボル内の分散パイロット
セルとは互いに３サンプルずつ異なるように分布してい
る。且つ、シンボル番号に対する“モデューロ４”の演
算の結果、その値が“０”になるシンボル、即ち４番目
のシンボル（Ｓ６４，Ｓ０，Ｓ４，…）の最初のサンプ
ル（ｋｍｉｎ）と最後のサンプル（ｋｍａｘ）毎に分散
パイロットセル（ＳＰＣ）が分布している。
【００１２】図１のＯＦＤＭ伝送フレームを利用した適
応チャンネル等化方法は、図２に図示のように行われ
る。図２において、まず周波数軸に沿って３個のサンプ
ル単位でグループ（Ｇｉ）を形成し、グループ内で一つ
のパイロットセルを中心として１２個のサンプルから構
成された一つのブロックＢＬｉ，ｊを設定する。ここ
で、ＢＬｉ，ｊはｉ番目グループのｊ番目ブロックを示
す。
応チャンネル等化方法は、図２に図示のように行われ
る。図２において、まず周波数軸に沿って３個のサンプ
ル単位でグループ（Ｇｉ）を形成し、グループ内で一つ
のパイロットセルを中心として１２個のサンプルから構
成された一つのブロックＢＬｉ，ｊを設定する。ここ
で、ＢＬｉ，ｊはｉ番目グループのｊ番目ブロックを示
す。
【００１３】即ち、周波数軸に沿って副搬送波ｋ＝０〜
２に載せられるサンプルをグループＧ０、副搬送波ｋ＝
３〜５に載せられるサンプルをグループＧ１、副搬送波
ｋ＝６〜８に載せられるサンプルをグループＧ２、副搬
送波ｋ＝９〜１１に載せられるサンプルをグループＧ３
に設定する。かつ、シンボルＳ０の一番目のパイロット
セル（ｋ＝０）を含むブロックＢＬ０、０、シンボルＳ
１の一番目のパイロットセル（ｋ＝３）を含むブロック
ＢＬ１、０、シンボルＳ２の一番目のパイロットセル
（ｋ＝６）を含むブロックＢＬ２、０、及び、シンボル
Ｓ３の一番目のパイロットセル（ｋ＝９）を含むブロッ
クＢＬ３、０は、各グロープ別に一つのパイロットセル
を含んで設定された最初のブロック（ＢＬｉ，０）で設
定することができる。
２に載せられるサンプルをグループＧ０、副搬送波ｋ＝
３〜５に載せられるサンプルをグループＧ１、副搬送波
ｋ＝６〜８に載せられるサンプルをグループＧ２、副搬
送波ｋ＝９〜１１に載せられるサンプルをグループＧ３
に設定する。かつ、シンボルＳ０の一番目のパイロット
セル（ｋ＝０）を含むブロックＢＬ０、０、シンボルＳ
１の一番目のパイロットセル（ｋ＝３）を含むブロック
ＢＬ１、０、シンボルＳ２の一番目のパイロットセル
（ｋ＝６）を含むブロックＢＬ２、０、及び、シンボル
Ｓ３の一番目のパイロットセル（ｋ＝９）を含むブロッ
クＢＬ３、０は、各グロープ別に一つのパイロットセル
を含んで設定された最初のブロック（ＢＬｉ，０）で設
定することができる。
【００１４】一方、ブロックＢＬｉ，ｊのチャンネル逆
関数をＷｉ，ｊとおく場合、第一に、グループＧ０の最
初のチャンネル逆関数Ｗ０，０は、Ｓ６４の一番目のサ
ンプル（ｋ＝０）のパイロットセル（Ｐ０）を利用して
求め、グループＧ１の最初のチャンネル逆関数Ｗ１，０
は、Ｓ６５の四番目のサンプル（ｋ＝３）のパイロット
セル（Ｐ１）を利用して求める。即ち、四つのグルー
プ、Ｇ０〜Ｇ３の最初のチャンネル逆関数が、４シンボ
ル（Ｓ６４〜Ｓ６７）が伝送される間に求められる。こ
のように、最初の逆関数が求められる間、入力されるシ
ンボルＳ６４〜Ｓ６７は、等化課程を経ずにそのまま伝
送される。
関数をＷｉ，ｊとおく場合、第一に、グループＧ０の最
初のチャンネル逆関数Ｗ０，０は、Ｓ６４の一番目のサ
ンプル（ｋ＝０）のパイロットセル（Ｐ０）を利用して
求め、グループＧ１の最初のチャンネル逆関数Ｗ１，０
は、Ｓ６５の四番目のサンプル（ｋ＝３）のパイロット
セル（Ｐ１）を利用して求める。即ち、四つのグルー
プ、Ｇ０〜Ｇ３の最初のチャンネル逆関数が、４シンボ
ル（Ｓ６４〜Ｓ６７）が伝送される間に求められる。こ
のように、最初の逆関数が求められる間、入力されるシ
ンボルＳ６４〜Ｓ６７は、等化課程を経ずにそのまま伝
送される。
【００１５】第二に、各グループの最初の逆関数を利用
して次のブロックの各サンプルに対するチャンネル等化
を行う。即ち、グループＧ０のブロックＢＬ０、０で
は、最初のチャンネル逆関数Ｗ０，０を利用して１２サ
ンプルを各々等化させ、グループＧ１のブロックＢＬ
１，０では、チャンネル逆関数Ｗ１，０を利用して１２
サンプルを各々等化させる。
して次のブロックの各サンプルに対するチャンネル等化
を行う。即ち、グループＧ０のブロックＢＬ０、０で
は、最初のチャンネル逆関数Ｗ０，０を利用して１２サ
ンプルを各々等化させ、グループＧ１のブロックＢＬ
１，０では、チャンネル逆関数Ｗ１，０を利用して１２
サンプルを各々等化させる。
【００１６】第三に、現在のブロックの元のパイロット
セルと現在のブロックの等化のパイロットセルとを比較
してエラーを計算し、計算したエラーを利用して次のブ
ロックのためのチャンネル逆関数の係数値を更新させ
る。例えば、グループＧ０で次のブロックＢＬ０，１の
ためのチャンネル逆関数Ｗ０，１の係数値の更新は、現
在のブロックＢＬ０，０に属しているパイロットセル即
ち、シンボルＳ０の一番目のサンプル（ｋ＝０）を利用
する。
セルと現在のブロックの等化のパイロットセルとを比較
してエラーを計算し、計算したエラーを利用して次のブ
ロックのためのチャンネル逆関数の係数値を更新させ
る。例えば、グループＧ０で次のブロックＢＬ０，１の
ためのチャンネル逆関数Ｗ０，１の係数値の更新は、現
在のブロックＢＬ０，０に属しているパイロットセル即
ち、シンボルＳ０の一番目のサンプル（ｋ＝０）を利用
する。
【００１７】以上の課程を繰り返しながら、各グループ
別に現在ブロック内のパイロットセルを利用して次のブ
ロックに適用する新しい係数値を更新しながら等化を行
う。
別に現在ブロック内のパイロットセルを利用して次のブ
ロックに適用する新しい係数値を更新しながら等化を行
う。
【００１８】結果的に、シンボルＳ０において、グルー
プ別に副搬送波ｋ＝０〜２に載ったサンプルはチャンネ
ル逆関数Ｗ０，０が適用され、副搬送波ｋ＝３〜５に載
ったサンプルはチャンネル逆関数Ｗ１，０が適用され
、副搬送波ｋ＝６〜８に載ったサンプルはチャンネル
逆関数Ｗ２，０が適用され、副搬送波ｋ＝９〜１１に載
ったサンプルはチャンネル逆関数Ｗ３，０が適用され
る。即ち、一つのシンボル内で各シンボルに適切なチャ
ンネル逆関数を適用させることによってシンボル内のサ
ンプル間の干渉を除くことができる。
プ別に副搬送波ｋ＝０〜２に載ったサンプルはチャンネ
ル逆関数Ｗ０，０が適用され、副搬送波ｋ＝３〜５に載
ったサンプルはチャンネル逆関数Ｗ１，０が適用され
、副搬送波ｋ＝６〜８に載ったサンプルはチャンネル
逆関数Ｗ２，０が適用され、副搬送波ｋ＝９〜１１に載
ったサンプルはチャンネル逆関数Ｗ３，０が適用され
る。即ち、一つのシンボル内で各シンボルに適切なチャ
ンネル逆関数を適用させることによってシンボル内のサ
ンプル間の干渉を除くことができる。
【００１９】図２の適応チャンネル等化方法を採択する
適応チャンネル等化器の一例が、図３に図示される。図
３に示したＯＦＤＭ適応チャンネル等化器は、第１複素
乗算部３０１、基準信号発生部３０３、エラー計算部３
０５、遅延部３０７、利得制御部３０９、第２複素乗算
部３１１、加算部３１３、アドレス発生部３１５、係数
メモリ３１７、選択信号発生部３１９、初期係数値発生
部３２１及び多重化部３２３から構成される。
適応チャンネル等化器の一例が、図３に図示される。図
３に示したＯＦＤＭ適応チャンネル等化器は、第１複素
乗算部３０１、基準信号発生部３０３、エラー計算部３
０５、遅延部３０７、利得制御部３０９、第２複素乗算
部３１１、加算部３１３、アドレス発生部３１５、係数
メモリ３１７、選択信号発生部３１９、初期係数値発生
部３２１及び多重化部３２３から構成される。
【００２０】本等化器は、最小平均自乗アルゴリズムと
図２の適応等化方法を適用し、ブロック別パイロット信
号を基準としてチャンネル逆関数のエラー値を計算し、
チャンネル逆関数を更新する。
図２の適応等化方法を適用し、ブロック別パイロット信
号を基準としてチャンネル逆関数のエラー値を計算し、
チャンネル逆関数を更新する。
【００２１】図３において、第１複素乗算部３０１は、
受信した同位相チャンネル信号（ＸＩ）及び直角位相チ
ャンネル信号（ＸＱ）を入力され、フィードバックされ
た同位相チャンネル信号のフィルタリング係数値（Ｗ
Ｉ）及び直角位相チャンネル信号のフィルタリング係数
値（ＷＱ）を入力されて複素乗算を行った後、第１同位
相複素乗算信号（Ｃ1ＸＩ＝ＸＩＷＩ＋ＸＱＷＱ）と第
１直角位相複素乗算信号（Ｃ1ＸＱ＝ＸＱＷＩ−ＸＩＷ
Ｑ）を出力する。第１複素乗算部３０１の出力信号は、
同期回路（図示せず）と、エラー計算部３０５とに入力
される。
受信した同位相チャンネル信号（ＸＩ）及び直角位相チ
ャンネル信号（ＸＱ）を入力され、フィードバックされ
た同位相チャンネル信号のフィルタリング係数値（Ｗ
Ｉ）及び直角位相チャンネル信号のフィルタリング係数
値（ＷＱ）を入力されて複素乗算を行った後、第１同位
相複素乗算信号（Ｃ1ＸＩ＝ＸＩＷＩ＋ＸＱＷＱ）と第
１直角位相複素乗算信号（Ｃ1ＸＱ＝ＸＱＷＩ−ＸＩＷ
Ｑ）を出力する。第１複素乗算部３０１の出力信号は、
同期回路（図示せず）と、エラー計算部３０５とに入力
される。
【００２２】基準信号発生部３０３は、基準信号（Ｒ
Ｉ）であるパイロット信号、ここでは分散パイロットセ
ル（ＳＰＣ）信号を発生させてエラー計算部（３０５）
へ出力する。
Ｉ）であるパイロット信号、ここでは分散パイロットセ
ル（ＳＰＣ）信号を発生させてエラー計算部（３０５）
へ出力する。
【００２３】エラー計算部３０５は、第１複素乗算部３
０１から出力される第１同位相複素乗算信号（Ｃ1ＸＩ
＝ＸＩＷＩ＋ＸＱＷＱ）と第１直角位相複素乗算信号
（Ｃ1ＸＱ＝ＸＱＷＩ−ＸＩＷＱ）を入力されて、基準
信号発生部３０３から出力される基準信号（ＲＩ）を入
力されてエラーを計算した後、同位相エラー信号（ＥＩ
＝ＣＲＩ−ＲＩ）と直角位相エラー信号（ＥＱ＝ＣＲ
Ｑ）を出力する。ここで、基準信号として利用されるパ
イロット信号は、送信側でＢＰＳＫ（ＢｉｎａｒｙＰｈ
ａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調技法で変調さ
れた信号であり、“±１（実数）”と“０（虚数）”値
で表現される。即ち、同位相のエラー信号（ＥＩ）は、
チャンネルを通過した基準信号（ＣＲＩ）から基準信号
発生部３０３から出力された基準信号（ＲＩ）を減算し
た結果であり、直角位相のエラー信号（ＥＱ）は、虚数
値が“０”なのでチャンネルを通過した値（ＣＲＱ）そ
れ自体になる。
０１から出力される第１同位相複素乗算信号（Ｃ1ＸＩ
＝ＸＩＷＩ＋ＸＱＷＱ）と第１直角位相複素乗算信号
（Ｃ1ＸＱ＝ＸＱＷＩ−ＸＩＷＱ）を入力されて、基準
信号発生部３０３から出力される基準信号（ＲＩ）を入
力されてエラーを計算した後、同位相エラー信号（ＥＩ
＝ＣＲＩ−ＲＩ）と直角位相エラー信号（ＥＱ＝ＣＲ
Ｑ）を出力する。ここで、基準信号として利用されるパ
イロット信号は、送信側でＢＰＳＫ（ＢｉｎａｒｙＰｈ
ａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調技法で変調さ
れた信号であり、“±１（実数）”と“０（虚数）”値
で表現される。即ち、同位相のエラー信号（ＥＩ）は、
チャンネルを通過した基準信号（ＣＲＩ）から基準信号
発生部３０３から出力された基準信号（ＲＩ）を減算し
た結果であり、直角位相のエラー信号（ＥＱ）は、虚数
値が“０”なのでチャンネルを通過した値（ＣＲＱ）そ
れ自体になる。
【００２４】遅延部３０７は、受信された同位相チャン
ネル信号（ＸＩ）及び直角位相チャンネル信号（ＸＱ）
を入力されて所定時間だけ遅延させた後、同位相遅延信
号（ＤＸＩ）と直角位相遅延信号（ＤＸＱ）とを出力す
る。
ネル信号（ＸＩ）及び直角位相チャンネル信号（ＸＱ）
を入力されて所定時間だけ遅延させた後、同位相遅延信
号（ＤＸＩ）と直角位相遅延信号（ＤＸＱ）とを出力す
る。
【００２５】利得制御部３０９は、同位相遅延信号（Ｄ
ＸＩ）と直角位相遅延信号（ＤＸＱ）を入力されて同位
相利得制御信号（μＤＸＩ）と直角位相利得制御信号
（μＤＸＱ）を出力する。ここで、利得に該当する等化
収束常数（μ）は、等化器の安定的な収束のために必要
であり、一般的に等化収束常数（μ）が大きければ等化
器の速い収束を補い得るが発散する可能性が高く、等化
収束常数（μ）が小さければ収束度が遅くなる。従っ
て、等化収束常数（μ）の適当な選択は重要な問題で、
本発明の一実施の形態では、ハードウェアを易しく具現
するために、２nの近似値で表現することができる。
ＸＩ）と直角位相遅延信号（ＤＸＱ）を入力されて同位
相利得制御信号（μＤＸＩ）と直角位相利得制御信号
（μＤＸＱ）を出力する。ここで、利得に該当する等化
収束常数（μ）は、等化器の安定的な収束のために必要
であり、一般的に等化収束常数（μ）が大きければ等化
器の速い収束を補い得るが発散する可能性が高く、等化
収束常数（μ）が小さければ収束度が遅くなる。従っ
て、等化収束常数（μ）の適当な選択は重要な問題で、
本発明の一実施の形態では、ハードウェアを易しく具現
するために、２nの近似値で表現することができる。
【００２６】第２複素乗算部３１１は、同位相と直角位
相のエラー信号（ＥＩ＝ＣＲＩ−ＲＩ，ＥＱ＝ＣＲＱ）
及び同位相と直角位相の利得制御信号（μＤＸＩ，μＤ
ＸＱ）を入力されて複素乗算を行った後、第２同位相複
素乗算信号（Ｃ2ＥＩ＝μ（ＥＩ・ＤＸＩ＋ＥＱ・ＤＸ
Ｑ））と第２直角位相複素乗算信号（Ｃ2ＥＱ＝μ（Ｅ
Ｑ・ＤＸＩ−ＥＩ・ＤＸＱ））を出力する。
相のエラー信号（ＥＩ＝ＣＲＩ−ＲＩ，ＥＱ＝ＣＲＱ）
及び同位相と直角位相の利得制御信号（μＤＸＩ，μＤ
ＸＱ）を入力されて複素乗算を行った後、第２同位相複
素乗算信号（Ｃ2ＥＩ＝μ（ＥＩ・ＤＸＩ＋ＥＱ・ＤＸ
Ｑ））と第２直角位相複素乗算信号（Ｃ2ＥＱ＝μ（Ｅ
Ｑ・ＤＸＩ−ＥＩ・ＤＸＱ））を出力する。
【００２７】加算部３１３は、第２複素乗算部３１１か
らの第２同位相複素乗算信号（Ｃ2ＥＩ＝μ（ＥＩ・Ｄ
ＸＩ＋ＥＱ・ＤＸＱ））と第２直角位相複素乗算信号
（Ｃ2ＥＱ＝μ（ＥＱ・ＤＸＩ−ＥＩ・ＤＸＱ））及び
多重化部３２３から出力されるフィルタリング係数値を
入力されて、加算した後、更新された同位相フィルタリ
ング係数値（ＷＩ（ｎ＋１）＝ＷＩ（ｎ）＋Ｃ2ＥＩ＝
ＷＩ（ｎ）＋μ（ＥＩ・ＤＸＩ＋ＥＱ・ＤＸＱ））と更
新された直角位相フィルタリング係数値（ＷＱ（ｎ＋
１）＝ＷＱ（ｎ）＋Ｃ2ＥＱ＝ＷＱ（ｎ）＋μ（ＥＱ・
ＤＸＩ−ＥＩ・ＤＸＱ））を出力する。
らの第２同位相複素乗算信号（Ｃ2ＥＩ＝μ（ＥＩ・Ｄ
ＸＩ＋ＥＱ・ＤＸＱ））と第２直角位相複素乗算信号
（Ｃ2ＥＱ＝μ（ＥＱ・ＤＸＩ−ＥＩ・ＤＸＱ））及び
多重化部３２３から出力されるフィルタリング係数値を
入力されて、加算した後、更新された同位相フィルタリ
ング係数値（ＷＩ（ｎ＋１）＝ＷＩ（ｎ）＋Ｃ2ＥＩ＝
ＷＩ（ｎ）＋μ（ＥＩ・ＤＸＩ＋ＥＱ・ＤＸＱ））と更
新された直角位相フィルタリング係数値（ＷＱ（ｎ＋
１）＝ＷＱ（ｎ）＋Ｃ2ＥＱ＝ＷＱ（ｎ）＋μ（ＥＱ・
ＤＸＩ−ＥＩ・ＤＸＱ））を出力する。
【００２８】アドレス発生部３１５は、書込アドレス信
号（ＷＲＩＴＥ＿ＡＤＤＲ）と読出アドレス信号（ＲＥ
ＡＤ＿ＡＤＤＲ）を生成する。
号（ＷＲＩＴＥ＿ＡＤＤＲ）と読出アドレス信号（ＲＥ
ＡＤ＿ＡＤＤＲ）を生成する。
【００２９】係数メモリ３１７は、書込アドレス信号
（ＷＲＩＴＥ＿ＡＤＤＲ）に応じて更新された係数値
（ＷＩ（ｎ＋１）、ＷＱ（ｎ＋１））を貯蔵し、貯蔵さ
れている更新された係数値（ＷＩ（ｎ＋１）、ＷＱ（ｎ
＋１））は、読出アドレス信号（ＲＥＡＤ＿ＡＤＤＲ）
によって読み出される。
（ＷＲＩＴＥ＿ＡＤＤＲ）に応じて更新された係数値
（ＷＩ（ｎ＋１）、ＷＱ（ｎ＋１））を貯蔵し、貯蔵さ
れている更新された係数値（ＷＩ（ｎ＋１）、ＷＱ（ｎ
＋１））は、読出アドレス信号（ＲＥＡＤ＿ＡＤＤＲ）
によって読み出される。
【００３０】選択信号発生部３１９は、シンボル同期信
号（ＳＹＭＢＯＬ＿ＳＹＮＣ）に応じて選択信号を発生
するが、即ち等化器を初期に動作させると、係数値が存
在しないので、最初の４個のシンボルが通過する前まで
は初期係数値（“１”と“０”）を選択できるように選
択信号を“ロー（０）”で出力し、最初の４個のシンボ
ルが全て通過されれば、更新された係数値を選択できる
ように選択信号を“ハイ（１）”で出力する。
号（ＳＹＭＢＯＬ＿ＳＹＮＣ）に応じて選択信号を発生
するが、即ち等化器を初期に動作させると、係数値が存
在しないので、最初の４個のシンボルが通過する前まで
は初期係数値（“１”と“０”）を選択できるように選
択信号を“ロー（０）”で出力し、最初の４個のシンボ
ルが全て通過されれば、更新された係数値を選択できる
ように選択信号を“ハイ（１）”で出力する。
【００３１】初期係数値発生部３２１は、初期係数値
“１（実数）”と“０（虚数）”を発生する。
“１（実数）”と“０（虚数）”を発生する。
【００３２】多重化部３２３は、選択信号発生部３１９
からの選択信号に応じて初期係数値発生部３２１からの
初期係数値（“１”と“０”）と係数メモリ３１７から
の更新された係数値中の一つの係数値を選択して、第１
複素乗算部３０１と加算部３１３にフィードバックす
る。この際、最初の４個のシンボル値は、チャンネルを
通じて伝送された信号をそのまま通過させたものとな
る。
からの選択信号に応じて初期係数値発生部３２１からの
初期係数値（“１”と“０”）と係数メモリ３１７から
の更新された係数値中の一つの係数値を選択して、第１
複素乗算部３０１と加算部３１３にフィードバックす
る。この際、最初の４個のシンボル値は、チャンネルを
通じて伝送された信号をそのまま通過させたものとな
る。
【００３３】一方、本発明のアドレス発生部（図３の３
１５）は、図４に図示したように、シンボル識別信号
（ＳＹＭＢＯＬ＿ＩＤ）からシンボル内に挿入されたパ
イロット信号（ＳＰＣ）の位置を感知して、各シンボル
による第１パルス（ＳＰＣ（ｔ））を発生させる第１パ
ルス発生部４１と、シンボル同期信号（ＳＹＭＢＯＬ＿
ＳＹＮＣ）によりリセットされ、第１パルス発生部４１
から提供される第１パルス（ＳＰＣ（ｔ））をクロック
信号（ＣＬＫ）として入力され、クロック信号をカウン
トしてカウントビットを発生させる第１カウンタ４３
と、第１カウンタ４３のカウントビットを書込アドレス
信号（ＷＲＩＴＥ＿ＡＤＤＲ）の上位ビットに割り当
て、下位ビットにシンボル識別信号（ＳＹＭＢＯＬ＿Ａ
ＤＤＲ）を割り当てさせるビット割当機４５と、サンプ
ルクロック（ＳＡＭＰＬＥ＿ＣＬＫ）を入力され、分周
させて３サンプル間隔毎に第２パルスを発生させる第２
パルス発生部４７と、シンボル同期信号（ＳＹＭＢＯＬ
＿ＳＹＮＣ）によりリセットされ、第２パルス発生部４
７から提供される第２パルスをクロック信号（ＣＬＫ）
として入力され、クロック信号をカウントして読出アド
レス信号（ＲＥＡＤ＿ＡＤＤＲ）を発生させる第２カウ
ンタ４９とからなる。
１５）は、図４に図示したように、シンボル識別信号
（ＳＹＭＢＯＬ＿ＩＤ）からシンボル内に挿入されたパ
イロット信号（ＳＰＣ）の位置を感知して、各シンボル
による第１パルス（ＳＰＣ（ｔ））を発生させる第１パ
ルス発生部４１と、シンボル同期信号（ＳＹＭＢＯＬ＿
ＳＹＮＣ）によりリセットされ、第１パルス発生部４１
から提供される第１パルス（ＳＰＣ（ｔ））をクロック
信号（ＣＬＫ）として入力され、クロック信号をカウン
トしてカウントビットを発生させる第１カウンタ４３
と、第１カウンタ４３のカウントビットを書込アドレス
信号（ＷＲＩＴＥ＿ＡＤＤＲ）の上位ビットに割り当
て、下位ビットにシンボル識別信号（ＳＹＭＢＯＬ＿Ａ
ＤＤＲ）を割り当てさせるビット割当機４５と、サンプ
ルクロック（ＳＡＭＰＬＥ＿ＣＬＫ）を入力され、分周
させて３サンプル間隔毎に第２パルスを発生させる第２
パルス発生部４７と、シンボル同期信号（ＳＹＭＢＯＬ
＿ＳＹＮＣ）によりリセットされ、第２パルス発生部４
７から提供される第２パルスをクロック信号（ＣＬＫ）
として入力され、クロック信号をカウントして読出アド
レス信号（ＲＥＡＤ＿ＡＤＤＲ）を発生させる第２カウ
ンタ４９とからなる。
【００３４】図５は、図４で使用された各信号に対する
タイミング図として、図５の（Ａ）はサンプルクロッ
ク、図５の（Ｂ）はシンボル識別信号（ＳＹＭＢＯＬ＿
ＩＤ）“００(2)”の時の生じた第１パルス（ＳＰＣ
（０））波形、図５の（Ｃ）は図５の（Ｂ）に示される
パルスを有するシンボルの係数値に対する書込アドレス
信号（ＷＲＩＴＥ＿ＡＤＤＲ）である。図５の（Ｄ）は
シンボル識別信号（ＳＹＭＢＯＬ＿ＩＤ）”０１(2)”
の時に発生された第１パルス（ＳＰＣ（１））で、図５
の（Ｅ）は図５の（Ｄ）に示されるパルスを有するシン
ボルの係数値に対する書込アドレス信号（ＷＲＩＴＥ＿
ＡＤＤＲ）である。図５の（Ｆ）はシンボル識別信号
（ＳＹＭＢＯＬ＿ＩＤ）“１０(2)”の時に発生される
第１パルス（ＳＰＣ（２））で、図５の（Ｇ）は図５の
（Ｆ）に示されるパルスを有するシンボルの係数値に対
する書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）であ
る。図５の（Ｈ）はシンボル識別信号（ＳＹＭＢＯＬ＿
ＩＤ）“１１(2)”の時に発生される第１パルス（ＳＰ
Ｃ（３））で、図５の（Ｉ）は図５の（Ｈ）に示される
パルスを有するシンボルの係数値に対する書込アドレス
信号（ＷＲＩＴＥ＿ＡＤＤＲ）である。図５の（Ｊ）は
サンプルクロックを３分周させたパルスで、図５の
（Ｋ）は図５の（Ｊ）のパルスをカウントして発生させ
た各シンボルの係数値に対する読出アドレス信号（ＲＥ
ＡＤ＿ＡＤＤＲ）である。
タイミング図として、図５の（Ａ）はサンプルクロッ
ク、図５の（Ｂ）はシンボル識別信号（ＳＹＭＢＯＬ＿
ＩＤ）“００(2)”の時の生じた第１パルス（ＳＰＣ
（０））波形、図５の（Ｃ）は図５の（Ｂ）に示される
パルスを有するシンボルの係数値に対する書込アドレス
信号（ＷＲＩＴＥ＿ＡＤＤＲ）である。図５の（Ｄ）は
シンボル識別信号（ＳＹＭＢＯＬ＿ＩＤ）”０１(2)”
の時に発生された第１パルス（ＳＰＣ（１））で、図５
の（Ｅ）は図５の（Ｄ）に示されるパルスを有するシン
ボルの係数値に対する書込アドレス信号（ＷＲＩＴＥ＿
ＡＤＤＲ）である。図５の（Ｆ）はシンボル識別信号
（ＳＹＭＢＯＬ＿ＩＤ）“１０(2)”の時に発生される
第１パルス（ＳＰＣ（２））で、図５の（Ｇ）は図５の
（Ｆ）に示されるパルスを有するシンボルの係数値に対
する書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）であ
る。図５の（Ｈ）はシンボル識別信号（ＳＹＭＢＯＬ＿
ＩＤ）“１１(2)”の時に発生される第１パルス（ＳＰ
Ｃ（３））で、図５の（Ｉ）は図５の（Ｈ）に示される
パルスを有するシンボルの係数値に対する書込アドレス
信号（ＷＲＩＴＥ＿ＡＤＤＲ）である。図５の（Ｊ）は
サンプルクロックを３分周させたパルスで、図５の
（Ｋ）は図５の（Ｊ）のパルスをカウントして発生させ
た各シンボルの係数値に対する読出アドレス信号（ＲＥ
ＡＤ＿ＡＤＤＲ）である。
【００３５】次に、本発明の一実施の形態の動作につい
て図１乃至図５を参照して説明する。
て図１乃至図５を参照して説明する。
【００３６】本発明のチャンネル等化器では、ＳＰＣ信
号を基準信号として係数値を更新させるので、更新され
た係数値を貯蔵する係数メモリ（図３の３１７）の書込
及び読出アドレスもまたこれに基づいて発生すべきであ
る。
号を基準信号として係数値を更新させるので、更新され
た係数値を貯蔵する係数メモリ（図３の３１７）の書込
及び読出アドレスもまたこれに基づいて発生すべきであ
る。
【００３７】図１のＯＦＤＭ伝送フレーム構造におい
て、パイロット信号が挿入された位置は、モデューロ−
４演算により知られる。従って、シンボルのパイロット
挿入規則によりシンボルを識別するシンボル識別信号
（ＳＹＭＢＯＬ＿ＩＤ）とシンボル内のパイロット信号
のアドレス（ｋ）は、次の表１のように表すことができ
る。
て、パイロット信号が挿入された位置は、モデューロ−
４演算により知られる。従って、シンボルのパイロット
挿入規則によりシンボルを識別するシンボル識別信号
（ＳＹＭＢＯＬ＿ＩＤ）とシンボル内のパイロット信号
のアドレス（ｋ）は、次の表１のように表すことができ
る。
【００３８】
【表１】
【００３９】前記表１でシンボル識別信号（ＳＹＭＢＯ
Ｌ＿ＩＤ）は、二進数で示し、パイロット信号のアドレ
ス（ｋ）はグループの番号である。図１を参照すると、
シンボル識別信号００(2)を有するシンボルは、ＳＯ，
Ｓ４，Ｓ８，…，Ｓ６４であり、シンボル識別信号０１
(2)を有するシンボルは、Ｓ１，Ｓ５，Ｓ９，…，Ｓ６
５であり、シンボル識別信号１０(2)を有するシンボル
は、Ｓ２，Ｓ６，Ｓ１０，…，Ｓ６６であり、シンボル
識別信号１１(2)を有するシンボルは、Ｓ３，Ｓ７，Ｓ
１１，…，Ｓ６７である。
Ｌ＿ＩＤ）は、二進数で示し、パイロット信号のアドレ
ス（ｋ）はグループの番号である。図１を参照すると、
シンボル識別信号００(2)を有するシンボルは、ＳＯ，
Ｓ４，Ｓ８，…，Ｓ６４であり、シンボル識別信号０１
(2)を有するシンボルは、Ｓ１，Ｓ５，Ｓ９，…，Ｓ６
５であり、シンボル識別信号１０(2)を有するシンボル
は、Ｓ２，Ｓ６，Ｓ１０，…，Ｓ６６であり、シンボル
識別信号１１(2)を有するシンボルは、Ｓ３，Ｓ７，Ｓ
１１，…，Ｓ６７である。
【００４０】グループ別にブロック内のパイロット信号
によって係数値が更新されるので、係数メモリ（図３の
３１７）の容量はグループの数即ち、パイロット信号の
個数により決まる。前記表１のようにパイロット信号を
決めると、係数メモリ３１７は５６９個の係数値を貯蔵
すべきである。係数メモリ３１７のアドレス範囲を０〜
５６８に設定すると、係数値を貯蔵するためのアドレス
は、グループの番号位置（Ｋ）と同一な値で設定するこ
とができる。
によって係数値が更新されるので、係数メモリ（図３の
３１７）の容量はグループの数即ち、パイロット信号の
個数により決まる。前記表１のようにパイロット信号を
決めると、係数メモリ３１７は５６９個の係数値を貯蔵
すべきである。係数メモリ３１７のアドレス範囲を０〜
５６８に設定すると、係数値を貯蔵するためのアドレス
は、グループの番号位置（Ｋ）と同一な値で設定するこ
とができる。
【００４１】まず、係数メモリ３１７の係数値の書込動
作のための書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）
及び書込イネーブル信号（ＷＲＩＴＥ＿ＥＮＡ）の生成
について説明することにする。
作のための書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）
及び書込イネーブル信号（ＷＲＩＴＥ＿ＥＮＡ）の生成
について説明することにする。
【００４２】第１パルス発生部４１から出力される第１
パルス（ＳＰＣ（ｔ））は、図５の（Ｂ）、（Ｄ）、
（Ｆ）及び（Ｈ）のいずれかの一つに該当し、シンボル
識別信号（ＳＹＭＢＯＬ＿ＩＤ）により決定される各シ
ンボルの識別信号（ＳＹＭＢＯＬ＿ＩＤ）によりパイロ
ット信号が入力されるサンプルクロックでは、‘ハイ’
論理レベルパルスが発生され、発生される第１パルス
（ＳＰＣ（ｔ））は、１２サンプル毎に‘ハイ’論理を
有し、以前のシンボルにおける第１パルス（ＳＰＣ（ｔ
−１））より３サンプルずつ遅延されて発生される。
パルス（ＳＰＣ（ｔ））は、図５の（Ｂ）、（Ｄ）、
（Ｆ）及び（Ｈ）のいずれかの一つに該当し、シンボル
識別信号（ＳＹＭＢＯＬ＿ＩＤ）により決定される各シ
ンボルの識別信号（ＳＹＭＢＯＬ＿ＩＤ）によりパイロ
ット信号が入力されるサンプルクロックでは、‘ハイ’
論理レベルパルスが発生され、発生される第１パルス
（ＳＰＣ（ｔ））は、１２サンプル毎に‘ハイ’論理を
有し、以前のシンボルにおける第１パルス（ＳＰＣ（ｔ
−１））より３サンプルずつ遅延されて発生される。
【００４３】第１カウンタ４３は、８ビットカウンタ
（０〜１４３までカウント）から構成され、シンボル同
期信号（ＳＹＭＢＯＬ＿ＳＹＮＣ）によってリセットさ
れ、クロック信号（ＣＬＫ）として入力された第１パル
ス発生部４１の第１パルス（ＳＰＣ（ｔ））をカウント
する。ビット割当機４５は、書込アドレス信号（ＷＲＩ
ＴＥ＿ＡＤＤＲ）の上位ビットに第１カウンタ４３の８
ビットのカウント値を割り当て、下位ビットにシンボル
識別信号（ＳＹＭＢＯＬ＿ＩＤ）の２ビットを割り当て
る。
（０〜１４３までカウント）から構成され、シンボル同
期信号（ＳＹＭＢＯＬ＿ＳＹＮＣ）によってリセットさ
れ、クロック信号（ＣＬＫ）として入力された第１パル
ス発生部４１の第１パルス（ＳＰＣ（ｔ））をカウント
する。ビット割当機４５は、書込アドレス信号（ＷＲＩ
ＴＥ＿ＡＤＤＲ）の上位ビットに第１カウンタ４３の８
ビットのカウント値を割り当て、下位ビットにシンボル
識別信号（ＳＹＭＢＯＬ＿ＩＤ）の２ビットを割り当て
る。
【００４４】書込アドレスビットを“カウントビット＋
シンボル識別信号ビット”で表現する時、シンボルによ
り発生する書込アドレスは、以下のようになる。例え
ば、シンボル識別信号が“００(2)”であるシンボルに
おける係数値の書込アドレスは、第１パルス（ＳＰＣ
（０））がアクティブハイの状態である場合、０ｘ００
＋００（＝０）、０ｘ０１＋００（＝４）、０ｘ１０＋
００（＝８）、…、１０００１１１１＋００（＝５６
８）の順番で発生される（図５の（Ｃ））。シンボル識
別番号が“０１(2)”のシンボルに対する係数値の書込
アドレスは、第１パルス（ＳＰＣ（１））がアクティブ
ハイである場合、０ｘ００＋０１（＝１）、０ｘ０１＋
０１（＝５）、０ｘ１０＋０１（＝９）、…、１０００
１１１０＋０１（＝５６５）の順番で発生される（図５
の（Ｅ））。シンボル識別信号が“１０(2)”であるシ
ンボルに対する係数値の書込アドレスは、第１パルス
（ＳＰＣ（２））がアクティブハイの状態の場合、０ｘ
００＋１０（＝２）、０ｘ０１＋１０（＝６）、０ｘ１
０＋１０（＝１０）、…、１０００１１１０＋１０（＝
５６６）の順番で発生される（図５の（Ｇ））。シンボ
ル識別信号が“１１(2)”であるシンボルにおける係数
値の書込アドレスは、第１パルス（ＳＰＣ（３））がア
クティブハイの状態の場合、０ｘ００＋１１（＝３）、
０ｘ０１＋１１（＝７）、０ｘ１０＋１１（＝１１）、
…、１０００１１１０＋１１（＝５６７）の順番で発生
される（図５の（Ｉ））。
シンボル識別信号ビット”で表現する時、シンボルによ
り発生する書込アドレスは、以下のようになる。例え
ば、シンボル識別信号が“００(2)”であるシンボルに
おける係数値の書込アドレスは、第１パルス（ＳＰＣ
（０））がアクティブハイの状態である場合、０ｘ００
＋００（＝０）、０ｘ０１＋００（＝４）、０ｘ１０＋
００（＝８）、…、１０００１１１１＋００（＝５６
８）の順番で発生される（図５の（Ｃ））。シンボル識
別番号が“０１(2)”のシンボルに対する係数値の書込
アドレスは、第１パルス（ＳＰＣ（１））がアクティブ
ハイである場合、０ｘ００＋０１（＝１）、０ｘ０１＋
０１（＝５）、０ｘ１０＋０１（＝９）、…、１０００
１１１０＋０１（＝５６５）の順番で発生される（図５
の（Ｅ））。シンボル識別信号が“１０(2)”であるシ
ンボルに対する係数値の書込アドレスは、第１パルス
（ＳＰＣ（２））がアクティブハイの状態の場合、０ｘ
００＋１０（＝２）、０ｘ０１＋１０（＝６）、０ｘ１
０＋１０（＝１０）、…、１０００１１１０＋１０（＝
５６６）の順番で発生される（図５の（Ｇ））。シンボ
ル識別信号が“１１(2)”であるシンボルにおける係数
値の書込アドレスは、第１パルス（ＳＰＣ（３））がア
クティブハイの状態の場合、０ｘ００＋１１（＝３）、
０ｘ０１＋１１（＝７）、０ｘ１０＋１１（＝１１）、
…、１０００１１１０＋１１（＝５６７）の順番で発生
される（図５の（Ｉ））。
【００４５】ここで、第１パルス発生部４１の第１パル
ス（ＳＰＣ（ｔ））を係数メモリ３１７の書込イネーブ
ル信号（ＷＲＩＴＥ＿ＥＮＡ）として利用して第１パル
ス（ＳＰＣ（ｔ））の’アクティブハイ’で書込動作が
可能になるように制御する。
ス（ＳＰＣ（ｔ））を係数メモリ３１７の書込イネーブ
ル信号（ＷＲＩＴＥ＿ＥＮＡ）として利用して第１パル
ス（ＳＰＣ（ｔ））の’アクティブハイ’で書込動作が
可能になるように制御する。
【００４６】ついで、係数メモリ３１７の係数値読出動
作のための読出アドレス信号（ＲＥＡＤ＿ＡＤＤＲ）及
び読出イネーブル信号（ＲＥＡＤ＿ＥＮＡ）の生成につ
いて説明することにする。
作のための読出アドレス信号（ＲＥＡＤ＿ＡＤＤＲ）及
び読出イネーブル信号（ＲＥＡＤ＿ＥＮＡ）の生成につ
いて説明することにする。
【００４７】第２パルス発生部４７は、サンプルクロッ
ク（ＳＡＭＰＬＥ＿ＣＬＫ）を入力されて３分周させて
第２パルスを出力し（図５の（Ｊ））、第２カウンタ４
９では、第２パルスをカウントして読出アドレス信号
（ＲＥＡＤ＿ＡＤＤＲ）を発生させる（図５（Ｋ））。
この時、各シンボルでは、３サンプル間隔で１ずつ増加
する読出アドレスを有する。
ク（ＳＡＭＰＬＥ＿ＣＬＫ）を入力されて３分周させて
第２パルスを出力し（図５の（Ｊ））、第２カウンタ４
９では、第２パルスをカウントして読出アドレス信号
（ＲＥＡＤ＿ＡＤＤＲ）を発生させる（図５（Ｋ））。
この時、各シンボルでは、３サンプル間隔で１ずつ増加
する読出アドレスを有する。
【００４８】そして、サンプルクロック（ＳＡＭＰＬＥ
＿ＣＬＫ）は、係数メモリ（図３の３１７）の読出イネ
ーブル信号（ＲＥＡＤ＿ＥＡＮ）として利用され、サン
プルクロック（ＳＡＭＰＬＥ＿ＣＬＫ）の‘アクティブ
ハイ’の状態で読出動作が可能になるように制御する。
このように、３サンプル期間の間、連続して読まれた係
数値は、加算部（図３の３１３）へ入力されて更新係数
を計算することに利用され、かつ第１複素乗算部（図３
の３０１）へ入力されて受信データ（ＸＩ，ＸＱ）に適
用される。
＿ＣＬＫ）は、係数メモリ（図３の３１７）の読出イネ
ーブル信号（ＲＥＡＤ＿ＥＡＮ）として利用され、サン
プルクロック（ＳＡＭＰＬＥ＿ＣＬＫ）の‘アクティブ
ハイ’の状態で読出動作が可能になるように制御する。
このように、３サンプル期間の間、連続して読まれた係
数値は、加算部（図３の３１３）へ入力されて更新係数
を計算することに利用され、かつ第１複素乗算部（図３
の３０１）へ入力されて受信データ（ＸＩ，ＸＱ）に適
用される。
【００４９】言い換えば、図２を参照すると、グループ
Ｇ０のチャンネル逆関数係数値は、０番地の係数メモリ
に貯蔵され、グループＧ１のチャンネル逆関数係数値
は、１番地の係数メモリに貯蔵され、グループＧ５６７
のチャンネル逆関数係数値は、５６７番地の係数メモリ
に貯蔵される。そして、各ブロック別に自身のグループ
に割り当てのメモリ内容（更新された係数値）を参照し
て、ブロックに属する全てのサンプルを等化させ、グル
ープ内の各ブロック毎にパイロット信号を利用して係数
を更新させて係数メモリに貯蔵する。
Ｇ０のチャンネル逆関数係数値は、０番地の係数メモリ
に貯蔵され、グループＧ１のチャンネル逆関数係数値
は、１番地の係数メモリに貯蔵され、グループＧ５６７
のチャンネル逆関数係数値は、５６７番地の係数メモリ
に貯蔵される。そして、各ブロック別に自身のグループ
に割り当てのメモリ内容（更新された係数値）を参照し
て、ブロックに属する全てのサンプルを等化させ、グル
ープ内の各ブロック毎にパイロット信号を利用して係数
を更新させて係数メモリに貯蔵する。
【００５０】前述したように、本発明によれば、係数メ
モリのアドレスとイネーブル信号をカウンタと同様のシ
ーケンシャルな回路を用いて簡単に発生させることによ
り、パイロット挿入規則によって更新された係数値に効
率的にアクセスすることができる。
モリのアドレスとイネーブル信号をカウンタと同様のシ
ーケンシャルな回路を用いて簡単に発生させることによ
り、パイロット挿入規則によって更新された係数値に効
率的にアクセスすることができる。
【図１】本発明の一実施の形態に適用されるＯＦＤＭ伝
送フレーム構造図である。
送フレーム構造図である。
【図２】図１に示したＯＦＤＭ伝送フレームを利用した
適応チャンネル等化方法を説明する概念図である。
適応チャンネル等化方法を説明する概念図である。
【図３】図２の適応チャンネル等化方法を適用したＯＦ
ＤＭ適応チャンネル等化器の全体構成図である。
ＤＭ適応チャンネル等化器の全体構成図である。
【図４】図３に示したアドレス発生部の細部ブロック図
である。
である。
【図５】図４に示すアドレス発生部で用いられる各信号
のタイミング図である。
のタイミング図である。
４１ 第１パルス発生部 ４３ 第１カウンタ ４５ ビット割当機 ４７ 第２パルス発生部 ４９ 第２カウンタ ３０１ 第１複素乗算部 ３０３ 基準信号発生部 ３０５ エラー計算部 ３０７ 遅延部 ３０９ 利得制御部 ３１１ 第２複素乗算部 ３１３ 加算部 ３１５ アドレス発生部 ３１７ 係数メモリ ３１９ 選択信号発生部 ３２１ 初期係数値発生部 ３２３ 多重化部
Claims (9)
- 【請求項１】 ＯＦＤＭ伝送フレームにおいて周波数軸
に沿ってパイロット信号に基づいてＹ個のサンプルを含
むグループ単位でフィルタリング係数を更新させながら
ＯＦＤＭ信号を等化させるＯＦＤＭ適応チャンネル等化
器において、一つのシンボル内においてはＸ番目サンプ
ル毎にパイロット信号が載せられ、隣接するシンボルに
おいて各パイロット信号の位置がＹ個のサンプル差を生
ずるＯＦＤＭ伝送フレーム構造を有するＯＦＤＭ信号の
フィルタリング係数を貯蔵する係数メモリのアドレスを
発生させるアドレス発生方法であって、 （ａ）前記ＯＦＤＭ伝送フレームをなすシンボル番号に
対するモデューロ（Ｙ＋１）演算によりシンボル識別信
号を発生するステップと、 （ｂ）前記（ａ）ステップのシンボル識別信号に対応す
る各シンボル内においてパイロット信号の位置を検出す
るステップと、 （ｃ）前記（ｂ）ステップにおける検出結果によりサン
プルクロックに同期した第１パルス信号を発生するステ
ップと、 （ｄ）前記（ｃ）ステップの第１パルス信号をカウント
して得られるカウントビットと前記シンボル識別信号の
ビットを利用して前記係数メモリの書込アドレスを発生
するステップと、 （ｅ）前記サンプルクロックをＹだけ周波数分周して第
２パルス信号を生ずるステップと、 （ｆ）前記（ｅ）ステップの第２パルス信号をカウント
することにより前記係数メモリの読出アドレスを発生す
るステップとを含むＯＦＤＭ適応チャンネル等化器にお
ける係数メモリのアドレス発生方法。 - 【請求項２】 前記（ｄ）ステップは、 （ｄ１）前記カウントビットを前記書込アドレスの上位
ビットへ割り当てるステップと、 （ｄ２）前記シンボル識別信号のビットを前記書込アド
レスの下位ビットへ割り当てるステップとを含む請求項
１に記載のＯＦＤＭ適応チャンネル等化器における係数
メモリのアドレス発生方法。 - 【請求項３】 前記パイロット信号は、ＳＰＣ信号であ
ることを特徴とする請求項１に記載のＯＦＤＭ適応チャ
ンネル等化器における係数メモリのアドレス発生方法。 - 【請求項４】 ＯＦＤＭ伝送フレームにおいて周波数軸
に沿ってパイロット信号に基づいてＹ個のサンプルを含
むグループ単位でフィルタリング係数を更新させながら
ＯＦＤＭ信号を等化させるＯＦＤＭ適応チャンネル等化
器において、一つのシンボル内においては、Ｘ番目のサ
ンプル毎にパイロット信号が載せられ、隣接するシンボ
ルにおいて各パイロット信号の位置がＹ個のサンプル差
を生ずるＯＦＤＭ伝送フレーム構造を有するＯＦＤＭ信
号のフィルタリング係数を貯蔵する係数メモリのアドレ
スを発生させるためのアドレス発生装置であって、 前記ＯＦＤＭ伝送フレームをなすシンボル番号に対する
モデューロ（Ｙ＋１）演算によりシンボル識別信号を発
生するための手段と、 前記シンボル識別信号に対応する各シンボル内において
パイロット信号の位置により、サンプルクロックに同期
した第１パルス信号を発生するための第１パルス発生部
と、 前記シンボル識別信号と前記第１パルス信号により前記
係数メモリの書込アドレスを発生させるための書込アド
レス発生部と、 前記サンプルクロックをＹだけ周波数分周して第２パル
ス信号を発生するための第２パルス発生部と、 前記第２パルス信号により前記係数メモリの読出アドレ
スを発生するための読出アドレス発生部とを備えるＯＦ
ＤＭ適応チャンネル等化器における係数メモリのアドレ
ス発生装置。 - 【請求項５】 前記書込アドレス発生部は、 シンボル同期信号によりリセットされた後、前記第１パ
ルス信号をカウントするカウンタと、 前記カウンタのカウントビットを前記書込アドレスの上
位ビットへ割り当て、前記シンンボル識別信号のビット
を前記書込アドレスの下位ビットへ割り当てるビット割
当機とを備えることを特徴とする請求項４に記載のＯＦ
ＤＭ適応チャンネル等化器における係数メモリのアドレ
ス発生装置。 - 【請求項６】 前記読出アドレス発生部は、 シンボル同期信号によりリセットされた後、前記第２パ
ルス信号をカウントするカウンタを備えることを特徴と
する請求項４に記載のＯＦＤＭ適応チャンネル等化器に
おける係数メモリのアドレス発生装置。 - 【請求項７】 前記第１パルス信号は、書込イネーブル
信号として前記係数メモリへ入力されることを特徴とす
る請求項４に記載のＯＦＤＭ適応チャンネル等化器にお
ける係数メモリのアドレス発生装置。 - 【請求項８】 前記サンプルクロックは、読出イネーブ
ル信号として前記係数メモリへ入力されることを特徴と
する請求項４に記載のＯＦＤＭ適応チャンネル等化器に
おける係数メモリのアドレス発生装置。 - 【請求項９】 前記パイロット信号は、ＳＰＣ信号であ
ることを特徴とする請求項４に記載のＯＦＤＭ適応チャ
ンネル等化器における係数メモリのアドレス発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997-27635 | 1997-06-26 | ||
| KR1019970027635A KR100226708B1 (ko) | 1997-06-26 | 1997-06-26 | 직교분할대역 채널 등화기의 계수 메모리를 위한 어드레스 발생 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1188288A true JPH1188288A (ja) | 1999-03-30 |
| JP3882099B2 JP3882099B2 (ja) | 2007-02-14 |
Family
ID=19511395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18076398A Expired - Fee Related JP3882099B2 (ja) | 1997-06-26 | 1998-06-26 | Ｏｆｄｍ適応チャンネル等化器に用いられる係数メモリのアドレス発生方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6098161A (ja) |
| EP (1) | EP0887977B1 (ja) |
| JP (1) | JP3882099B2 (ja) |
| KR (1) | KR100226708B1 (ja) |
| DE (1) | DE69828109T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004523934A (ja) | 2000-10-10 | 2004-08-05 | ブロードストーム テレコミュニケイションズ インコーポレイテッド | 直交周波数分割多重アクセス（ｏｆｄｍａ）セルラー・ネットワークの媒体アクセス制御 |
| JP2011223614A (ja) * | 2005-01-05 | 2011-11-04 | Samsung Electronics Co Ltd | 通信システムにおけるチャネル品質情報送受信装置及び方法 |
| US8891414B2 (en) | 2000-12-15 | 2014-11-18 | Adaptix, Inc. | Multi-carrier communications with adaptive cluster configuration and switching |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2340000B (en) * | 1998-07-02 | 2003-06-18 | Lsi Logic Corp | Storing digital video braodcast signals |
| FR2790343B1 (fr) * | 1999-02-26 | 2001-06-01 | Thomson Csf | Systeme pour l'estimation du gain complexe d'un canal de transmission |
| KR100557877B1 (ko) * | 1999-04-16 | 2006-03-07 | 전남대학교산학협력단 | 채널 추정 장치 및 방법 그리고 그것을 이용한 직교 주파수 분할 다중 시스템 |
| KR100362571B1 (ko) * | 1999-07-05 | 2002-11-27 | 삼성전자 주식회사 | 직교주파수분할다중 시스템에서 파일럿 심볼을 이용한 주파수 오류 보상장치 및 방법 |
| KR20010062996A (ko) * | 1999-12-21 | 2001-07-09 | 박종섭 | 고선명 텔레비젼의 채널 등화장치 |
| GB2366468B (en) * | 2000-08-25 | 2005-03-02 | Hewlett Packard Co | Improvements relating to document transmission techniques I |
| US7054375B2 (en) * | 2000-12-22 | 2006-05-30 | Nokia Corporation | Method and apparatus for error reduction in an orthogonal modulation system |
| US7020218B2 (en) * | 2001-06-18 | 2006-03-28 | Arnesen David M | Sliding-window transform with integrated windowing |
| KR100439216B1 (ko) * | 2001-09-04 | 2004-07-05 | 엘지전자 주식회사 | 동기식 전송시스템의 채널 스위치의 읽기/쓰기 어드레스생성장치 및 그 방법 |
| US20030103578A1 (en) * | 2001-12-04 | 2003-06-05 | Yeh Alex C. | Method and system for determining tap gain values for a transmit frequency domain equalizer to achieve unity power gain |
| KR100859865B1 (ko) * | 2002-05-28 | 2008-09-24 | 삼성전자주식회사 | 채널 상태에 따라 적응적으로 등화를 수행할 수 있는오에프디엠 등화기 |
| US7137353B2 (en) | 2002-09-30 | 2006-11-21 | Tokyo Electron Limited | Method and apparatus for an improved deposition shield in a plasma processing system |
| KR100534126B1 (ko) | 2003-12-12 | 2005-12-08 | 삼성전자주식회사 | 컴퓨터 시스템 |
| CN100566317C (zh) * | 2004-10-22 | 2009-12-02 | 财团法人工业技术研究院 | 基于频率相关性的相干正交频分复用接收器同步方法与装置 |
| US20060088133A1 (en) * | 2004-10-22 | 2006-04-27 | Industrial Technology Research Institute | Time-frequency correlation-based synchronization for coherent OFDM receiver |
| US8842750B2 (en) * | 2010-12-21 | 2014-09-23 | Intel Corporation | Channel estimation for DVB-T2 demodulation using an adaptive prediction technique |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09233045A (ja) * | 1996-02-22 | 1997-09-05 | Kenwood Corp | デジタルオーディオ放送信号発生器 |
| KR100226698B1 (ko) * | 1996-12-28 | 1999-10-15 | 전주범 | 직교 주파수 분할 다중화 수신 시스템의 채널 등화 장치 |
-
1997
- 1997-06-26 KR KR1019970027635A patent/KR100226708B1/ko not_active IP Right Cessation
-
1998
- 1998-06-24 DE DE69828109T patent/DE69828109T2/de not_active Expired - Lifetime
- 1998-06-24 EP EP98304967A patent/EP0887977B1/en not_active Expired - Lifetime
- 1998-06-26 US US09/105,247 patent/US6098161A/en not_active Expired - Lifetime
- 1998-06-26 JP JP18076398A patent/JP3882099B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004523934A (ja) | 2000-10-10 | 2004-08-05 | ブロードストーム テレコミュニケイションズ インコーポレイテッド | 直交周波数分割多重アクセス（ｏｆｄｍａ）セルラー・ネットワークの媒体アクセス制御 |
| US8891414B2 (en) | 2000-12-15 | 2014-11-18 | Adaptix, Inc. | Multi-carrier communications with adaptive cluster configuration and switching |
| US8934375B2 (en) | 2000-12-15 | 2015-01-13 | Adaptix, Inc. | OFDMA with adaptive subcarrier-cluster configuration and selective loading |
| US8934445B2 (en) | 2000-12-15 | 2015-01-13 | Adaptix, Inc. | Multi-carrier communications with adaptive cluster configuration and switching |
| US8958386B2 (en) | 2000-12-15 | 2015-02-17 | Adaptix, Inc. | Multi-carrier communications with adaptive cluster configuration and switching |
| US8964719B2 (en) | 2000-12-15 | 2015-02-24 | Adaptix, Inc. | OFDMA with adaptive subcarrier-cluster configuration and selective loading |
| US9191138B2 (en) | 2000-12-15 | 2015-11-17 | Adaptix, Inc. | OFDMA with adaptive subcarrier-cluster configuration and selective loading |
| US9203553B1 (en) | 2000-12-15 | 2015-12-01 | Adaptix, Inc. | OFDMA with adaptive subcarrier-cluster configuration and selective loading |
| US9210708B1 (en) | 2000-12-15 | 2015-12-08 | Adaptix, Inc. | OFDMA with adaptive subcarrier-cluster configuration and selective loading |
| US9219572B2 (en) | 2000-12-15 | 2015-12-22 | Adaptix, Inc. | OFDMA with adaptive subcarrier-cluster configuration and selective loading |
| US9344211B2 (en) | 2000-12-15 | 2016-05-17 | Adaptix, Inc. | OFDMA with adaptive subcarrier-cluster configuration and selective loading |
| JP2011223614A (ja) * | 2005-01-05 | 2011-11-04 | Samsung Electronics Co Ltd | 通信システムにおけるチャネル品質情報送受信装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69828109D1 (de) | 2005-01-20 |
| KR100226708B1 (ko) | 1999-10-15 |
| DE69828109T2 (de) | 2005-12-15 |
| JP3882099B2 (ja) | 2007-02-14 |
| KR19990003705A (ko) | 1999-01-15 |
| EP0887977B1 (en) | 2004-12-15 |
| EP0887977A2 (en) | 1998-12-30 |
| EP0887977A3 (en) | 2003-02-12 |
| US6098161A (en) | 2000-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1188288A (ja) | Ｏｆｄｍ適応チャンネル等化器に用いられる係数メモリのアドレス発生方法及び装置 | |
| JP4557320B2 (ja) | 直交周波数分割多重化（ｏｆｄｍ）方式を用いるデジタル通信システムにおける適応チャンネル等化器 | |
| EP1675336A1 (en) | Apparatus and method for performing pilot-aided channel estimation in time axis in an OFDM communication system | |
| AU652154B2 (en) | Receiver comprising at least two receive branches | |
| KR100494844B1 (ko) | 통신 시스템의 적응형 자원 할당 방법 | |
| JPH07154361A (ja) | 時分割多重アクセス（ａｍｒｔ）通信システムにおけるデータ・ブロックの最適長さを決定する方法 | |
| KR20090009910A (ko) | 단일 반송파 주파수 분할 다중접속 시스템에서의 주파수 도메인 채널 추정 | |
| GB2247812A (en) | Equalizer for linear modulated signal on radio channel | |
| JPS60141053A (ja) | 歪補償方式 | |
| CN106534029B (zh) | 一种ofdm接收机相位补偿与解映射方法 | |
| JPH10126375A (ja) | Ｏｆｄｍ信号のベクトル等化用の装置及び方法 | |
| US20080205337A1 (en) | Methods and Devices for Allocating Data in a Wireless Communication System | |
| CN101262255B (zh) | 通信系统中的序列分配、处理的方法与装置 | |
| JP2001285145A (ja) | 自動等化回路 | |
| US11705988B2 (en) | Receiver filtering | |
| KR100226709B1 (ko) | 직교분할대역 시스템의 적응적인 채널 등화 방법 | |
| CN101227697B (zh) | 基于导频信号辅助的导频设计方法 | |
| JPH05152894A (ja) | 適応等化器 | |
| JP3525576B2 (ja) | データ伝送装置およびデータ伝送方法 | |
| JP2000049881A (ja) | 通信システム | |
| EP0817523B1 (en) | Data transmission rate control using a transmission control scheme suitable for a subband | |
| JP2003283385A (ja) | 等化装置 | |
| JP2003347977A (ja) | 等化装置 | |
| JP2012238969A (ja) | 受信装置および受信方法、並びにプログラム | |
| JPH0313763B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |