JPH1187616A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 作成工程を増やすことなく、コストを上げず
に、電磁放射ノイズによる回路への悪影響を低減した半
導体集積回路装置を提供する。 【構成】 高速ディジタル回路領域２４の電源配線２８
及びグランド配線３０に対してアナログ回３４路の電源
配線３８及びグランド配線４０は９０度傾けて配置され
ている。高速で駆動するディジタル回路領域２４から放
射される電磁波はアナログ回路領域３４の電源配線３８
及びグランド配線４０にほとんど受信されない。その結
果、アナログ回路領域３４における電磁放射ノイズによ
る悪影響を極力抑えることができ、アナログ回路３６の
誤動作が無くなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の回路を集積
した半導体集積回路装置に関し、特に高速で駆動するデ
ィジタル回路を内蔵して、さらに高周波放射ノイズを抑
制するための構成を備える半導体集積回路装置に関する
ものである。このような半導体集積回路装置は、ディジ
タル・アナログ混載デバイスやオンチップ・シリコン・
デバイスなどに応用される。

【０００２】

【従来の技術】様々な電子機器の高機能化や小型・携帯
化が進んでいる。それらの要求を実現するために、電子
機器に搭載される半導体集積回路装置は、集積度が高め
られて複数の回路を混載されなければならず、そこでは
次のような問題が生じている。例えば、高速で駆動する
ディジタル回路を半導体集積回路装置に他の回路と混載
する場合、そのディジタル回路から生じる電磁放射ノイ
ズが他の搭載回路、特に小電力信号を処理しているアナ
ログ回路の誤作動の原因となってしまう。半導体集積回
路装置の高集積化のために、搭載回路の配線密度が高く
なっており、それにともなってこの電磁放射ノイズのエ
ネルギーは大きくなっている。

【０００３】ここで、ディジタル回路などから生じる電
磁放射ノイズについて説明しておく。電磁放射ノイズの
原因である、高速ディジタル回路などの配線からの電磁
波の放射は、その配線内の急激な電流変化によって生じ
る。そのような電流の急激な変化は、例えばＣＭＯＳイ
ンバータなどの論理回路が電源配線に接している部分で
発生する。図１(Ａ）は、高速ディジタル回路の一部分
を表し、ＣＭＯＳインバータ回路が電源・グランド間に
接続されている部分の回路構成図である。ＣＭＯＳイン
バータ２はＰＭＯＳトランジスタ(ＰチャネルＭＯＳト
ランジスタ)４とＮＭＯＳトランジスタ(ＮチャネルＭＯ
Ｓトランジスタ)６から構成されている。ＰＭＯＳトラ
ンジスタ４のゲートはハイ信号・ロー信号が入力される
ゲート入力端子８に接続され、そのソースは電源配線１
０に接続され、ＮＭＯＳトランジスタ６のゲートはゲー
ト入力端子８に接続され、そのソースはグランド配線１
４に接続され、両ＭＯＳトランジスタ４，６のドレイン
の接点が出力端子に１２に接続されている。

【０００４】例えばインバータ２のゲート入力端子６に
ロー信号が入力すると、電源配線１０から出力端子１２
にΔＩで示した電流が急激に流れる。その電流によって
電源配線１０上では過渡的にΔＶの電位差が生じる。そ
のΔＶによって生じる電流Ｉ１，Ｉ２が電源配線１０上
を伝搬することで電磁放射が生じる。このような形状を
した集積回路の配線から放射される電磁波はダイポール
アンテナで近似することができる。ダイポール・アンテ
ナの基本特性については、通信工学，1992年，3月30日
出版，ISBN 4-254-22722-1 C3354，102ページから104ペ
ージに詳しく述べられている。

【０００５】そのダイポール・アンテナの近似に基づい
た電源配線１０からの電磁波の放射指向性を図１(Ｂ）
に示す。電源配線１０から放射される電磁波は電源配線
１０に対して垂直な方向に最大放射電力をもつ。その垂
直な方向に対して他の方向がなす角度をθ(θ＝０〜９
０度）とすると、電磁波の放射電力はθの関数となる指
向性を持ち、θが大きくなると放射電力は小さくなる傾
向を示す。電源配線１０に垂直な方向(θ＝０度）は放
射電力が最大であり、θ＝２２度では半分、９０度で最
小になる。この指向特性は放射ばかりでなく、電磁波を
受信する場合においても同様である。つまり、電磁波の
発生源である配線と平行に配置されている配線はその電
磁波の最大の放射電力を受信することになる。また、こ
こでは主に電源配線について述べたが、グランド配線に
ついても同様である。

【０００６】以上のように、電磁波は、電磁波を放射す
る形状を持つ各配線から指向性を持って放射される。た
だし、それらの電磁波は、ただ放射されただけではノイ
ズとはならない。高速動作している回路の特定の配線で
の電流や電圧の急激な変化によって電磁波が放射され、
それが別の回路に受信され、そこで妨害となる電圧を誘
起してその回路で誤動作などを誘発した場合に初めてノ
イズとなる。

【０００７】

【発明が解決しようとする課題】電磁放射によるノイズ
を回避するための方法としては、放射ノイズの影響が無
くなるだけ発生源から十分な距離を離して受信側の回路
を配置するということが考えられる。しかし、それでは
チップの面積が大きくなるのでコストが高くなってしま
う。また、回路間の信号線が長くなるので負荷容量が増
えて、その分、駆動能力を上げなければならなくなる。
その結果、信号線を流れる電流量が増えるので、そこか
らの放射ノイズが大きくなってしまうという悪循環にな
る。このように、この方法は現実的なものではない。

【０００８】他の方法としては、放射電磁ノイズ発生源
の、信号線を含む回路部分全体を覆うように導電性の層
を設け、その層を固定電位に接続することで電磁放射ノ
イズを吸収する方法が提案されている（特開平５−１５
２２９１号公報参照）。しかし、この方法では、放射ノ
イズを防止するための新たな導電層の形成が必要となる
ので、作成工程及び作成材料の増加により作成コストが
高くなってしまう。さらに、信号線又は回路上に導電層
を設けると、信号線又は回路内の配線とその導電層との
間に容量結合ができてしまう。もともと電磁放射ノイズ
を発生するような回路は高速で駆動する必要があるの
に、その容量結合が負荷として働いてしまうために回路
の動作速度が著しく低下してしまうという事態が起こり
かねない。

【０００９】そこで本発明は、作成工程を増やすことな
く、コストを上げずに、電磁放射ノイズによる回路への
悪影響を低減した半導体集積回路装置を提供することを
目的とするものである。

【００１０】

【課題を解決するための手段】本発明による半導体集積
回路装置は、半導体基板上に複数の回路を集積した半導
体集積回路装置において、電磁波を発生させる形状をし
た第１の配線と、その電磁波を受けて回路に誤作動を起
こさせる第２の配線と、を平行ではなく傾けて配置して
いる。高速ディジタル回路などに含まれる電磁波を放出
する形状をした第１の配線と小電力信号を処理するアナ
ログ回路などに含まれる電磁波を受信する形状をした第
２の配線を傾けて配置する。これにより、第１の配線か
ら放射された電磁波の受信によって生じる第２の配線で
の妨害電圧を弱めることができる。

【００１１】本発明による半導体集積回路装置の一態様
では、電磁波を発生させる形状をした第１の配線に対し
て、その電磁波を受けて回路に誤作動を起こさせる第２
の配線を９０度傾けて配置する。それにより、第１の配
線から放出される電磁波は、第２の配線でほとんど受信
されず、その結果、第２の配線を有する回路における電
磁放射ノイズによる悪影響を抑えることができ、その回
路の誤動作をなくすことができる。

【００１２】本発明による半導体集積回路装置の他の態
様では、電磁波を放出する形状をした第１の配線に対し
て、その電磁波を受信する形状をした第２の配線を４５
度傾けて配置する。これにより、多層配線を有する半導
体集積回路装置において、下層の第１の配線を上層の第
１の配線に対して９０度で直交させて多層配置しても、
第１の配線と第２の配線とが平行になることはなく、そ
の結果、第２の配線を有する回路における電磁放射ノイ
ズによる悪影響を抑えることができ、その回路の誤動作
をなくすことができる。

【００１３】

【実施例】図２に、第１の実施例の半導体集積回路装置
の概略構成図を示す。ここでは本発明に関わる電源配線
の様子が分かるように、半導体集積回路装置を構成して
いる複数の回路領域の中で、高速で駆動するディジタル
回路とアナログ回路を各１つずつ代表で図示し、その回
路領域内の一部分を誇張して表示している。複数の回路
が集積されている半導体集積回路２２基板内に、高速で
駆動する高速ディジタル領域２４と小信号を処理するア
ナログ回路領域３４が設けられている。他の回路は省略
されている。

【００１４】高速ディジタル回路領域２４には電源配線
２８とグランド配線３０が平行に設けられ、その間には
インバータ２６が接続され、電源配線２８とグランド配
線３０は電磁波を放射する。アナログ回路領域３４には
電源配線３８とグランド配線４０が平行に設けられ、そ
の間にはアナログ回路３６が設けられている。高速ディ
ジタル回路領域２４の電磁波を放射する電源配線２８及
びグランド配線３０に対して、その電磁波を受けてアナ
ログ回路３６に誤作動を起こさせる恐れのある電源配線
３８及びグランド配線４０は９０度傾けて配置されてい
る。

【００１５】高速ディジタル回路領域２４の電源配線２
８及びグランド配線３０に対してアナログ回３４路の電
源配線３８及びグランド配線４０は９０度傾けて配置さ
れているので、高速で駆動するディジタル回路領域２４
から放射される電磁波は、アナログ回路領域３４の電源
配線３８及びグランド配線４０にほとんど受信されな
い。その結果、アナログ回路領域３４における電磁放射
ノイズによる悪影響を極力抑えることができ、アナログ
回路３６の誤動作が無くなる。

【００１６】多層配線を有する半導体集積回路装置で
は、通常下層配線に対して上層の配線を９０度傾けて配
置する。そのような配線の配置を有する場合には、高速
ディジタル回路の電磁波を放射する配線と、電磁波を受
けてアナログ回路に誤作動を起こさせる恐れのある配線
とが異なる層で平行になってしまう場合が生じる。そこ
で、第一の実施例に比べて回路レイアウトの面積が若干
大きくなるものの、第二の実施例として、高速ディジタ
ル回路の電磁波を放射する配線に対して、電磁波を受け
てアナログ回路に誤作動をさせる恐れのあるアナログ回
路の配線を４５度傾けて配置する。

【００１７】図３に、第２の実施例の半導体集積回路装
置の概略構成図を示す。図２と同様に、本発明に関わる
電源配線の様子が分かるように、半導体集積回路装置を
構成している複数の回路領域の中で、高速で駆動するデ
ィジタル回路とアナログ回路を各１つずつ代表で図示
し、その回路領域内の一部分を誇張して表示している。
図２と同じ部分には同じ符号を付す。複数の回路が集積
されている半導体集積回路２２基板内に、高速で駆動す
る高速ディジタル領域２４と小信号を処理するアナログ
回路領域３４ａが設けられている。他の回路は省略され
ている。

【００１８】高速ディジタル回路領域２４には電源配線
２８とグランド配線３０が平行に設けられ、その間には
インバータ２６が接続され、電源配線２８とグランド配
線３０は電磁放射する。アナログ回路領域３４ａには電
源配線３８ａとグランド配線４０ａが平行に設けられ、
その間にはアナログ回路３６ａが設けられている。電磁
放射を行なう、高速ディジタル回路領域２４の電源配線
２８及びグランド配線３０に対して、その電磁放射を受
けてアナログ回路３６ａに誤作動をさせる恐れのある電
源配線３８ａ及びグランド配線４０ａは４５度傾けて配
置されている。

【００１９】半導体集積回路装置２２ａ上で、高速ディ
ジタル回路領域２４に配置された電磁放射をする電源配
線２８及びグランド配線３０に対して、電磁放射を受け
てアナログ回路３６ａに誤作動をさせる恐れのある電源
配線３８ａ及びグランド配線４０ａは４５度傾けて配置
されているので、多層配線を有し、各層の電源配線２８
及びグランド配線３０を９０度で直交させて配置して
も、高速ディジタル回路領域２４の電源配線２８及びグ
ランド配線３０とアナログ回路領域３４ａの電源配線３
８ａ及びグランド配線４０ａとが平行になることはな
い。その結果、多層配線を有する半導体集積回路装置に
おいて、アナログ回路領域３４ａにおける電磁放射ノイ
ズによる悪影響を極力抑えることができ、アナログ回路
３６ａの誤動作が無くなる。第１の実施例の半導体集積
回路装置も第２の実施例の半導体集積回路装置も、その
作成工程を増やすことなく、新たな材料を用いないで作
成することができる。

【００２０】

【発明の効果】本発明による半導体集積回路装置で、高
速ディジタル回路領域の電磁放射を行なう配線に対し
て、その電磁放射を受けてアナログ回路に誤作動をさせ
る恐れのある配線を９０度傾けて配置すれば、高速で駆
動するディジタル回路領域から放出される電磁波は、そ
の電磁波を受けてアナログ回路に誤作動をさせる恐れの
ある配線でほとんど受信されず、その結果、アナログ回
路領域における電磁放射ノイズの悪影響を極力抑えるこ
とができ、アナログ回路の誤動作をなくすことができ
る。

【００２１】また、高速ディジタル回路領域に配置され
た電磁放射をする配線に対して、電磁放射を受けて誤作
動をさせる恐れのあるアナログ回路の配線を４５度傾け
て配置すれば、多層配線を有する半導体集積回路装置に
おいて、同じ層上で、各層の電磁放射をする配線を９０
度で直交させて配置しても、電磁放射をする配線と電磁
放射を受けて誤作動をさせる恐れのあるアナログ回路の
配線とが平行になることはなく、その結果、アナログ回
路領域における電磁放射ノイズの悪影響を極力抑えるこ
とができ、アナログ回路の誤動作をなくすことができ
る。このように、本発明によると半導体集積回路装置の
作成工程を増やすことなく、新たな材料を用いないで作
成することができるので、コストを上げずに電磁放射ノ
イズによる悪影響を減少することができる。

【図面の簡単な説明】

【図１】高速ディジタル回路の一部分を表す図であり、
(Ａ）は電磁放射が発生する様子を表す回路構成図、
(Ｂ）は(Ａ）の電源配線１０から発生する電磁放射の様
子を表す図である。

【図２】第１の実施例の一部分を誇張表現した概略回路
図である。

【図３】第２の実施例の一部分を誇張表現した概略回路
図である。

【符号の説明】

２４ 高速ディジタル領域 ２８，３８ 電源配線 ３０，４０ グランド配線 ３４ アナログ回路領域 ３６ アナログ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に複数の回路を集積した半
   導体集積回路装置において、 電磁波を発生させる形状をした第１の配線と、その電磁
   波を受けて回路に誤作動を起こさせる少なくとも一部の
   第２の配線と、を非平行状態に配置していることを特徴
   とする半導体集積回路装置。
2. 【請求項２】 前記非平行状態は９０度の傾斜である請
   求項１に記載の半導体集積回路装置。
3. 【請求項３】 前記非平行状態は４５度の傾斜である請
   求項１に記載の半導体集積回路装置。