JPH1186591A

JPH1186591A - マッチストローブ設定方法及びこの方法を用いたタイミング発生器

Info

Publication number: JPH1186591A
Application number: JP23602297A
Authority: JP
Inventors: Naoyoshi Watanabe; 直良渡辺; Yuichi Fujiwara; 雄一藤原
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1997-09-01
Filing date: 1997-09-01
Publication date: 1999-03-30

Abstract

(57)【要約】【課題】被試験ＩＣが初期化されたことを検出するマ
ッチ検出器に与えるマッチストローブを遅延素子を用い
ることなく発生させる。【解決手段】タイミング発生器にマッチ検出器の遅延
時間に相当するマッチ遅延時間を記憶したマッチストロ
ーブ発生器を設ける。このマッチストローブ発生器に通
常のストローブ発生器に設定する遅延データを共有さ
せ、この遅延データとマッチ遅延時間を加算した遅延時
間にマッチストローブを発生させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はフラッシュメモリ
ＩＣ（半導体集積回路素子）を試験する場合に用いるマ
ッチストローブの設定方法と、この設定方法を用いたタ
イミング発生器に関する。

【０００２】

【従来の技術】図１０にＩＣ試験装置の特にメモリＩＣ
を試験する装置の概略を示す。図中ＴＥＳはＩＣ試験装
置の全体を示す。ＩＣ試験装置ＴＥＳは主制御器１１
と、パターン発生器１２，タイミング発生器１３，波形
フォーマッタ１４，論理比較器１５，ドライバ群１６，
アナログ比較器群１７，不良解析メモリ１８，論理振幅
基準電圧源２１，比較基準電圧源２２，デイバイス電源
２３等により構成される。

【０００３】主制御器１１は一般にコンピュータシステ
ムによって構成され、利用者が作製した試験プログラム
に従って主にパターン発生器１２とタイミング発生器１
３を制御し、パターン発生器１２から試験パターンデー
タを発生させ、この試験パターンデータを波形フォーマ
ッタ１４で実波形を持つ試験パターン信号に変換し、こ
の試験パターン信号を論理振幅基準電圧源２１で規定さ
れるＨ論理とＬ論理の電圧の振幅に増幅するドライバ群
１６を通じて被試験ＩＣ１９に印加し記憶させる。

【０００４】被試験ＩＣ１９から読み出した応答信号は
アナログ比較器群１７で比較基準電圧源２２の基準電圧
と比較し、所定の論理レベル（Ｈ論理の電圧、Ｌ論理の
電圧）を持っているか否かを判定し、その信号は論理比
較器１５でパターン発生器１２から出力される期待値と
比較し、期待値と不一致が発生した場合は、その読み出
したアドレスのメモリセルに不良があるものと判定し、
不良発生ごとに不良解析メモリ１８に不良アドレスを記
憶し、試験終了時点で例えば不良セルの救済が可能か否
かを判定する。

【０００５】ここで、タイミング発生器１３は被試験Ｉ
Ｃ１９に与える試験パターン信号の波形の立上りのタイ
ミング及び立下りのタイミングを規定するタイミング
と、論理比較器１５で論理比較のタイミングを規定する
ストローブパルスのタイミング等を発生する。これらの
各タイミングは利用者が作製した試験プログラムに記載
され、利用者が意図したタイミングで被試験ＩＣ１９を
動作させ、またその動作が正常か否かを試験できるよう
に構成されている。従って、タイミング発生器１３には
主制御器１１から試験プロクラムに記載されているタイ
ミングデータが試験開始時或いは試験中に順次転送さ
れ、そのタイミングデータに従って各タイミング信号を
生成する。

【０００６】図１１に従来のタイミング発生器１３と主
制御器１１との間のタイミングデータの信号系路を示
す。主制御器１１から制御信号線ＣＬＩＮと、データバ
スラインＤＢＵＳ，アドレスバスラインＡＢＵＳとが導
出され、これらの各制御信号線ＣＬＩＮ，データバスラ
インＤＢＵＳ，アドレスバスラインＡＢＵＳにタイミン
グ発生器１３を接続する。

【０００７】タイミング発生器１３は複数のパルス発生
器Ｇ１，Ｇ２…と、ストローブ発生器ＧＥ，ＧＦを有
し、各パルス発生器Ｇ１，Ｇ２…と、ストローブ発生器
ＧＥ，ＧＦにアドレス♯１，♯２…と♯Ｅ，♯Ｆが割り
当てられ、これらの各パルス発生器Ｇ１，Ｇ２…とスト
ローブ発生器ＧＥ，ＧＦが主制御器１１からアドレスバ
スラインＡＢＵＳを通じてアクセスされ、パルス発生器
Ｇ１，Ｇ２…と、ストローブ発生器ＧＥ，ＧＦにデータ
バスラインＤＢＵＳを通じてタイミングデータが送り込
まれる。

【０００８】各パルス発生器Ｇ１，Ｇ２…と、ストロー
ブ発生器ＧＥ，ＧＦに送り込まれるタイミングデータと
は基準タイミングからの遅延時間を規定する遅延データ
である。つまり、ＩＣ試験装置では図１２Ａに示す周期
パルスＲＡＴの１周期Ｔを１テストサイクルとして動作
する。従って周期パルスＲＡＴの発生タイミングを基準
タイミングとし、この基準タイミングからパルス発生器
Ｇ１は遅延時間Ｘ₁，Ｘ₂…のタイミングでタイミング
クロックＴＣ１−１，ＴＣ１−２…（図１２Ｂ）を発生
し、パルス発生器Ｇ２は遅延時間としてＹ₁，Ｙ₂…の
タイミングでタイミングクロックＴＣ２−１，ＴＣ２−
２…（図１２Ｃ）を発生するように各パルス発生器Ｇ
１，Ｇ２…にタイミングデータ（遅延データ）を送り込
む。

【０００９】パルス発生器Ｇ１とＧ２が出力したタイミ
ングクロックＴＣ１−１，ＴＣ１−２…と、ＴＣ２−
１，ＴＣ２−２…は図１０に示した波形フォーマッタ１
４に送り込まれ、波形フォーマッタ１４において、タイ
ミングクロックＴＣ１−１，ＴＣ１−２…により、例え
ば試験パターン信号ＰＴ（図１２Ｄ）の立上りのタイミ
ングを規定し、タイミングクロックＴＣ２−１，ＴＣ２
−２…は試験パターン信号ＰＴの立下りのタイミングを
規定することに利用される。従って、クロックパルス発
生器を多数設けることにより、被試験ＩＣ１９の各端子
に与える試験パターン信号を発生させることができる。

【００１０】ここで、ＧＥとＧＦは論理比較器１５で比
較タイミングを規定するストローブパルスを発生するス
トローブ発生器を示す。図１１に示すマルチプレクサ１
３Ａはノーマルモードでは入力端子Ａを選択した状態に
設定される。従って、ストローブ発生器ＧＥとＧＦが出
力するストローブパルスは図１２ＥとＦに示すように、
各クロックパルス発生器ＧＥとＧＦに設定された遅延デ
ータに従ってストローブパルスＳＴＲＢ１とＳＴＲＢ２
を出力し、このストローブパルスＳＴＲＢ１とＳＴＲＢ
２を論理比較器１５で比較のタイミングとして利用す
る。

【００１１】図１２ＥとＦに示したストローブパルスＳ
ＴＲＢ１とＳＴＲＢ２はノーマルモードにおけるエッジ
ストローブと呼ばれ、例えば試験パターン信号ＰＴがＨ
論理にある期間の例えば中央のタイミングで論理比較を
実行することに利用される。これに対し、例えば試験パ
ターン信号ＰＴがＨ論理にある期間の全てにわったて論
理比較結果を監視し、瞬時でも期待値と異なる論理が出
力されるか否かを検出するモード（以下これをウインド
モードと称す）もある。このウインドモードを実行する
には、ウインドストローブと呼ばれるストローブパルス
を発生させる。図１３にウインドストローブの発生状況
を示す。図１３ＡとＢはストローブ発生器ＧＥとＧＦが
発生するストローブパルスＳＴＲＢ１，ＳＴＲＢ２を示
す。このストローブパルスＳＴＲＢ１，ＳＴＲＢ２をＳ
−Ｒフリップフロップ１３Ｂのセット端子Ａとリセット
端子Ｒに与え、Ｓ−Ｒフリップフロップ１３Ｂで図１３
Ｃに示すウインドパルスＷＰを発生させる。このウイン
ドパルスＷＰをマルチプレクサ１３Ａを通じてストロー
ブパルスＳＴＲＢ１として取り出す（マルチプレクサ１
３Ａの制御端子ＳにＨ論理を与え、入力端子Ｂを選択す
る）ことにより、ストローブ発生器ＧＥとＧＦが出力す
るパルスで規定されるパルス幅を持つウインドパルスＷ
Ｐを発生させることができ、このウインドパルスＷＰに
よって所定の期間に論理比較結果が変動したか否かを監
視させることができる。

【００１２】ところでストローブパルスにはマッチスト
ローブと呼ばれているストローブパルスがある。このマ
ッチストローブは試験しようとしているＩＣが予め規定
した初期状態に揃ったか否かを検出するためのタイミン
グを規定するストローブパルスである。つまり、試験し
ようとしているＩＣが初期化されたか否かを検出する動
作をマッチと称し、一般には主制御器１１が初期化プロ
グラムを実行し、図１４に示す被試験ＩＣ１９に初期化
パターンを印加し、被試験ＩＣ１９の状態を初期化す
る。

【００１３】パターン発生器１２は被試験ＩＣ１９が初
期化された状態と一致する期待値を出力し、この期待値
を論理比較器１５に与える。論理比較器１５は各被試験
ＩＣ１９ごとにその出力と初期化された期待値を比較す
る。論理比較器１５の比較出力側にマッチ検出器２５が
接続され、マッチ検出器２５の出力側に論理和ゲート２
６を接続し、マッチ検出器２５が全てマッチ状態を検出
すると、マッチストローブＭＡＣが例えばＤ型フリップ
フロップによって構成したラッチ回路２７に与えられ、
ラッチ回路２７に例えばＨ論理のマッチ検出信号を保持
する。ラッチ回路２７のラッチ出力を主制御器１１に与
えることにより、主制御器１１は初期化プログラムを終
了し、試験プログラムの実行に移行する。

【００１４】マッチストローブＭＡＣには論理比較器１
５に与えるストローブパルスよりさらにマッチ検出器２
５と、論理和ゲート２６の遅延時間に見合う遅延時間を
与えなければならない。２８はそのための遅延回路を示
す。従来は論理比較器１５に与えるストローブパルスＳ
ＴＲＢ１またはＳＴＲＢ２を遅延回路２８で遅延させて
ラッチ回路２７に与えている。更に詳しくは図１１に示
すように、論理比較器１５に与えるストローブパルスＳ
ＴＲＢ１とＳＴＲＢ２をマルチプレクサ１３Ｃで選択的
に取り出し、このマルチプレクサ１３Ｃで選択して取り
出したストローブパルスＳＴＲＢ１またはＳＴＲＢ２を
遅延回路２８を通じてラッチ回路２７に与えている。

【００１５】このように構成することによって上述した
ノーマルモードでは、マルチプレクサ１３Ｃはストロー
ブパルスＳＴＲＢ１を選択して取り出し、ウインドモー
ドではストローブパルスＳＴＲＢ２を選択し、エッジモ
ードとウインドモードとで異なるタイミングでラッチ回
路２７にマッチストローブＭＡＣを与えることができ正
常なマッチ動作の検出を行うことができるように構成さ
れている。

【００１６】

【発明が解決しようとする課題】遅延回路２８の遅延時
間は約１００〜２００ns程度で、一般には同軸ケーブル
或いは半導体集積回路内に構成されるゲート素子の縦続
接続された回路を利用して構成される。同軸ケーブルに
よって１００〜２００nsの遅延時間を持つ遅延回路を構
成するには、同軸ケーブルとして数１０メートル程度の
長さを必要とする。このため遅延回路２８の形状が大き
くなり、ＩＣ試験装置全体の形状が大きくなってしまう
欠点がある。また、遅延時間を正確に目標値に設定する
作業も大変な作業を必要とする。

【００１７】一方、半導体集積回路に形成されるゲート
素子を遅延素子として利用する場合も、正確に目標とす
る遅延時間に設定するのはむずかしい。更に温度変化に
対して遅延時間が変動する欠点を持つ。特に温度変化に
対する遅延時間の変動は同軸ケーブルより大きい。この
ため遅延時間を一定値に維持させる手段が高価になって
しまう欠点もある。

【００１８】この発明の目的は遅延回路２８を用いるこ
となくマッチストローブを発生させることができるマッ
チストローブ設定方法及びこのマッチストローブ設定方
法を用いたタイミング発生器を提供しようとするもので
ある。

【００１９】

【課題を解決するための手段】この発明では被試験ＩＣ
に初期化パターンを印加し、被試験ＩＣの応答出力をタ
イミング発生器に設けたストローブ発生器から出力され
るストローブパルスの印加タイミングにおいて期待値と
論理比較すると共に、被試験ＩＣの論理比較結果が一致
し、所定の条件を満たす状態に達したか否かをマッチ検
出器に与えるマッチストローブの印加タイミングにおい
て検出し、この検出結果に応じて試験プログラムを起動
させるか、初期化動作を続けるか、或いは試験を中止す
るかを判定し、実行する機能を具備したＩＣ試験装置に
おいて、上記タイミング発生器に上記ストローブ発生器
の他にマッチストローブ発生器を設け、ストローブ発生
器にストローブパルスの発生タイミングを設定する設定
時に、マッチストローブ発生器にストローブパルスの発
生タイミングを設定し、このストローブパルスの発生タ
イミングと自己に記憶した遅延時間を加算したタイミン
グでマッチストローブを発生させるマッチストローブ設
定方法及びこの設定方法を利用したタイミング発生器を
提案するものである。

【００２０】この発明によるマッチストローブ発生方法
によればマッチストローブ発生器に予めマッチ検出器に
おける遅延時間Ｍnsを記憶させ、この遅延時間Ｍnsに論
理比較器に与えるストローブパルスの発生タイミングに
相当する遅延時間を加算してマッチストローブを発生さ
せる。従ってストローブパルスの発生タイミングを順次
移動させても、そのストローブパルスの発生タイミング
の変化に対応してマッチストローブの発生タイミングも
変化させることができることは無論のこと、任意のスト
ローブパルスの発生タイミングにも対応させることがで
きる。つまり、ＳＴＲＢ１とＳＴＲＢ２の何れのタイミ
ングにも対応させることができる。更にウインドストロ
ーブにも対応させることができる。

【００２１】また、マッチストローブ発生器に予めマッ
チ検出器における遅延時間を記憶させ、この遅延時間に
よりマッチストローブの発生タイミングをマッチ検出器
の遅延時間分遅延させたから、従来のように同軸ケーブ
ル或いはＩＣ化した遅延素子を用いる必要がない。従っ
て、マッチストローブ発生手段の構成を簡素化すること
ができ、装置の小形化と、更に製造を容易に行うことが
できる利点が得られる。

【００２２】

【発明の実施の形態】図１にこの発明によるマッチスト
ローブ設定方法を用いたマッチストローブ発生器を具備
したタイミング発生器の構成を示す。この発明ではタイ
ミング発生器１３にマッチストローブ発生器Ｇ１４を設
けると共に、主制御器１１とタイミング発生器１３との
間にバスインターフェース３０を設けた構成を特徴とす
るものである。

【００２３】バスインターフェース３０は試験パターン
生成用のパルス発生器Ｇ１，Ｇ２…にタイミングデータ
を設定する際には、主制御器１１からタイミング発生器
１３に送り込むアドレス信号とタイミングデータはその
まま伝送するが、ストローブ発生器ＧＥ，ＧＦにタイミ
ングデータを送り込む際には、ストローブ発生器ＧＥと
ＧＦをアクセスするアドレス信号に続けてマッチストロ
ーブ発生器Ｇ１４をアクセスするアドレス信号を発生
し、ストローブ発生器ＧＥまたはＧＦに設定するタイミ
ングデータをマッチストローブ発生器Ｇ１４にも書き込
むように制御する動作を実行する。

【００２４】図２にバスインターフェース３０の具体的
な実施例を示す。バスインターフェース３０は、この例
ではデコーダ３１と、マルチプレクサ３２と、レジスタ
３３，ゲート手段３４，３５，３６と、バッファ３７，
３８，３９と、アドレス信号源４１とによって構成した
場合を示す。主制御器１１が出力するアドレス信号ＡＤ
Ｒ１がストローブ発生器ＧＥ，ＧＦ以外のアドレスを発
生する場合は、バッファ（スリーステートバッファ）３
７と３９はアドレス信号ＡＤＲ１とデータＤＡＴＡ１を
そのままアドレスＡＤＲ２とＤＡＴＡ２としてアドレス
バスラインＡＢＵＳとデータバスラインＤＢＵＳに出力
する。従って、タイミング発生器１３に設けたパルス発
生器Ｇ１，Ｇ２…には主制御器１１が出力するタイミン
グデータがそのまま送り込まれて書き込まれ、試験パタ
ーン信号の立上り、立下り等のタイミングが設定され
る。

【００２５】なお、タイミング発生器１３にタイミング
データを転送中は制御信号線ＣＬＩＮには、例えばＨ論
理の書込指令信号が送出される。バッファ３７及びゲー
ト手段３４，３６に入力しているゲート制御信号Ｔ₁₀₁₅
は図３に示すタイミングＴ₁₀で立上り、Ｔ₁₅で立下るゲ
ート制御信号を示す。またゲート手段３６に入力してい
るゲート制御信号Ｔ₁₆₂₁は図３に示すタイミングＴ₁₆で
立上り、Ｔ₂₁で立下るゲート制御信号である。

【００２６】一方、主制御器１１がストローブ発生器Ｇ
Ｅに向かってストローブ発生タイミングデータを出力し
た場合には、ゲート制御信号Ｔ₁₀₁₅のタイミングの範囲
内ではバッファ３７は主制御器１１が出力しているアド
レス信号♯ＥをそのままアドレスバスラインＡＢＵＳに
アドレス信号ＡＤＲ２として出力する。従って、タイミ
ング発生器１３のストローブ発生器ＧＥがアドレス信号
♯Ｅによってアクセスされ、主制御器１１が出力したス
トローブパルスの遅延データＸnsがストローブ発生器Ｇ
Ｅに書き込まれる。

【００２７】これと共にタイミングＴ₁₆₂₁の時間の範囲
ではレジスタ３３にノーマルモードが設定されている場
合は、バッファ３８からアドレス信号ＡＤＲ２としてマ
ルチストローブ発生器Ｇ１４をアクセスするアドレス♯
１４を発生させる。つまり、レジスタ３３にノーマルモ
ードが設定されている場合にはマルチプレクサ３２は入
力端子Ａを選択し、デコーダ３１の出力端子ＴＥの論理
を出力する。従って、今この例では、主制御器１１がア
ドレス信号ＡＤＲ１として♯Ｅを出力している状態を説
明しているから、デコーダ３１の出力端子ＴＥはＨ論理
を出力している。このＨ論理がマルチプレクサ３２を通
じてゲート手段３５の一方の入力端子に供給される。ゲ
ート手段３５の他方の入力端子にはゲート制御信号Ｔ
₁₆₂₁が入力されるから、このゲート制御信号Ｔ₁₆₂₁の時
間の範囲ではゲート手段３５はＨ論理を出力する。

【００２８】この結果、バッファ３８は活性化され、入
力端子に接続したアドレス信号源４１に格納したアドレ
ス♯１４がバッファ３８を通じて取り出され、アドレス
バスラインＡＢＵＳにアドレス信号ＡＤＲ２として送り
出され、マッチストローブ発生器Ｇ１４（図１参照）を
アクセスし、このときデータバスラインＤＢＵＳに送り
出されているストローブ発生器ＧＥに送り込んだタイミ
ングデータと同じＸnsをマッチストローブ発生器Ｇ１４
にも書き込む。従って、ノーマルモードではストローブ
発生器ＧＥとマッチストローブ発生器Ｇ１４には図３Ｅ
とＤに示すように同一の遅延データＸnsが書き込まれ
る。

【００２９】主制御器１１は次の転送サイクルのタイミ
ングＴ₁₀₁₅でストローブ発生器ＧＦをアクセスするアド
レス♯Ｆ（図４Ｅ）を出力する。これと同時にデータバ
スラインＤＢＵＳにはストローブ発生器ＧＦに転送する
遅延データＹns（図４Ｆ）を出力する。この結果、ゲー
ト制御信号Ｔ₁₀₁₅の時間の範囲内でストローブ発生器Ｇ
Ｆに遅延タイミングデータＹnsが書き込まれる。

【００３０】なお、このときデコーダ３１は出力端子Ｔ
ＦにＨ論理を出力するが、マルチプレクサ３２には制御
入力端子ＳにノーマルモードであるＬ論理が与えられて
いるから、出力端子ＴＦから出力されたＨ論理はマルチ
プレクサ３２から出力されない。従って、ゲート制御信
号₁₆₂₁の時間の範囲ではタイミング発生器１３にはアド
レス信号及び遅延タイミングデータは全く供給されず、
書込みは行われない。

【００３１】図５に図３と図４を用いて説明した遅延デ
ータの設定によって発生するストローブＳＴＲＢ１，Ｓ
ＴＲＢ２とマッチストローブＭＡＣの様子を示す。図１
に示すマルチプレクサ１３Ａの制御端子Ｓにはノーマル
モードの設定信号（Ｌ論理）が与えられているから、こ
のマルチプレクサ１３Ａはストローブ発生器ＧＥが出力
するストローブＳＴＲＢ１をそのまま出力する。ストロ
ーブ発生器ＧＥとＧＦには上述したように遅延データＸ
nsとＹnsが書き込まれているから、ストローブ発生器Ｇ
Ｅは周期パルスＲＡＴ（図５Ａ）の基準タイミングから
Ｘns遅延したタイミングでストローブＳＴＲＢ１を出力
する。またストローブ発生器ＧＦは周期パルスＲＡＴの
基準タイミングからＹns遅延したタイミングでストロー
ブＳＴＲＢ２を出力する。これと共に、マッチストロー
ブ発生器Ｇ１４には遅延データＸnsを書き込んだから、
マッチストローブ発生器Ｇ１４の遅延量としては遅延デ
ータＸnsに自己に予め記憶したＭnsを加えた時間（Ｘ＋
Ｍ）ns遅延したタイミングでマッチストローブＭＡＣを
出力する。

【００３２】次に、ウインドモードに設定された場合の
タイミングデータの設定動作と、ストローブの発生動作
について図６と図７及び図８を用いて説明する。ウイン
ドモードでは図２に示すマルチプレクサ３２にはレジス
タ３３からＨ論理のウインドモード設定信号が与えられ
る。この結果、デコーダ３１の出力端子ＴＦに出力され
るデータがマルチプレクサ３２を通過してゲート手段３
５に出力される。

【００３３】主制御器１１がアドレス♯Ｅとタイミング
データＸnsを出力すると、アドレス♯Ｅはゲート制御信
号Ｔ₁₀₁₅のタイミング期間にバッファ３７を通じてその
ままアドレスバスラインＡＢＵＳに出力され、タイミン
グ発生器１３のストローブ発生器ＧＥをアクセスする。
従ってＴ₁₀₁₅の期間にストローブ発生器ＧＥには図６Ｆ
に示すように遅延データＸnsが書き込まれる。

【００３４】次の転送タイミングＴ₁₀₁₅が到来すると、
主制御器１１はストローブ発生器ＧＦをアクセスするア
ドレス♯Ｆ（図７Ｅ）と、このストローブ発生器ＧＦに
設定しようとするタイミングデータＹns（図７Ｄ）を出
力する。アドレス♯Ｆはゲート制御信号Ｔ₁₀₁₅のタイミ
ングの範囲では、そのままバッファ３７を通過してアド
レスバスラインＡＢＵＳに出力され、ストローブ発生器
ＧＦをアクセスする。従って、ストローブ発生器ＧＦに
は図７Ｆに示すように遅延データＹnsが書き込まれる。

【００３５】一方、アドレス♯Ｆが転送されている状態
では、デコーダ３１の出力端子ＴＦからＨ論理が出力さ
れる。このＨ論理はマルチプレクサ３２を通じてゲート
手段３５の一方の入力端子に与えられる。ゲート手段３
５の他方の入力端子にはゲート制御信号Ｔ₁₆₂₁を入力し
ているから、このゲート制御信号Ｔ₁₆₂₁の期間、ゲート
手段３５はＨ論理を出力する。このＨ論理がバッファ３
８の制御端子ｅに入力されることにより、バッファ３８
の入力端子に接続したアドレス信号源４１に格納したア
ドレス♯１４が読み出されてアドレスバスラインＡＢＵ
Ｓに出力され、このアドレス♯１４によってマッチスト
ローブ発生器Ｇ１４がアクセスされる。

【００３６】これと共に、書込指令信号も図７Ｃに示す
ようにゲート制御タイミングＴ₁₆₂₁により延長されるか
ら、マッチストローブ発生器Ｇ１４（図１）にも図７Ｇ
に示すようにタイミングデータＹnsが書き込まれる。従
って、マッチストローブ発生器Ｇ１４にはタイミングデ
ータＹnsと予め記憶させた遅延データＭnsとの和（Ｙ＋
Ｍ）nsの遅延量が設定されたことになる。

【００３７】図６及び図７に示した設定例によって発生
するウインドストローブとマッチストローブを図８に示
す。図８Ａはテスト周期を示す周期パルスＲＡＴ，Ｂと
Ｃはストローブ発生器ＧＥとＧＦから出力されるストロ
ーブパルスＳＴＲＢ１，ＳＴＲＢ２，Ｄはマルチプレク
サ１３Ａから取り出されるウインドパルスＷＰの波形を
示す。図６及び図７で説明した設定値によれば、マッチ
ストローブ発生器Ｇ１４にはストローブ発生器ＧＦに設
定した遅延データＹnsと同じ遅延データＹnsを書き込ん
だから、マッチストローブ発生器Ｇ１４は基準タイミン
グから（Ｙ＋Ｍ）ns遅延したタイミング、つまりウイン
ドパルスＷＰの立下りのタイミングからＭns遅延したタ
イミングでマッチストローブＭＡＣを出力する。

【００３８】図９はバスインターフェース３０の変形実
施例を示す。この実施例ではデコーダ３１の各出力端子
Ｔ１，Ｔ２…とＴＥ，ＴＦ，Ｔ１４を各パルス発生器Ｇ
１，Ｇ２…とストローブ発生器ＧＥ，ＧＦ及びマッチス
トローブ発生器Ｇ１４のイネーブル端子Ｅに接続し、ア
ドレス信号に従ってパルス発生器Ｇ１，Ｇ２…とストロ
ーブ発生器ＧＥ，ＧＦ及びマッチストローブ発生器Ｇ１
４を、イネーブル状態に制御し、イネーブルの状態に制
御されたパルス発生器Ｇ１，Ｇ２…またはストローブ発
生器ＧＥ，ＧＦ或いはマッチストローブ発生器Ｇ１４に
タイミングデータを送り込む構成とした場合を示す。

【００３９】この場合、マッチストローブ発生器Ｇ１４
はノーマルモードではストローブ発生器ＧＥがアクセス
されるとき、マルチプレクサ３２からイネーブル信号が
与えられてストローブ発生器ＧＥと同じ遅延データが書
き込まれる。またウインドモードではストローブ発生器
ＧＦにイネーブル信号が与えられるとき、マッチストロ
ーブ発生器Ｇ１４にもイネーブル信号が与えられる。よ
ってウインドモードではマッチストローブ発生器Ｇ１４
に書き込まれるタイミングデータはストローブ発生器Ｇ
Ｆに書き込む遅延データと合致し、ウインドストローブ
の立下りのタイミングからＭns遅延したタイミングでマ
ッチストローブを発生させることができる。

【００４０】

【発明の効果】以上説明したように、この発明によれば
マッチストローブ発生器Ｇ１４に予めマッチ検出器２５
の遅延時間に相当する遅延時間Ｍnsを設定し、この遅延
時間Ｍnsとストローブ発生器ＧＥまたはＧＦに設定する
遅延データとの加算値でマッチストローブＭＡＣを発生
させる構成としたから、マッチストローブＭＡＣを発生
させるための遅延回路２８（図１４）を設ける必要がな
い。

【００４１】従って、この遅延回路２８の遅延時間をマ
ッチ検出器２５の遅延時間に合致させる調整作業をしな
くて済むため、製造を著しく簡素化することができる。
また、遅延素子として同軸ケーブル等を用いなくて済む
から装置全体の形状を小形化することができる利点もあ
り、その効果は実用に供して頗る大である。

【図面の簡単な説明】

【図１】この発明によるマッチストローブ設定方法によ
り遅延データをタイミング発生器に設定する方法を説明
するためのブロック図。

【図２】図１に示した実施例に用いたバスインターフェ
ースの構成と動作を説明するためのブロック図。

【図３】図２に示したバスインターフェースの構成と動
作をノーマルモードについて説明するためのタイミング
チャート。

【図４】図３と同様のタイミングチャート。

【図５】図２に示した設定方法によって設定した遅延デ
ータによりノーマルモードで発生したストローブとマッ
チストローブを説明するためのタイミングチャート。

【図６】図２に示したバスインターフェースの構成と動
作をウインドモードについて説明するためのタイミング
チャート。

【図７】図６と同様のタイミングチャート。

【図８】図２に示した設定方法によって設定した遅延デ
ータによりウインドモードで発生したストローブとマッ
チストローブを説明するためのタイミングチャート。

【図９】バスインターフェースの変形実施例を説明する
ためのブロック図。

【図１０】ＩＣ試験装置の概要を説明するためのブロッ
ク図。

【図１１】従来のタイミング発生器の構成を説明するた
めのブロック図。

【図１２】図１０に示したＩＣ試験装置のノーマルモー
ドにおける動作を説明するためのタイミングチャート。

【図１３】図１０に示したＩＣ試験装置のウインドモー
ドにのおける動作を説明するためのタイミングチャー
ト。

【図１４】マッチ動作を実行する機能を持ったＩＣ試験
装置を説明するためのブロック図。

【符号の説明】

１１主制御器１２パターン発生器１３タイミング発生器１４フォーマッタ１５論理比較器１６ドライバ群１７アナログ電圧比較群１８不良解析メモリ１９被試験ＩＣ２１論理振幅基準電圧源２２比較基準電圧源２３デバイス電源２５マッチ検出器３０バスインターフェースＧ１，Ｇ２パルス発生器ＧＥ，ＧＦストローブ発生器Ｇ１４マッチストローブ発生器

Claims

【特許請求の範囲】

【請求項１】被試験ＩＣに初期化パターンを印加し、
被試験ＩＣの応答出力をタイミング発生器に設けたスト
ローブ発生器から出力されるストローブパルスの印加タ
イミングにおいて期待値と論理比較すると共に、被試験
ＩＣの論理比較結果が一致し、所定の条件を満たす状態
に達したか否かをマッチ検出器に与えられるマッチスト
ローブパルスの印加タイミングにおいて検出し、この検
出結果に応じて試験プログラムを起動させるか、初期化
動作を続けるか、或いは試験を中止するかを判定し、実
行する機能を具備したＩＣ試験装置において、上記タイミング発生器に上記ストローブ発生器の他にマ
ッチストローブ発生器を設け、上記ストローブ発生器に
ストローブパルスの発生タイミングを設定する設定時
に、上記マッチストローブ発生器に上記ストローブパル
スの発生タイミングを設定し、このストローブパルスの
発生タイミングと自己に記憶した遅延時間を加算したタ
イミングで上記マッチストローブを生成させることを特
徴とするマッチストローブ設定方法。
【請求項２】タイミング発生器に設けた複数のパルス
発生器及びストローブ発生器のそれぞれにアドレスを付
与し、主制御器からパルス発生器、ストローブ発生器の
それぞれにアドレス信号と共にタイミングデータを転送
し、各パルス発生器、ストローブ発生器のそれぞれにタ
イミングデータを書込み、この書き込まれたタイミング
データに従って、各パルス発生器、ストローブ発生器か
らタイミングパルス及びストローブパルスを発生させる
構成とされたタイミング発生器において、主制御器とこのタイミング発生器との間に接続されたア
ドレスバスラインとデータバスラインにバスインターフ
ェースを設けると共に、このバスインターフェースに上
記ストローブ発生器に割当てたアドレスを検出するデコ
ーダを設け、上記タイミング発生器にマッチ動作に必要
な遅延時間を記憶したマッチストローブ発生器を設け、
上記バスインターフェースにおいて上記タイミングデー
タの転送タイミングでは、全てのアドレス信号及びデー
タはそのまま上記バスインターフェースを通過して上記
タイミング発生器に与えられて、各パルス発生器、スト
ローブ発生器に書き込むと共に、上記デコーダにより上
記ストローブ発生器をアクセスするアドレス信号を検出
し、この検出信号によりマッチストローブ発生器に割り
当てたアドレス信号を発生させ、このアドレス信号に上
記ストローブ発生器に伝送したと同じタイミングデータ
を付加して伝送し、マッチストローブ発生器にそのタイ
ミングデータを記憶させ、この記憶したタイミングデー
タとマッチストローブ発生器に予め記憶させた遅延時間
を加算した遅延時間に従ってマッチストローブを発生さ
せる構成としたことを特徴とするタイミング発生器。
【請求項３】タイミング発生器に設けた複数のパルス
発生器、第１ストローブ発生器及び第２ストローブ発生
器のそれぞれにアドレスを付与し、主制御器からパルス
発生器、第１ストローブ発生器、第２ストローブ発生器
のそれぞれにアドレス信号と共にタイミングデータを転
送し、各パルス発生器、第１ストローブ発生器、第２ス
トローブ発生器のそれぞれにタイミングデータを書込
み、この書き込まれたタイミングデータに従って、各パ
ルス発生器、第１ストローブ発生器、第２ストローブ発
生器からタイミングパルス及び第１ストローブパルス及
び第２ストローブパルスを発生させ、論理比較器におけ
る比較モードをエッジモードとした場合には、上記第１
ストローブパルス及び第２ストローブパルスをそのまま
ストローブパルスとして与え、上記論理比較器における
比較モードをウインドモードとした場合には、上記第１
ストローブパルスのタイミングを前縁とし、第２ストロ
ーブパルスのタイミングを後縁とする矩形波状のウイン
ドストローブを生成させ、このウインドストローブによ
って上記論理比較器の比較動作を規定する構成としたＩ
Ｃ試験装置において、主制御器と上記タイミング発生器との間に接続されたア
ドレスバスラインとデータバスラインにバスインターフ
ェースを設けると共に、このバスインターフェースに上
記第１ストローブ発生器及び第２ストローブ発生器に割
当てたアドレスを検出するデコーダを設けると共に、上
記タイミング発生器に予め、マッチ検出動作に必要な遅
延時間を記憶したマッチストローブ発生器を設け、上記
バスインターフェースにおいて上記タイミグデータの転
送タイミングでは、全てのアドレス信号及びデータはそ
のまま上記バスインターフェースを通過させて上記タイ
ミング発生器に与えられて各パルス発生器に書き込むと
共、ストローブパルスの転送タイミングでは上記論理比
較器の比較モードがエッジモードに設定されている場合
は、上記デコーダにより上記第１ストローブ発生器をア
クセスするアドレス信号を検出し、この検出信号により
上記マッチストローブ発生器に割当てたアドレス信号を
発生させ、このアドレス信号に上記第１ストローブ発生
器に伝送したと同じタイミングデータを付加して伝送
し、マッチストローブ発生器にそのタイミングデータを
記憶させ、この記憶したタイミングデータとマッチスト
ローブ発生器に予め記憶させた遅延時間を加算した遅延
時間に従ってマッチストローブを発生させると共に、上
記論理比較器の比較モードがウインドモードに設定され
ている場合は、上記バスインターフェースにおいて、上
記第２ストローブ発生器をアクセスするアドレスを検出
し、この検出信号によりマッチストローブ発生器に割り
当てたアドレス信号を発生させ、このアドレス信号に上
記第２ストローブ発生器に伝送したと同じタイミングデ
ータを付加して伝送し、マッチストローブ発生器にその
タイミングデータを記憶させ、この記憶したタイミング
データと、マッチストローブ発生器に予め記憶させた遅
延時間を加算した遅延時間に従ってマッチストローブを
発生させる構成としたことを特徴とするタイミング発生
器。