JPH118634A - 輻輳制御装置 - Google Patents
輻輳制御装置Info
- Publication number
- JPH118634A JPH118634A JP17519497A JP17519497A JPH118634A JP H118634 A JPH118634 A JP H118634A JP 17519497 A JP17519497 A JP 17519497A JP 17519497 A JP17519497 A JP 17519497A JP H118634 A JPH118634 A JP H118634A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- priority
- cells
- buffer
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 セル入力制御部及びセル出力制御部の構成、
制御を簡単化し、1つのカウンタで構成した輻輳制御装
置を提供する。 【解決手段】 バッファ2にセルがスレッシュホールド
レベル以上蓄積されていない場合、セル入力制御部1
は、CLPビットの状態が優先/非優先に関わらずセル
を通過させる。そしてセルが多数流入して、バッファ2
内の蓄積セル数がスレッシュホールドレベル以上となっ
た場合、セル入力制御部1は入力セルのCLPビットを
監視し、優先ビットの場合はセルを通過し、非優先ビッ
トの場合はセルを廃棄するようにセルを制御する。セル
が多数流入してバッファの蓄積セル数が限界値になる
と、セル入力制御部1はCLPビットの状態が優先/非
優先に関わらずセルを全て廃棄する。
制御を簡単化し、1つのカウンタで構成した輻輳制御装
置を提供する。 【解決手段】 バッファ2にセルがスレッシュホールド
レベル以上蓄積されていない場合、セル入力制御部1
は、CLPビットの状態が優先/非優先に関わらずセル
を通過させる。そしてセルが多数流入して、バッファ2
内の蓄積セル数がスレッシュホールドレベル以上となっ
た場合、セル入力制御部1は入力セルのCLPビットを
監視し、優先ビットの場合はセルを通過し、非優先ビッ
トの場合はセルを廃棄するようにセルを制御する。セル
が多数流入してバッファの蓄積セル数が限界値になる
と、セル入力制御部1はCLPビットの状態が優先/非
優先に関わらずセルを全て廃棄する。
Description
【0001】
【発明の属する技術分野】本発明は、送信元からのセル
に対して輻輳時の制御を行う輻輳制御装置に関する。
に対して輻輳時の制御を行う輻輳制御装置に関する。
【0002】
【従来の技術】一般に、ATMセル多重化装置はセルを
蓄積するためのバッファを備えており、一時的に多重化
装置の出力線への伝送能力を超える数のセルが到着して
も、バッファに一時的に保留しておき、順次出力線へ送
出することにより多量のセルを多重化できるようになっ
ている。しかしながら、多重化装置の出力線の伝送能力
を超える数のセルが連続的に到達した場合、バッファ内
に保留しきれなくなるという状態に陥る。これを輻輳状
態という。
蓄積するためのバッファを備えており、一時的に多重化
装置の出力線への伝送能力を超える数のセルが到着して
も、バッファに一時的に保留しておき、順次出力線へ送
出することにより多量のセルを多重化できるようになっ
ている。しかしながら、多重化装置の出力線の伝送能力
を超える数のセルが連続的に到達した場合、バッファ内
に保留しきれなくなるという状態に陥る。これを輻輳状
態という。
【0003】このため、多重化装置は輻輳状態になると
到達したセルの廃棄を行うと共に、セルの送信元に対し
て輻輳状態である旨を通知し、輻輳通知を受信した送信
元ではセル送信速度を調整するなどの制御を行うことに
より、輻輳状態を早期に解消する手段がとられている。
到達したセルの廃棄を行うと共に、セルの送信元に対し
て輻輳状態である旨を通知し、輻輳通知を受信した送信
元ではセル送信速度を調整するなどの制御を行うことに
より、輻輳状態を早期に解消する手段がとられている。
【0004】従来は、多重化装置の輻輳状態を解消する
ため、セルを廃棄する場合に、セル廃棄の優先/非優先
を表すヘッダ中のCLP(Cell Loss Priority)ビット
を参照し、非優先ビットを有するセルを優先的に廃棄す
る制御方式をとっている。
ため、セルを廃棄する場合に、セル廃棄の優先/非優先
を表すヘッダ中のCLP(Cell Loss Priority)ビット
を参照し、非優先ビットを有するセルを優先的に廃棄す
る制御方式をとっている。
【0005】図2は前記制御方式による従来の輻輳制御
装置の構成を示すブロック図である。 同図において、
セル入力制御部1は網より入力したセルのCLPビット
を参照してセルの通過/廃棄を制御するものである。こ
のセル入力制御部1のセル出力端はFIFOバッファ2
に接続しており、該バッファ2は所定のセル数、例えば
150セルまで蓄積可能であり、入力した順にセルは出
力される。
装置の構成を示すブロック図である。 同図において、
セル入力制御部1は網より入力したセルのCLPビット
を参照してセルの通過/廃棄を制御するものである。こ
のセル入力制御部1のセル出力端はFIFOバッファ2
に接続しており、該バッファ2は所定のセル数、例えば
150セルまで蓄積可能であり、入力した順にセルは出
力される。
【0006】またセル出力制御部3はバッファ2の出力
セルのCLPビットを監視しており、その内容に応じて
カウンタ4又は5にトリガを出力する。カウンタ4はバ
ッファ2内の優先セルカウント用のカウンタであり、カ
ウンタ5はバッファ2内の非優先セルカウント用のカウ
ンタであり、カウンタ4のカウント値の上限はカウンタ
5の上限値よりも高く、例えば100:50で設定され
ている。
セルのCLPビットを監視しており、その内容に応じて
カウンタ4又は5にトリガを出力する。カウンタ4はバ
ッファ2内の優先セルカウント用のカウンタであり、カ
ウンタ5はバッファ2内の非優先セルカウント用のカウ
ンタであり、カウンタ4のカウント値の上限はカウンタ
5の上限値よりも高く、例えば100:50で設定され
ている。
【0007】またカウンタ4、5は、前記セル入力制御
部1が入力セルを通過させたとき出力するトリガによっ
てカウントアップし、逆に前記セル出力制御部3からの
トリガによってカウントダウンし、カウント値は前記セ
ル入力制御部1に供給される。
部1が入力セルを通過させたとき出力するトリガによっ
てカウントアップし、逆に前記セル出力制御部3からの
トリガによってカウントダウンし、カウント値は前記セ
ル入力制御部1に供給される。
【0008】上記構成において、カウンタ4及び5がカ
ウントオーバーしていない場合、セル入力制御部1は全
てのセルを通過させ、この時通過させたセルが優先セル
であった場合はカウンタ4にトリガを出力してカウント
アップし、また非優先セルであった場合はカウンタ5に
トリガを出力してカウントアップする。そして網から多
数の優先セルが流入してカウンタ4がカウントオーバー
した場合、セル入力制御部1は入力セルのうち優先セル
を廃棄し、また多数の非優先セルが流入してカウンタ5
がカウントオーバーした場合、セル入力制御部1は入力
セルのうち非優先セルを廃棄する。
ウントオーバーしていない場合、セル入力制御部1は全
てのセルを通過させ、この時通過させたセルが優先セル
であった場合はカウンタ4にトリガを出力してカウント
アップし、また非優先セルであった場合はカウンタ5に
トリガを出力してカウントアップする。そして網から多
数の優先セルが流入してカウンタ4がカウントオーバー
した場合、セル入力制御部1は入力セルのうち優先セル
を廃棄し、また多数の非優先セルが流入してカウンタ5
がカウントオーバーした場合、セル入力制御部1は入力
セルのうち非優先セルを廃棄する。
【0009】
【発明が解決しようとする課題】しかしながら、上述し
た従来の輻輳制御装置では、バッファより入出力される
セルの優先度を監視し、カウントアップ/ダウンすべき
カウンタを選択しなければならず、セル入力制御部1及
びセル出力制御部2の構成、制御が複雑になるのみなら
ず、複数のカウンタを必要とするといった問題を有して
いた。
た従来の輻輳制御装置では、バッファより入出力される
セルの優先度を監視し、カウントアップ/ダウンすべき
カウンタを選択しなければならず、セル入力制御部1及
びセル出力制御部2の構成、制御が複雑になるのみなら
ず、複数のカウンタを必要とするといった問題を有して
いた。
【0010】本発明は上記問題を解決するためになされ
たものであり、簡単な回路で構成した輻輳制御装置を提
供することを目的とする。
たものであり、簡単な回路で構成した輻輳制御装置を提
供することを目的とする。
【0011】
【課題を解決するための手段】上記課題を解決するため
本発明は、セルを蓄積するバッファと、該バッファ内の
蓄積セル数をカウントするカウンタと、該カウンタのカ
ウント値に基づいて網より入力したセルの通過/廃棄を
制御するセル入力制御部とを備え、前記セル入力制御部
は、前記カウンタのカウント値が所定数未満のとき優先
セル及び非優先セルを共に通過させ、前記カウンタのカ
ウント値が前記所定数以上のとき優先セルを通過させ非
優先セルを廃棄するようにしたことを特徴とする。
本発明は、セルを蓄積するバッファと、該バッファ内の
蓄積セル数をカウントするカウンタと、該カウンタのカ
ウント値に基づいて網より入力したセルの通過/廃棄を
制御するセル入力制御部とを備え、前記セル入力制御部
は、前記カウンタのカウント値が所定数未満のとき優先
セル及び非優先セルを共に通過させ、前記カウンタのカ
ウント値が前記所定数以上のとき優先セルを通過させ非
優先セルを廃棄するようにしたことを特徴とする。
【0012】
【発明の実施の形態】以下、本発明を図示した実施の形
態に基づき詳細に説明する。図1は本発明に係る輻輳制
御装置の構成の一形態例を示すブロック図である。同図
において、符号1はセル入力制御部であり、網より入力
したセルの通過/廃棄を後述するカウンタのカウント値
に基づいて制御するものである。このセル入力制御部1
のセル出力端は FIFOバッファ2に接続しており、
該バッファ2は所定のセル数を蓄積可能であり、入力し
た順にセルが出力される。
態に基づき詳細に説明する。図1は本発明に係る輻輳制
御装置の構成の一形態例を示すブロック図である。同図
において、符号1はセル入力制御部であり、網より入力
したセルの通過/廃棄を後述するカウンタのカウント値
に基づいて制御するものである。このセル入力制御部1
のセル出力端は FIFOバッファ2に接続しており、
該バッファ2は所定のセル数を蓄積可能であり、入力し
た順にセルが出力される。
【0013】セル出力制御部3はバッファ2の出力セル
を監視しており、出力セルを検出したときトリガを出力
する。カウンタ4はバッファ2内のセル数をカウントす
るものであり、前記セル入力制御部1が入力セルを通過
させたとき出力するトリガによってカウントアップし、
逆に前記セル出力制御部3からのトリガによってカウン
トダウンし、カウント値は前記セル入力制御部1に供給
される。
を監視しており、出力セルを検出したときトリガを出力
する。カウンタ4はバッファ2内のセル数をカウントす
るものであり、前記セル入力制御部1が入力セルを通過
させたとき出力するトリガによってカウントアップし、
逆に前記セル出力制御部3からのトリガによってカウン
トダウンし、カウント値は前記セル入力制御部1に供給
される。
【0014】ここで、バッファ2が蓄積可能なセル数を
150、非優先セルの廃棄スレシュホールドレベルを1
00と設定した場合を例に取り、上記装置の動作につい
て説明する。
150、非優先セルの廃棄スレシュホールドレベルを1
00と設定した場合を例に取り、上記装置の動作につい
て説明する。
【0015】まずバッファ2にセルが100以上蓄積さ
れていない場合、セル入力制御部1は、CLPビットの
状態が優先/非優先に関わらずセルを通過させる。そし
てセルが多数流入して、バッファ2内の蓄積セル数が1
00以上となった場合、セル入力制御部1は入力セルの
CLPビットを監視し、優先ビットの場合はセルを通過
し、非優先ビットの場合はセルを廃棄するようにセルを
制御する。
れていない場合、セル入力制御部1は、CLPビットの
状態が優先/非優先に関わらずセルを通過させる。そし
てセルが多数流入して、バッファ2内の蓄積セル数が1
00以上となった場合、セル入力制御部1は入力セルの
CLPビットを監視し、優先ビットの場合はセルを通過
し、非優先ビットの場合はセルを廃棄するようにセルを
制御する。
【0016】さらに、セルが多数流入してバッファの蓄
積セル数が限界値である150となると、セル入力制御
部1はCLPビットの状態が優先/非優先に関わらずセ
ルを全て廃棄する。
積セル数が限界値である150となると、セル入力制御
部1はCLPビットの状態が優先/非優先に関わらずセ
ルを全て廃棄する。
【0017】上述した構成の輻輳制御装置では、1つの
カウンタを用いるだけでよく、またセル出力制御部では
セルの優先度に基づいて複数のカウンタを制御する必要
がないので構成が簡単化され、全体として簡易な回路で
実現できる。
カウンタを用いるだけでよく、またセル出力制御部では
セルの優先度に基づいて複数のカウンタを制御する必要
がないので構成が簡単化され、全体として簡易な回路で
実現できる。
【0018】また上記形態例では、2段階の優先度(優
先/非優先)に対して説明したが、3段階以上の優先度
に対しても同様の方式が適用可能である。例えばセルに
付される優先度の段階が3段階(第1優先〜第3優先)
の場合には、スレシュホールドレベルを2段階(50及
び100)で設け、セル数が50以上でない場合は全て
のセルを通過させ、50〜100の場合は第1及び第2
優先のセルを通過させ、100以上の場合は第1優先の
セルのみを通過させるように、セル入力制御部にて制御
すればよい。
先/非優先)に対して説明したが、3段階以上の優先度
に対しても同様の方式が適用可能である。例えばセルに
付される優先度の段階が3段階(第1優先〜第3優先)
の場合には、スレシュホールドレベルを2段階(50及
び100)で設け、セル数が50以上でない場合は全て
のセルを通過させ、50〜100の場合は第1及び第2
優先のセルを通過させ、100以上の場合は第1優先の
セルのみを通過させるように、セル入力制御部にて制御
すればよい。
【0019】尚、上記形態例ではATMセルに対する優
先制御について説明したが、ATMセルに限らず、パケ
ット等その他のデータ単位に対する優先制御に対しても
適用可能である。
先制御について説明したが、ATMセルに限らず、パケ
ット等その他のデータ単位に対する優先制御に対しても
適用可能である。
【0020】
【発明の効果】以上説明したように本発明は、セル入力
制御部及びセル出力制御部の構成、制御を簡単化し、1
つのカウンタで構成できるため、装置を小型化する上で
効果を奏する。
制御部及びセル出力制御部の構成、制御を簡単化し、1
つのカウンタで構成できるため、装置を小型化する上で
効果を奏する。
【図1】本発明に係る輻輳制御装置の構成を示すブロッ
ク図。
ク図。
【図2】従来の輻輳制御装置の構成を示すブロック図。
1・・・セル入力制御部 2・・・FIFOバッファ 3・・・セル出力制御部 4、5・・・カウンタ
Claims (1)
- 【請求項1】セルに付された優先/非優先ビットを検出
して輻輳制御を行う輻輳制御装置であって、セルを蓄積
するバッファと、該バッファ内の蓄積セル数をカウント
するカウンタと、該カウンタのカウント値に基づいて網
より入力したセルの通過/廃棄を制御するセル入力制御
部とを備え、 前記セル入力制御部は、前記カウンタのカウント値が所
定数以上のとき優先セルを通過させ非優先セルを廃棄す
ることを特徴とする輻輳制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17519497A JPH118634A (ja) | 1997-06-16 | 1997-06-16 | 輻輳制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17519497A JPH118634A (ja) | 1997-06-16 | 1997-06-16 | 輻輳制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH118634A true JPH118634A (ja) | 1999-01-12 |
Family
ID=15991947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17519497A Pending JPH118634A (ja) | 1997-06-16 | 1997-06-16 | 輻輳制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH118634A (ja) |
-
1997
- 1997-06-16 JP JP17519497A patent/JPH118634A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100229558B1 (ko) | 비동기 전송방식용 저지연 또는 저손실 스위치 | |
US6144636A (en) | Packet switch and congestion notification method | |
US6041038A (en) | Packet switching device and cell transfer control method | |
US4769810A (en) | Packet switching system arranged for congestion control through bandwidth management | |
US6259696B1 (en) | ATM switch and congestion control method | |
US7839797B2 (en) | Event-driven flow control for a very high-speed switching node | |
US4769811A (en) | Packet switching system arranged for congestion control | |
US6473432B1 (en) | Buffer control apparatus and method | |
JPH04257145A (ja) | パケット流量制御方法およびパケット交換システム | |
WO1998026628A1 (en) | Many dimensional congestion detection system and method | |
WO1998026628A9 (en) | Many dimensional congestion detection system and method | |
US20050163139A1 (en) | Method and apparatus for monitoring buffer contents in a data communication system | |
JPH10229408A (ja) | 結合装置 | |
KR100258157B1 (ko) | 가상 회로의 우선 순위 제어 방법 및 그 장치 | |
JP3632229B2 (ja) | Atm交換装置 | |
US6049527A (en) | Cell discard control system for an ATM cell buffer | |
JPH118634A (ja) | 輻輳制御装置 | |
JP2682434B2 (ja) | 出力バッファ型atmスイッチ | |
JP2820098B2 (ja) | バッファ管理システム | |
JPH1188343A (ja) | バンド共用回路 | |
JP3168250B2 (ja) | Atmセルスイッチング装置 | |
JP3646871B2 (ja) | データ中継装置及びデータ中継方法 | |
JPH04369139A (ja) | Atmトラヒック制御方式 | |
JP3152296B2 (ja) | 選択的atmセル廃棄方法及び装置 | |
JP2862709B2 (ja) | Atm網における帯域制御装置及び帯域制御方法 |