JPH1183939A - Evaluation board management system - Google Patents
Evaluation board management systemInfo
- Publication number
- JPH1183939A JPH1183939A JP9248157A JP24815797A JPH1183939A JP H1183939 A JPH1183939 A JP H1183939A JP 9248157 A JP9248157 A JP 9248157A JP 24815797 A JP24815797 A JP 24815797A JP H1183939 A JPH1183939 A JP H1183939A
- Authority
- JP
- Japan
- Prior art keywords
- board
- evaluation board
- evaluation
- burn
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、評価ボードの管理
システムに関し、特に半導体集積回路(LSIチップ)
を取り付けてLSIチップの寿命試験等を行うバーンイ
ン試験等に用いる評価ボードの管理システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an evaluation board management system, and more particularly to a semiconductor integrated circuit (LSI chip).
The present invention relates to a management system for an evaluation board used for a burn-in test or the like for performing a life test or the like of an LSI chip by attaching a chip.
【0002】[0002]
【従来の技術】従来より、試作した半導体デバイスの信
頼性を評価する場合や、量産した半導体デバイスのうち
で初期不良になる可能性のあるものを出荷前に予め除去
する場合には、その半導体デバイスの検査工程におい
て、温度ストレス及び電気ストレスを加えるテストバー
ンインが行われている。2. Description of the Related Art Conventionally, when evaluating the reliability of a prototyped semiconductor device, or when previously removing a mass-produced semiconductor device that may cause an initial failure before shipment, the semiconductor device is required. In a device inspection process, test burn-in for applying a temperature stress and an electric stress is performed.
【0003】このテストバーンインに用いるテストバー
ンイン装置は、一般には、試験対象である半導体デバイ
スを多数実装するボードとしてのバーンインボード(評
価ボード)、温度ストレスを供給する恒温槽、及び電気
ストレスを供給するテストバーンイン装置本体回路とか
ら構成されている。バーンインボードは、恒温槽内に着
脱可能に設けられており、恒温槽の奥側壁面に取り付け
たコネクタを介してテストバーンイン装置本体回路に接
続されている。また、恒温槽には温度制御のために恒温
槽内を循環する雰囲気の温度を検知する温度センサーが
設けられている。A test burn-in apparatus used for the test burn-in generally includes a burn-in board (evaluation board) as a board on which a large number of semiconductor devices to be tested are mounted, a thermostatic bath for supplying a temperature stress, and a supply of an electric stress. And a test burn-in device main body circuit. The burn-in board is detachably provided in the constant temperature bath, and is connected to a test burn-in device main body circuit via a connector attached to a rear side wall surface of the constant temperature bath. Further, the temperature chamber is provided with a temperature sensor for detecting the temperature of an atmosphere circulating in the temperature chamber for temperature control.
【0004】バーンインボードはプリント板よりなるバ
ーンインボード基板に複数個(例えば約50個)のIC
ソケットが実装されている。そして該ICソケットに被
試験ICを装着したバーンインボードを数十枚単位で1
台のバーンイン試験装置の恒温槽内に挿入し、被試験I
Cを作動させた状態で高温試験を行うようになってい
る。A burn-in board is composed of a plurality of (for example, about 50) ICs on a burn-in board substrate made of a printed board.
Sockets are implemented. Then, a burn-in board in which the IC under test is mounted on the IC socket is provided in units of several tens.
I was inserted into the thermostat of the burn-in test equipment
The high-temperature test is performed while C is operated.
【0005】この際、バーンインボードは数十時間にも
及ぶ高温ストレスを何度も繰返し印加される為、ICソ
ケット及びバーンインボード基板の配線、抵抗、コンデ
ンサ等が劣化する。このためバーンインボード自体の機
能検査を所定通電時間(使用時間)毎に定期的に行う必
要がある。上記従来のバーンインボード検査において
は、バーンインボード自体の機能検査を行うタイミング
を管理するために、バーンインボードに識別符号を印刷
し、その識別符号をデータベース管理し、所定時間使用
されたバーンインボードはバーンインボード自体の機能
検査工程に回すように管理されていた。識別符号をバー
コード化して管理する物もあった。At this time, since the burn-in board is repeatedly subjected to high-temperature stress for several tens of hours, the wiring, resistance, capacitor and the like of the IC socket and the burn-in board are deteriorated. For this reason, it is necessary to periodically perform a functional inspection of the burn-in board itself at every predetermined energizing time (use time). In the above-described conventional burn-in board inspection, an identification code is printed on the burn-in board, the identification code is managed in a database, and the burn-in board used for a predetermined time is burn-in in order to control the timing of performing the function inspection of the burn-in board itself. The board was managed so that it could be passed to the function inspection process. In some cases, identification codes were managed by converting them into bar codes.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、1製品
に対して数百〜数千枚有るバーインボードの各々の使用
時間を個別に管理するには多大な工数が必要となり、仕
様実績とは無関係に一定の期間(例えば6カ月)が来た
ら全数検査しているのが現状である。これでは、使用実
績の無いものも検査を実施し、経済的損失を出すし、使
用実績が想定されている時間より長い物については不具
合を発生しながら使用してしまうといった懸念がある。However, it takes a lot of man-hours to individually manage the use time of each of hundreds to thousands of burn-in boards for one product, and it is irrespective of the specification results. At present, 100% inspection is performed after a certain period (for example, 6 months). In this case, there is a concern that an inspection is performed on an item that has not been used, resulting in an economic loss, and an item that is used for a longer time than expected is used while causing a problem.
【0007】本発明は、上記問題を解決し、バーンイン
ボードの使用時間を簡単かつ正確に把握することにより
使用時間に応じた適切なタイミングで検査ができる評価
ボード管理システムを提供する事を目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide an evaluation board management system which solves the above-mentioned problem and can easily and accurately grasp the use time of a burn-in board so that an inspection can be performed at an appropriate timing according to the use time. I do.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するため
の本発明の評価ボード管理システムは、半導体集積回路
を取り外し可能に保持する保持手段と前記保持手段に保
持された前記半導体集積回路を評価するための回路部と
が形成された評価ボードの検査時期等を管理する評価ボ
ード管理システムにおいて、評価ボード上に、評価ボー
ドへの電力通電時間を計数するカウント手段と、カウン
ト手段の計数結果を基にして求められた累積通電時間情
報を保持する不揮発性記憶手段と、を設け、評価ボード
の揮発性記憶手段から累積通電時間情報を読み取るデー
タ読み出し手段と、各評価ボードからの累積通電時間情
報を基に、評価ボードのメンテナンス管理を行う管理手
段とを備える。In order to achieve the above object, an evaluation board management system according to the present invention comprises a holding means for detachably holding a semiconductor integrated circuit and an evaluation method for the semiconductor integrated circuit held by the holding means. In the evaluation board management system which manages the inspection time and the like of the evaluation board formed with the circuit section for performing the operation, the counting means for counting the power supply time to the evaluation board and the counting result of the counting means are provided on the evaluation board. Non-volatile storage means for holding the accumulated energization time information obtained based on the data, data reading means for reading the accumulated energization time information from the volatile storage means of the evaluation board, and accumulated energization time information from each evaluation board And management means for performing maintenance management of the evaluation board based on the
【0009】また本発明の評価ボードは、半導体集積回
路を取り外し可能に保持する保持手段と保持手段に保持
された前記半導体集積回路を評価するための回路部とが
形成された評価ボードにおいて、評価ボード上に評価ボ
ードへの電力の累積通電時間情報を求め保持する累積通
電時間算出手段を備える。この様に評価ボード自体に自
己の通電時間を計数保持する手段を設ける事により評価
ボードの使用時間を簡単かつ正確に把握することが出来
る。An evaluation board according to the present invention is an evaluation board comprising: a holding means for detachably holding a semiconductor integrated circuit; and a circuit unit for evaluating the semiconductor integrated circuit held by the holding means. On the board, there is provided a cumulative power-on time calculating means for obtaining and holding the cumulative power-on time information of the power to the evaluation board. By providing the evaluation board itself with a means for counting and holding its own energizing time, the use time of the evaluation board can be easily and accurately grasped.
【0010】[0010]
【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。図1は本発明の第1の実施の形態のバーン
インボードの構成を示す斜視図である。バーンインボー
ド1はバーンインボード基板2上にICチップを装填す
るICソケット3を複数個備え、このICソケット3は
不図示の配線パターンによってコネクタ4に接続されて
いる。また、バーンインボード基板2上には後述する累
積通電時間を計測する管理チップ6とこれに接続される
LEDインジケータ5が取り付けられている。Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view showing the configuration of the burn-in board according to the first embodiment of the present invention. The burn-in board 1 includes a plurality of IC sockets 3 for mounting IC chips on a burn-in board substrate 2, and the IC sockets 3 are connected to a connector 4 by a wiring pattern (not shown). Further, on the burn-in board 2, a management chip 6 for measuring an accumulated energization time described later and an LED indicator 5 connected thereto are attached.
【0011】このバーンインボード1は、ICソケット
3に被検査用ICチップを装填して、不図示のバーンイ
ン装置の恒温槽の中に保持され、コネクタ4から通電さ
れた状態で例えば48時間程度放置された後、テスト装
置でICチップの機能特性に仕様を満たさない物がない
かチェックされる。被検査用ICチップは1回の検査毎
にICソケット3に装填されて取り替えられるが、バー
ンインボード1自身は何回も繰り返し使用される。する
と、ICソケット3の電極端子表面の汚れや各種回路の
半田部やパターンにストレスがたまり、電気的特性の劣
化するものが出てくる。この様なバーンインボードでは
正確な検査を行う事が出来ないため、バーンインボード
は定期的に検査される。本発明はこの定期検査のタイミ
ングを正確に管理するためのものである。バーンインボ
ードは被検査用ICチップに応じて設計されるため、数
万枚におよぶ事もある。従って定期検査のタイミングを
正確に管理する為にはデータベース等を構築し管理して
いるが、バーンインボードの数が増えるに従ってその管
理も大変に成ってくる。The burn-in board 1 is loaded with an IC chip to be inspected in an IC socket 3 and is held in a thermostat of a burn-in device (not shown). After that, the test device checks whether the functional characteristics of the IC chip do not satisfy the specifications. The IC chip to be inspected is loaded into the IC socket 3 and replaced every time the inspection is performed, but the burn-in board 1 itself is repeatedly used many times. Then, dirt on the surface of the electrode terminals of the IC socket 3 and stress accumulate on solder portions and patterns of various circuits, and some of the electrical characteristics deteriorate. Since an accurate inspection cannot be performed with such a burn-in board, the burn-in board is periodically inspected. The present invention is for accurately managing the timing of this periodic inspection. Since the burn-in board is designed according to the IC chip to be inspected, there may be tens of thousands of burn-in boards. Therefore, a database or the like is constructed and managed in order to accurately manage the timing of the periodic inspection. However, as the number of burn-in boards increases, the management becomes more difficult.
【0012】そこで本発明では、バーンインボード自身
に定期検査のタイミングを判定する機能を持たせてい
る。図3は管理チップ6の詳細な回路ブロックを示す図
である。管理チップ6にはクロック発生回路61、カウ
ンタ62、減算器(又は加算器)63および書き換え可
能な不揮発性のメモリ64とLEDドライバ回路65お
よびコントローラ66を備える。メモリ64には最初に
定期検査を行うべき累積時間が記憶されれる。バーンイ
ンボード1が不図示のバーンイン装置に装着されるとコ
ネクタ4から電力が供給される。するとコントローラ6
6は不揮発性のメモリ64に記憶された累積時間を減算
器63に初期値としてセットする。クロック発生回路6
1は通電期間中は常時クロックを発生させ続ける。尚、
この説明ではクロック発生回路61を管理チップ6内に
持つ様に構成したが、クロックはバーンインボード1の
論理回路用に設けられたクロック発生器から供給しても
良いし、コネクタ4を通じてバーンイン装置から供給し
ても良い。Therefore, in the present invention, the burn-in board itself has a function of determining the timing of the periodic inspection. FIG. 3 is a diagram showing a detailed circuit block of the management chip 6. The management chip 6 includes a clock generation circuit 61, a counter 62, a subtractor (or adder) 63, a rewritable nonvolatile memory 64, an LED driver circuit 65, and a controller 66. The memory 64 stores an accumulated time to perform a periodic inspection first. When the burn-in board 1 is mounted on a burn-in device (not shown), power is supplied from the connector 4. Then the controller 6
6 sets the accumulated time stored in the non-volatile memory 64 to the subtractor 63 as an initial value. Clock generation circuit 6
1 continuously generates a clock during the power supply period. still,
In this description, the clock generation circuit 61 is provided in the management chip 6. However, the clock may be supplied from a clock generator provided for the logic circuit of the burn-in board 1, or may be supplied from the burn-in device through the connector 4. May be supplied.
【0013】カウンタ62はクロック発生回路61から
のクロックをカウントアップしていき例えば約30分に
1回パルスを出力する。このパルスは減算器63に供給
され、これにより減算器63は初期値を1減じ、メモリ
64の内容を書き換える。減算器63の出力はコントロ
ーラ66にも供給され、コントローラ66は減算器63
から供給された値がゼロまたは予め定められた閾値より
も小さい場合にはLEDドライバ回路65を動作させL
EDを点灯させる。バーンインのオペレータはこのLE
Dの点灯を確認したら、そのバーンインボード1を試験
終了後、定期点検用の保管場所に保管する。The counter 62 counts up the clock from the clock generation circuit 61 and outputs a pulse, for example, about once every 30 minutes. This pulse is supplied to the subtractor 63, which subtracts the initial value by one and rewrites the contents of the memory 64. The output of the subtractor 63 is also supplied to the controller 66, and the controller 66
The LED driver circuit 65 is activated when the value supplied from the
Turn on the ED. The burn-in operator uses this LE
When the lighting of D is confirmed, the burn-in board 1 is stored in a storage area for periodic inspection after the test is completed.
【0014】尚、実際のバーンイン装置の恒温槽は試験
中のバーンインボード1をオペレータが視認する事が出
来ない場合があるので、そのような場合は、試験開始前
または終了後に、別途設けられたバーンインボード1に
通電する装置にバーンインボード1を差し込んでLED
の点滅を確認することにより累積時間が規定時間を越え
ていないか確認することができる。また、そのような専
用の読みとり装置を設ける場合には、メモリ64の記憶
データを読み出して表示させるようにしても良い。The burn-in board of the actual burn-in device may not be visible to the operator of the burn-in board 1 under test in some cases. In such a case, it is separately provided before or after the start of the test. Insert the burn-in board 1 into the device that energizes the burn-in board 1
By checking the blinking of, it is possible to check whether the accumulated time has exceeded the specified time. When such a dedicated reading device is provided, the data stored in the memory 64 may be read and displayed.
【0015】尚、本実施の形態では、減算器63を用い
たが、カウンタ62の出力を加算していき、カウンタ6
2の出力とメモリ64から読み出した値とを比較器で比
較し、両者の差が所定値以下になった場合に、LEDを
点灯させる様にしてもよい。本実施の形態では30分毎
にメモリ64の内容を更新する構成しにしているので、
バーンインテスト中に、バーンインボード1が抜かれる
事が有っても最大30分の誤差ですみ、例えば1000
時間の閾値に対し充分な精度である。In this embodiment, the subtracter 63 is used. However, the output of the counter 62 is added to
The output of No. 2 and the value read from the memory 64 may be compared by a comparator, and the LED may be turned on when the difference between the two becomes less than or equal to a predetermined value. In this embodiment, the content of the memory 64 is updated every 30 minutes.
Even if the burn-in board 1 is pulled out during the burn-in test, an error of up to 30 minutes is sufficient, for example, 1000
Sufficient accuracy for time thresholds.
【0016】また、試験終了前または後に、別途設けら
れた装置にバーンインボード1を差し込んでメモリ64
の記憶データを読み出して表示させる場合にはLEDイ
ンジケータ5は不要とすることもできる。本発明の第2
の実施の形態を図面を用いて説明する。図2は本発明の
第2の実施の形態のバーンインボードの構成を示す斜視
図である。バーンインボード1はバーンインボード基板
2上にICチップを装填するICソケット3を複数個備
え、このICソケット3は不図示の配線パターンによっ
てコネクタ4に接続されている。また、バーンインボー
ド基板2上には累積通電時間を計測する管理チップ6と
後述するRF−ID用チップ10とこれに接続されるア
ンテナパターン11が形成されている。Before or after the end of the test, the burn-in board 1 is inserted into a separately provided device and the memory 64 is inserted.
When the stored data is read out and displayed, the LED indicator 5 may be unnecessary. Second embodiment of the present invention
An embodiment will be described with reference to the drawings. FIG. 2 is a perspective view showing a configuration of the burn-in board according to the second embodiment of the present invention. The burn-in board 1 includes a plurality of IC sockets 3 for mounting IC chips on a burn-in board substrate 2, and the IC sockets 3 are connected to a connector 4 by a wiring pattern (not shown). Also, on the burn-in board substrate 2, a management chip 6 for measuring the cumulative energization time, an RF-ID chip 10 described later, and an antenna pattern 11 connected to the chip are formed.
【0017】管理チップ6の動作は前述の第1の実施の
形態とほぼ同じであるが、本実施の形態の管理チップ6
はLED5の点灯は制御しない。LED5の点灯はRF
−ID用チップ10によって制御される。バーンインテ
スト中は管理チップ6によってメモリ64の内容が更新
されていく。本実施の形態では管理チップ6内のメモリ
64の記憶データのチェックは外部の質問機からのRF
−ID用チップ10への送信命令にしたがって行われ
る。バーンインボード1はバーンインボード保管棚等に
保管されるが、このバーンインボード保管棚等の近傍に
後述の質問機のアンテナを配置し、質問機からメモリ6
4の記憶データをポーリングするか、メモリ64の記憶
データが閾値以下に成っているバーンインボードだけL
EDを発光させるように指示する事により、定期点検時
にはバーンインボード保管棚の該当するバーンインボー
ドのLEDだけが発光するので、作業者はLEDが発光
しているバーンインボードだけを抜き取って定期検査に
回す事ができる。Although the operation of the management chip 6 is almost the same as that of the first embodiment, the management chip 6 of this embodiment is different from the first embodiment.
Does not control the lighting of LED5. LED5 lighting is RF
-Controlled by the ID chip 10. During the burn-in test, the contents of the memory 64 are updated by the management chip 6. In this embodiment, the check of the data stored in the memory 64 in the management chip 6 is performed by the RF from the external interrogator.
-It is performed according to a transmission command to the ID chip 10. The burn-in board 1 is stored in a burn-in board storage shelf or the like. An antenna of an interrogator, which will be described later, is arranged near the burn-in board storage shelf or the like.
4 or only the burn-in boards whose storage data is less than the threshold value are
By instructing the ED to emit light, only the LED of the corresponding burn-in board in the burn-in board storage shelf emits light at the time of periodic inspection, so the operator extracts only the burn-in board whose LED is emitting light and sends it to the periodic inspection. Can do things.
【0018】図4はRF−ID用チップ10の構成を示
す図である。送受信コイル31と、送受信コイル31に
並列に接続された同調コンデンサ32と、整流回路33
と、FSK復調を行う復調回路34、内部処理回路3
5、送信用変調回路36、送信用負荷回路37、スイッ
チィングトランジスタ39、電圧レギュレータ回路40
を有する。内部処理回路35は一般的な信号処理回路と
同様に、CPU35a、RAM35b、プログラム等を
記憶したROM35c、電気的に書き換え可能なEEP
ROM35dおよびインタフェース35eを備えてい
る。FIG. 4 is a diagram showing the configuration of the RF-ID chip 10. As shown in FIG. A transmission / reception coil 31, a tuning capacitor 32 connected in parallel to the transmission / reception coil 31,
And a demodulation circuit 34 for performing FSK demodulation and an internal processing circuit 3
5, transmission modulation circuit 36, transmission load circuit 37, switching transistor 39, voltage regulator circuit 40
Having. Like the general signal processing circuit, the internal processing circuit 35 includes a CPU 35a, a RAM 35b, a ROM 35c storing programs and the like, an electrically rewritable EEPROM.
A ROM 35d and an interface 35e are provided.
【0019】インタフェース35eを介して、LEDド
ライバ41が駆動され、LED42が発光する。また、
管理チップ6内のメモリ64はインタフェース35eを
介して(若しくはバス35fを介して)RF−ID用チ
ップ10に接続されている。RF−ID用チップ6の電
力は後述するように外部からの電磁波により供給される
ので、バーンインテスト時にはこの電磁波が供給されず
停止状態にある。従って、管理チップ6内のメモリ64
はバーンインテスト時にはコントローラ66のみの制御
によって動作する。The LED driver 41 is driven via the interface 35e, and the LED 42 emits light. Also,
The memory 64 in the management chip 6 is connected to the RF-ID chip 10 via the interface 35e (or via the bus 35f). Since the power of the RF-ID chip 6 is supplied by an external electromagnetic wave as described later, the electromagnetic wave is not supplied during the burn-in test, and the chip is in a stopped state. Therefore, the memory 64 in the management chip 6
Operates under the control of only the controller 66 during the burn-in test.
【0020】バーンインテスト終了後の定期点検時に
は、質問機からメモリ64の記憶データをポーリングす
るか、メモリ64の記憶データが閾値以下に成っている
バーンインボードだけLEDを発光させるように指示す
る。するとRF−ID用チップ10はメモリ64の記憶
データを読み出し、閾値との比較を行って、閾値以下の
場合には、質問機に対して自己のIDを送信すると共に
LEDドライバ41を駆動しLED42を発光させる。
したがって、バーンインボード保管棚の該当するバーン
インボードのLEDだけが発光するので、作業者はLE
Dが発光しているバーンインボードだけを抜き取って定
期検査に回す事ができる。At the time of the periodic inspection after the burn-in test is completed, the interrogator polls the data stored in the memory 64 or instructs only the burn-in board whose stored data is equal to or less than the threshold value to emit the LED. Then, the RF-ID chip 10 reads the data stored in the memory 64 and compares the read data with a threshold value. To emit light.
Therefore, only the LED of the corresponding burn-in board in the burn-in board storage shelf emits light, and the
Only the burn-in board where D emits light can be extracted and sent for periodic inspection.
【0021】以下図4、図5を用いて、RF−IDの一
般的な構成と動作を説明する。図5はこのRF−ID用
チップ10に対して命令を送る質問機の構成を示す図で
ある。図において、質問機Aは搬送波の基本信号を発生
する発振回路11と、発振回路11からの基本信号をそ
れぞれ異なる分周比で分周して第1、第2の搬送波を発
生する分周回路12、13、と第1、第2の搬送波から
1つの搬送波を選択して出力する選択回路15と、出力
増幅器16、アンテナコイル17、および同調コンデン
サ18を備える。質問機10は更に、送信信号を生成す
る内部処理回路19と、アンテナコイル17で受信した
信号を処理する復調回路20を備える。アンテナコイル
17は図2の構成ではバーンインボード1上に設けられ
たアンテナパターン11に該当する。この図では復調回
路20の入力をアンテナコイル17としたが、アンテナ
コイル17と同心に別途受信コイルを設けてもよい。発
振回路11はたとえば4MHzの基準信号を生成する。
この基準信号は第1、第2の分周回路12、13に供給
され、第1の分周回路12で1/32に分周された信号
(125KHz)と第2の分周回路13で1/34に分
周された信号(117.6470588KHz)が得ら
れる。The general configuration and operation of the RF-ID will be described below with reference to FIGS. FIG. 5 is a diagram showing a configuration of an interrogator for sending a command to the RF-ID chip 10. In the figure, an interrogator A includes an oscillating circuit 11 for generating a basic signal of a carrier, and a frequency dividing circuit for generating a first and a second carrier by dividing the basic signal from the oscillating circuit 11 at different frequency division ratios. 12, a selection circuit 15 for selecting and outputting one carrier from the first and second carriers, an output amplifier 16, an antenna coil 17, and a tuning capacitor 18. The interrogator 10 further includes an internal processing circuit 19 for generating a transmission signal and a demodulation circuit 20 for processing a signal received by the antenna coil 17. The antenna coil 17 corresponds to the antenna pattern 11 provided on the burn-in board 1 in the configuration of FIG. In this figure, the input of the demodulation circuit 20 is the antenna coil 17, but a receiving coil may be separately provided concentrically with the antenna coil 17. The oscillation circuit 11 generates, for example, a 4 MHz reference signal.
This reference signal is supplied to first and second frequency dividing circuits 12 and 13, and the signal (125 KHz) divided by the first frequency dividing circuit 12 to 1/32 and 1/32 by the second frequency dividing circuit 13. A signal (117.6470588 KHz) divided by / 34 is obtained.
【0022】内部処理回路19が論理値”1”のデータ
の送信を指示する場合には選択回路15で第1の分周回
路12の出力を選択して125KHzの信号を出力増幅
器16を介してアンテナコイル17に送る。一方、内部
処理回路19が論理値”0”のデータの送信を指示する
場合には選択回路15で第2の分周回路13の出力を選
択して117.6470588KHzの信号を出力増幅
器16を介してアンテナコイル17に送る。When the internal processing circuit 19 instructs the transmission of the data of the logical value "1", the output of the first frequency dividing circuit 12 is selected by the selecting circuit 15 and the signal of 125 KHz is output via the output amplifier 16. Send to antenna coil 17. On the other hand, when the internal processing circuit 19 instructs the transmission of the data of the logical value “0”, the output of the second frequency dividing circuit 13 is selected by the selecting circuit 15 and the signal of 117.6470588 KHz is transmitted through the output amplifier 16. To the antenna coil 17.
【0023】データ送信後はRF−ID用チップ10へ
の電力送信の為に選択回路15で第1の分周回路12の
出力を選択して125KHzの信号を出力増幅器16を
介してアンテナコイル17に送り続ける。RF−ID用
チップ10の送受信コイル31と同調コンデンサ32か
ら構成される同調回路の同調周波数は、125KHzと
117.6470588KHzの2つの周波数の中心、
即ちルート(125KHz×117.6470588)
=121.2678125KHzに設定されている。従
って、RF−ID用チップ10では論理値”1”を受信
する場合も論理値”0”を受信する場合もほぼ同じ強度
の信号を受信する事が出来る。RF−ID用チップ10
での電力は送受信コイル31と同調コンデンサ32から
構成される同調回路で受信した搬送波を整流回路33の
ダイオード33aおよび平滑コンデンサ33bで直流に
変換して使用している。内部処理回路35で用いる電圧
を更に安定させるために電圧レギュレータ40が設けら
れている。After the data transmission, the output of the first frequency dividing circuit 12 is selected by the selecting circuit 15 for transmitting power to the RF-ID chip 10, and a signal of 125 KHz is transmitted through the output amplifier 16 to the antenna coil 17. Continue to send to. The tuning frequency of the tuning circuit composed of the transmitting / receiving coil 31 and the tuning capacitor 32 of the RF-ID chip 10 is the center of two frequencies of 125 KHz and 117.6470588 KHz,
That is, the root (125 KHz × 117.6470588)
= 121.2678125 KHz. Therefore, the RF-ID chip 10 can receive a signal of almost the same strength both when receiving the logical value “1” and when receiving the logical value “0”. RF-ID chip 10
Is used by converting a carrier wave received by a tuning circuit composed of a transmitting and receiving coil 31 and a tuning capacitor 32 into a direct current by a diode 33a and a smoothing capacitor 33b of a rectifier circuit 33. A voltage regulator 40 is provided to further stabilize the voltage used in the internal processing circuit 35.
【0024】RF−ID用チップ10から質問機Aへデ
ータ送信を行う場合には、内部処理回路35の内部のC
PUで発生したデータがインタフェース35eを介して
変調回路36に伝えられ、変調回路の出力に応じてスイ
ッチィングトランジスタ39をオン・オフ動作させる。
すると送受信コイル31に流れる電流が変化し、送受信
コイル31とアンテナコイル17間の電磁結合の強さが
変化する。質問機Aの復調回路20はアンテナコイル1
7の両端に発生する電圧の変化、具体的には第1の分周
回路14から出力される125KHzの信号の振幅変化
を検出してRF−ID用チップ10からのデータを復調
する。実際にはバンドパスフィルタで、第1の分周回路
14から出力される125KHzの信号のサブバンドの
振幅および位相の変化をとらえて復調動作を行う。When data is transmitted from the RF-ID chip 10 to the interrogator A, the internal C
The data generated by the PU is transmitted to the modulation circuit 36 via the interface 35e, and the switching transistor 39 is turned on / off according to the output of the modulation circuit.
Then, the current flowing through the transmitting / receiving coil 31 changes, and the strength of the electromagnetic coupling between the transmitting / receiving coil 31 and the antenna coil 17 changes. The demodulation circuit 20 of the interrogator A has the antenna coil 1
7, a demodulation of the data from the RF-ID chip 10 is detected by detecting a change in the voltage generated at both ends of the signal 7, specifically, a change in the amplitude of the 125 KHz signal output from the first frequency dividing circuit 14. Actually, the demodulation operation is performed by a band-pass filter by detecting the change in the amplitude and phase of the sub-band of the 125 KHz signal output from the first frequency divider 14.
【0025】次に本発明の第3の実施の形態を図面を用
いて説明する。図6に示す実施の形態は図4のRF−I
D用チップ10と管理チップ6を一つにまとめ、RF−
ID用チップ10内のCPUを用いて累積通電時間の管
理を行うものである。RF−ID用チップ10内にはC
PU35a、クロック発生回路35gおよび不揮発性の
メモリ35dが用意されているので、管理チップ6内の
カウンタ62および減算器63をCPU35aの機能で
置き換えれば管理チップ6の動作は全てRF−ID用チ
ップ10に置き換える事ができる。ROM35cに予め
クロック発生回路35gのクロックを基に動作開始時か
ら30分毎に割り込みを発生させ、EEPROM35d
に記憶された累積通電時間データを30分だけ減少させ
るようにプログラムを記憶しておくだけでよい。Next, a third embodiment of the present invention will be described with reference to the drawings. The embodiment shown in FIG. 6 is the RF-I of FIG.
D chip 10 and management chip 6 are integrated into one
The CPU controls the accumulated energization time using the CPU in the ID chip 10. C in RF-ID chip 10
Since the PU 35a, the clock generation circuit 35g, and the non-volatile memory 35d are provided, if the counter 62 and the subtractor 63 in the management chip 6 are replaced by the function of the CPU 35a, the operation of the management chip 6 is all performed by the RF-ID chip 10. Can be replaced by An interrupt is generated in the ROM 35c every 30 minutes from the start of operation based on the clock of the clock generation circuit 35g in advance, and the EEPROM 35d
It is only necessary to store the program so that the accumulated energization time data stored in the program is reduced by 30 minutes.
【0026】しかしながら、先述のようにRF−ID用
チップ10の電力は後述するように外部からの電磁波に
より供給されるので、バーンインテスト時にはこの電磁
波が供給されず停止状態にある。したがって、バーンイ
ンテスト時にもRF−ID用チップ6を活性化するため
に、電圧レギュレータ回路40の入力をダイオード41
aを介してバーンインボード1上の電源ラインに接続す
るように構成されている。バーンインテスト中はバーン
インボード1のコネクタ4を介してバーンイン装置から
直接電力がRF−ID用チップ10に供給される。However, as described above, since the power of the RF-ID chip 10 is supplied by an external electromagnetic wave as described later, the electromagnetic wave is not supplied during the burn-in test, and the chip is stopped. Therefore, in order to activate the RF-ID chip 6 also during the burn-in test, the input of the voltage regulator circuit 40 is connected to the diode 41.
It is configured to be connected to a power supply line on the burn-in board 1 via a. During the burn-in test, power is directly supplied from the burn-in device to the RF-ID chip 10 via the connector 4 of the burn-in board 1.
【0027】この第3の実施の形態によれば管理チップ
6の機能をRF−ID用チップ10で置き換えることが
できるので回路を簡単にする事が出来る。尚、当然の事
ながらバーンイン試験中に管理チップ6及びRF−ID
チップ10自身も恒温槽の中で加熱され続けるので、管
理チップ6及びRF−IDチップ10自身も劣化する。
従って、図1、図2では管理チップ6及びRF−IDチ
ップ10およびLED5をバーンインボード基板2に直
接固定するように記載しているが、実際にはこれらも、
ソケットをバーンインボード基板2に固定して、このソ
ケットを介してチップを差し替え可能にする。バーンイ
ンボード1の検査時に管理チップ6及びRF−IDチッ
プ10自身の機能検査を行い、不良の発見されたチップ
は新しい管理チップ6またはRF−IDチップ10と交
換される。この時RF−IDチップ10内のROM35
cにテストプログラムを格納しておき検査を行う様にし
ても良い。According to the third embodiment, since the function of the management chip 6 can be replaced by the RF-ID chip 10, the circuit can be simplified. Note that the management chip 6 and the RF-ID
Since the chip 10 itself is also continuously heated in the thermostat, the management chip 6 and the RF-ID chip 10 themselves also deteriorate.
Therefore, in FIG. 1 and FIG. 2, the management chip 6, the RF-ID chip 10, and the LED 5 are described as being directly fixed to the burn-in board substrate 2.
The socket is fixed to the burn-in board substrate 2, and the chip can be replaced through the socket. When the burn-in board 1 is inspected, a functional test is performed on the management chip 6 and the RF-ID chip 10, and a chip in which a defect is found is replaced with a new management chip 6 or an RF-ID chip 10. At this time, the ROM 35 in the RF-ID chip 10
A test program may be stored in c to perform the inspection.
【0028】以上の説明では、評価ボードを例にして本
発明を説明してきたが、本発明は、評価ボードに限らず
他にも応用できる。例えば、一般のプリント基板上に累
積通電時間を記憶する手段を設けることにより、そのプ
リント基板のメンテナンス時に累積通電時間をチェック
したり、プリント基板が装着された機器の定期メンテナ
ンス時に、累積通電時間をチェックしたりLEDの発光
を確認することによりプリント基板の取り替え時期を正
確に知ることが出来る。In the above description, the present invention has been described by taking an evaluation board as an example. However, the present invention is not limited to the evaluation board but can be applied to other applications. For example, by providing a means for storing the accumulated energizing time on a general printed circuit board, the accumulated energizing time can be checked at the time of maintenance of the printed circuit board, or the accumulated energizing time can be measured at the time of regular maintenance of the device on which the printed board is mounted. By checking or confirming the light emission of the LED, it is possible to know exactly when to replace the printed circuit board.
【0029】[0029]
【発明の効果】このように本発明によればバーンインボ
ードの使用時間を簡単かつ正確に把握できる評価ボード
管理システムを提供するができる。As described above, according to the present invention, it is possible to provide an evaluation board management system that can easily and accurately grasp the use time of a burn-in board.
【図1】本発明の第1の実施の形態のバーンインボード
を示す斜視図である。FIG. 1 is a perspective view showing a burn-in board according to a first embodiment of the present invention.
【図2】本発明の第2の実施の形態のバーンインボード
を示す斜視図である。FIG. 2 is a perspective view showing a burn-in board according to a second embodiment of the present invention.
【図3】管理チップ6の回路構成を示すブロック図であ
る。FIG. 3 is a block diagram showing a circuit configuration of a management chip 6.
【図4】本発明の第2の実施の形態のRF−ID用チッ
プ10を示すブロック図である。FIG. 4 is a block diagram showing an RF-ID chip 10 according to a second embodiment of the present invention.
【図5】本発明の第2の実施の形態の質問機を示すブロ
ック図である。FIG. 5 is a block diagram showing an interrogator according to a second embodiment of the present invention.
【図6】本発明の第3の実施の形態のRF−ID用チッ
プ10を示すブロック図である。FIG. 6 is a block diagram showing an RF-ID chip 10 according to a third embodiment of the present invention.
1 バーンインボード 3 ICソケット 4 コネクタ 5 LED 6 管理チップ 10 RF−IDチップ 61 クロック発生回路 62 カウンタ 63 減算器 64 不揮発性メモリ 65 LEDドライバ A 質問機 DESCRIPTION OF SYMBOLS 1 Burn-in board 3 IC socket 4 Connector 5 LED 6 Management chip 10 RF-ID chip 61 Clock generation circuit 62 Counter 63 Subtractor 64 Nonvolatile memory 65 LED driver A Interrogator
Claims (7)
る保持手段と前記保持手段に保持された前記半導体集積
回路を評価するための回路部とが形成された評価ボード
の検査時期等を管理する評価ボード管理システムにおい
て、 前記評価ボード上に 前記評価ボードへの電力通電時間を計数するカウント手
段と、 前記カウント手段の計数結果を基にして求められた累積
通電時間情報を保持する不揮発性記憶手段と、を設け、 前記評価ボードの前記不揮発性記憶手段から前記累積通
電時間情報を読み取るデータ読み出し手段と、 前記各評価ボードからの累積通電時間情報を基に、前記
評価ボードのメンテナンス管理を行う管理手段と、を備
えた事を特徴とする評価ボード管理システム。An evaluation for managing an inspection timing of an evaluation board on which a holding unit for detachably holding a semiconductor integrated circuit and a circuit unit for evaluating the semiconductor integrated circuit held by the holding unit are formed. In the board management system, on the evaluation board, a counting unit that counts a power supply time to the evaluation board, and a non-volatile storage unit that holds accumulated power supply time information obtained based on a count result of the counting unit. Data reading means for reading the cumulative energizing time information from the nonvolatile storage means of the evaluation board; and managing means for performing maintenance management of the evaluation board based on the cumulative energizing time information from each of the evaluation boards. And an evaluation board management system characterized by having:
前記累積通電時間情報を電磁波にて送信する送信手段を
設け、 前記データ読み出し手段は前記送信手段からの電磁波を
受信する受信手段を有する事を特徴とする評価ボード管
理システム。2. The apparatus according to claim 1, further comprising: transmitting means for transmitting the cumulative energization time information by electromagnetic waves on the evaluation board; and wherein the data reading means includes receiving means for receiving electromagnetic waves from the transmitting means. An evaluation board management system characterized by the following.
る保持手段と前記保持手段に保持された前記半導体集積
回路を評価するための回路部とが形成された評価ボード
の検査時期等を管理する評価ボード管理システムにおい
て、 前記評価ボード上にアンテナコイルと、 前記評価ボードへの電力通電時間を計数するカウント手
段と、 前記カウント手段の計数結果を基にして求められた累積
通電時間情報を保持する不揮発性記憶手段と、 前記不揮発性記憶手段の記憶情報を前記アンテナコイル
を介して送信する送信手段とを設け、 アンテナコイルからの送信データを受信する受信手段
と、 各評価ボードからの累積通電時間情報を基に、前記評価
ボードのメンテナンス管理を行う管理手段と、を備えた
事を特徴とする評価ボード管理システム。3. An evaluation for managing a test time and the like of an evaluation board on which a holding means for detachably holding a semiconductor integrated circuit and a circuit unit for evaluating the semiconductor integrated circuit held by the holding means are formed. In the board management system, an antenna coil on the evaluation board, a counting unit that counts a power supply time to the evaluation board, and a non-volatile memory that stores accumulated conduction time information obtained based on a count result of the counting unit Storage means, transmission means for transmitting the storage information of the non-volatile storage means via the antenna coil, reception means for receiving transmission data from the antenna coil, and cumulative energization time information from each evaluation board A management means for performing maintenance management of the evaluation board based on the evaluation board management system.
る保持手段と前記保持手段に保持された前記半導体集積
回路を評価するための回路部とが形成された評価ボード
において、 前記評価ボード上に、 前記評価ボードへの電力の累積通電時間情報を求め保持
する累積通電時間算出手段を設けた事を特徴とする評価
ボード。4. An evaluation board on which a holding unit for detachably holding a semiconductor integrated circuit and a circuit unit for evaluating the semiconductor integrated circuit held by the holding unit are formed. An evaluation board provided with a cumulative power-on time calculating means for obtaining and holding cumulative power-on time information of electric power to the evaluation board.
前記累積通電時間情報を電磁波にて送信する送信手段を
設けた事を特徴とする評価ボード。5. The evaluation board according to claim 4, wherein transmission means for transmitting the cumulative energization time information by electromagnetic waves is provided on the evaluation board.
前記累積通電時間情報が所定値を越えた場合に発光する
表示手段を設けた事を特徴とする評価ボード。6. The evaluation board according to claim 4, wherein display means is provided on the evaluation board for emitting light when the cumulative energization time information exceeds a predetermined value.
記保持手段に保持された前記半導体集積回路を動作させ
るための回路部とが形成された回路基板ボードにおい
て、 前記回路基板ボード上に、 前記回路基板ボードへの電力の累積通電時間情報を求め
保持する累積通電時間算出手段を設けた事を特徴とする
回路基板ボード。7. A circuit board board on which a holding means for holding a semiconductor integrated circuit and a circuit section for operating the semiconductor integrated circuit held by the holding means are formed. A circuit board board provided with a cumulative power-on time calculating means for obtaining and holding the cumulative power-on time information of power to the circuit board board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9248157A JPH1183939A (en) | 1997-09-12 | 1997-09-12 | Evaluation board management system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9248157A JPH1183939A (en) | 1997-09-12 | 1997-09-12 | Evaluation board management system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1183939A true JPH1183939A (en) | 1999-03-26 |
Family
ID=17174078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9248157A Withdrawn JPH1183939A (en) | 1997-09-12 | 1997-09-12 | Evaluation board management system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1183939A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305435A (en) * | 2001-04-05 | 2002-10-18 | Nec Corp | Semiconductor device |
JP2003024269A (en) * | 2001-07-12 | 2003-01-28 | Olympus Optical Co Ltd | Medical equipment |
JP2004109037A (en) * | 2002-09-20 | 2004-04-08 | Fuji Xerox Co Ltd | Failure diagnosis method and its system, and circuit board |
US7701237B2 (en) | 2007-08-31 | 2010-04-20 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, method of testing semiconductor integrated circuit device, and probe card used for burn-in stress and D/S tests |
-
1997
- 1997-09-12 JP JP9248157A patent/JPH1183939A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305435A (en) * | 2001-04-05 | 2002-10-18 | Nec Corp | Semiconductor device |
JP2003024269A (en) * | 2001-07-12 | 2003-01-28 | Olympus Optical Co Ltd | Medical equipment |
JP2004109037A (en) * | 2002-09-20 | 2004-04-08 | Fuji Xerox Co Ltd | Failure diagnosis method and its system, and circuit board |
US7701237B2 (en) | 2007-08-31 | 2010-04-20 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, method of testing semiconductor integrated circuit device, and probe card used for burn-in stress and D/S tests |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107797050B (en) | Method for positioning abnormal power-on time sequence state of server mainboard | |
US7208955B2 (en) | Power relay or switch contact tester | |
CN111880079B (en) | Chip test monitoring method and server | |
CN107807323B (en) | Circuit board health condition monitoring method, detection device and detection system | |
US20170067961A1 (en) | Method and Apparatus for Detection of Counterfeit, Defective or Damaged Devices | |
US20160330865A1 (en) | Methodology for electronic equipment to self-identify submersion in mineral oil | |
CN112285538B (en) | Chip testing method and system | |
JP4306966B2 (en) | Test equipment for testing modules against data carriers for contactless communication | |
JPH1183939A (en) | Evaluation board management system | |
US9377505B2 (en) | Board test system and method | |
JP2006242736A (en) | Noncontact print circuit board inspection system | |
JP3755012B2 (en) | Device test system and method, and measurement card | |
JP2010223647A (en) | Inspection apparatus and inspection method for electrical connection condition | |
JP3326756B2 (en) | Apparatus for detecting abnormal parts of electronic equipment board and probe used for the same | |
JPH10160800A (en) | Diagnostic information-generation device and method therefor | |
JP2005136023A (en) | Component-mounting method and component mounter | |
KR20060025033A (en) | Method and system for testing by using automatic control program | |
JP2001056354A (en) | Method for detecting contact failure due to fine short- circuiting on conductive conductor | |
CN211785927U (en) | Test system of circuit landmark PCB | |
US9624887B2 (en) | Maintenance system for an injector | |
JP2000048132A (en) | Method for testing ic card, and device therefor | |
KR100271104B1 (en) | Tester of semiconductor logic circuit substrate | |
US20080150548A1 (en) | Test cartridge with internal generation of the test signals | |
CN106897182B (en) | Measure jig | |
JP2003110300A (en) | Printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |