JPH117858A - インターロックスイッチ回路 - Google Patents
インターロックスイッチ回路Info
- Publication number
- JPH117858A JPH117858A JP9175283A JP17528397A JPH117858A JP H117858 A JPH117858 A JP H117858A JP 9175283 A JP9175283 A JP 9175283A JP 17528397 A JP17528397 A JP 17528397A JP H117858 A JPH117858 A JP H117858A
- Authority
- JP
- Japan
- Prior art keywords
- interlock switch
- turned
- switch
- fet
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
- Keying Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 事務用機器等におけるインターロックスイッ
チの突入電流、チャタリング等による劣化を防ぐ。 【解決手段】 インターロックスイッチＳＷ1及び制御
スイッチＳＷ2と、ＦＥＴ（又はパワートランジスタ）
２とを有し、インターロックスイッチＳＷ1をオンして
ＦＥＴ又２に大電流を流す準備をし、制御スイッチＳＷ
2をオンしてＦＥＴ２をオンする。制御用スイッチＳＷ2
をインターロックスイッチＳＷ1より遅くオンし、早く
オフすることにより、インターロックスイッチＳＷ1の
オン又はオフ時に、ＦＥＴ２（負荷３）に電流が流れて
いないようにする。
チの突入電流、チャタリング等による劣化を防ぐ。 【解決手段】 インターロックスイッチＳＷ1及び制御
スイッチＳＷ2と、ＦＥＴ（又はパワートランジスタ）
２とを有し、インターロックスイッチＳＷ1をオンして
ＦＥＴ又２に大電流を流す準備をし、制御スイッチＳＷ
2をオンしてＦＥＴ２をオンする。制御用スイッチＳＷ2
をインターロックスイッチＳＷ1より遅くオンし、早く
オフすることにより、インターロックスイッチＳＷ1の
オン又はオフ時に、ＦＥＴ２（負荷３）に電流が流れて
いないようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、インターロックス
イッチ回路、より詳細には、ファクシミリ、複写機等の
事務機における電源電圧をインターロックスイッチで切
断するのに好適なインターロックスイッチ回路に関す
る。
イッチ回路、より詳細には、ファクシミリ、複写機等の
事務機における電源電圧をインターロックスイッチで切
断するのに好適なインターロックスイッチ回路に関す
る。
【０００２】
【従来の技術】ファクミシリ、コピー機等の事務機は安
全規格上、入力駆動用の電源電圧をインターロックスイ
ッチで切る必要がある。インターロックスイッチは機械
的な入力接点であり、オン，オフするときチャタリング
が生じ、オン，オフが必要以上に発生している。
全規格上、入力駆動用の電源電圧をインターロックスイ
ッチで切る必要がある。インターロックスイッチは機械
的な入力接点であり、オン，オフするときチャタリング
が生じ、オン，オフが必要以上に発生している。
【０００３】機械内部には各部品から発生するガスが充
満しており、特に、シリコンガス等は接点の開閉時Ｓｉ
Ｏ2となってスイッチ表面に付着し接触不良を起す。接
点に電流が流れていない時にスイッチをオン，オフして
もＳｉＯ2は発生せず、スイッチは劣化はしないが、通
常は、電流が流れているときにオン，オフされるため、
突入電流及び火花発生がチャタリング回数だけくり返さ
れ劣化を加速する。また、電流が大きいほどＳｉＯ2の
発生が大きくなり不利になる。
満しており、特に、シリコンガス等は接点の開閉時Ｓｉ
Ｏ2となってスイッチ表面に付着し接触不良を起す。接
点に電流が流れていない時にスイッチをオン，オフして
もＳｉＯ2は発生せず、スイッチは劣化はしないが、通
常は、電流が流れているときにオン，オフされるため、
突入電流及び火花発生がチャタリング回数だけくり返さ
れ劣化を加速する。また、電流が大きいほどＳｉＯ2の
発生が大きくなり不利になる。
【０００４】
【発明が解決しようとする課題】本発明は、上述のごと
き実情に鑑みてなされたもので、特に、事務用機器等に
おけるインターロックスイッチの劣化を防ぐことを目的
としてなされたものである。
き実情に鑑みてなされたもので、特に、事務用機器等に
おけるインターロックスイッチの劣化を防ぐことを目的
としてなされたものである。
【０００５】
【課題を解決するための手段】請求項１の発明は、イン
ターロックスイッチ及び制御スイッチと、ＦＥＴ又はパ
ワートランジスタとを有し、前記インターロックスイッ
チをオンして前記ＦＥＴ又はパワートランジスタに大電
流を流し、前記制御スイッチをオンして前記ＦＥＴ又は
パワートランジスタをオフするインターロックスイッチ
回路において、前記制御用スイッチは前記インターロッ
クスイッチより遅くオンし、早くオフすることを特徴と
するものである。
ターロックスイッチ及び制御スイッチと、ＦＥＴ又はパ
ワートランジスタとを有し、前記インターロックスイッ
チをオンして前記ＦＥＴ又はパワートランジスタに大電
流を流し、前記制御スイッチをオンして前記ＦＥＴ又は
パワートランジスタをオフするインターロックスイッチ
回路において、前記制御用スイッチは前記インターロッ
クスイッチより遅くオンし、早くオフすることを特徴と
するものである。
【０００６】請求項２の発明は、インターロックスイッ
チと、ＦＥＴ又はパワートランジスタと、前記インター
ロックスイッチがオンした時に電圧が徐々に上昇する時
定数回路と、オフした時に前記時定数回路の電圧が低下
するのを検出する電圧検出回路と、前記インターロック
スイッチをオンした時に前記時定数回路の電圧が徐々に
上昇して前記インターロックスイッチのオンに遅れて前
記ＦＥＴ又はパワートランジスタをオンし、前記インタ
ーロックスイッチをオフした時に前記電圧検出回路で該
インターロックスイッチのオフを検出して前記ＦＥＴ又
はパワートランジスタの制御電流をオフとすることを特
徴とするものである。
チと、ＦＥＴ又はパワートランジスタと、前記インター
ロックスイッチがオンした時に電圧が徐々に上昇する時
定数回路と、オフした時に前記時定数回路の電圧が低下
するのを検出する電圧検出回路と、前記インターロック
スイッチをオンした時に前記時定数回路の電圧が徐々に
上昇して前記インターロックスイッチのオンに遅れて前
記ＦＥＴ又はパワートランジスタをオンし、前記インタ
ーロックスイッチをオフした時に前記電圧検出回路で該
インターロックスイッチのオフを検出して前記ＦＥＴ又
はパワートランジスタの制御電流をオフとすることを特
徴とするものである。
【０００７】請求項３の発明は、インターロックスイッ
チと、ＦＥＴ又はパワートランジスタと、前記インター
ロックスイッチのオフ時の電圧とオン時の電圧を検出す
る電圧検出回路とを有し、前記インターロックスイッチ
のオンに遅れて前記ＦＥＴ又はパワートランジスタをオ
ンし、前記インターロックスイッチのオフを検出して前
記ＦＥＴ又はパワートランジスタの制御電流をオフにす
ることを特徴とするものである。
チと、ＦＥＴ又はパワートランジスタと、前記インター
ロックスイッチのオフ時の電圧とオン時の電圧を検出す
る電圧検出回路とを有し、前記インターロックスイッチ
のオンに遅れて前記ＦＥＴ又はパワートランジスタをオ
ンし、前記インターロックスイッチのオフを検出して前
記ＦＥＴ又はパワートランジスタの制御電流をオフにす
ることを特徴とするものである。
【０００８】
（請求項１の発明）図１は、請求項１に記載のインター
ロックスイッチ回路の一実施例を説明するための図で、
図中、１は電源、２はＦＥＴ又はパワートランジスタ、
３は負荷、４はファクシミリ，複写機等のＯＡ機器のカ
バー（ドア）、ＳＷ1はインターロックスイッチ、ＳＷ2
は制御スイッチで、周知のように、ＯＡ機器において
は、ユーザーが機械内部をさわるときに開けるカバー
（ドア）４等にインターロックスイッチＳＷ1を機械的
（入力的）にオン，オフするしかけが組み込まれてい
る。
ロックスイッチ回路の一実施例を説明するための図で、
図中、１は電源、２はＦＥＴ又はパワートランジスタ、
３は負荷、４はファクシミリ，複写機等のＯＡ機器のカ
バー（ドア）、ＳＷ1はインターロックスイッチ、ＳＷ2
は制御スイッチで、周知のように、ＯＡ機器において
は、ユーザーが機械内部をさわるときに開けるカバー
（ドア）４等にインターロックスイッチＳＷ1を機械的
（入力的）にオン，オフするしかけが組み込まれてい
る。
【０００９】図２（ａ）は、従来のインターロックスイ
ッチの動作説明をするための図で、従来は、単に、イン
ターロックスイッチＳＷ1をオン（ＯＮ），オフ（ＯＦ
Ｆ）するだけの構成であったため、図２（ａ）に示すよ
うに、インターロックスイッチＳＷ1をオンした時
（Ｔ1）及びオフした時（Ｔ2）に、突入電流にチャタリ
ング発生したり、火花が発生し、インターロックスイッ
チＳＷ1が劣化する。
ッチの動作説明をするための図で、従来は、単に、イン
ターロックスイッチＳＷ1をオン（ＯＮ），オフ（ＯＦ
Ｆ）するだけの構成であったため、図２（ａ）に示すよ
うに、インターロックスイッチＳＷ1をオンした時
（Ｔ1）及びオフした時（Ｔ2）に、突入電流にチャタリ
ング発生したり、火花が発生し、インターロックスイッ
チＳＷ1が劣化する。
【００１０】図２（ｂ）は、本発明によるインターロッ
ク回路の動作説明をするための図で、本発明において
は、図１に示したように、インターロックスイッチＳＷ
1と負荷３との間に、ＦＥＴ又はパワートランジスタ２
が接続されるとともに、該ＦＥＴ又はパワートランジス
タ２のオン、オフを制御する制御スイッチＳＷ2が設け
らけており、インターロックスイッチＳＷ1をオンする
時は、該インターロックスイッチＳＷ1がオン（Ｔ1）し
てから、該制御スイッチＳＷ2がオン（Ｔ2）し、インタ
ーロックスイッチＳＷ1をオフする時は、制御スイッチ
ＳＷ2をオフ（Ｔ3）してからインターロックスイッチＳ
Ｗ1をオフ（Ｔ4）するようにしている。従って、インタ
ーロックスイッチＳＷ1がオン（Ｔ1）、オフ（Ｔ4）す
る時は、制御スイッチＳＷ2によってＦＥＴ又はパワー
トランジスタ２がオフとなっているので、該インターロ
ックスイッチＳＷ1に前述のごときチャタリング電源が
流れたり火花が発生するようなことはなく、該インター
ロックスイッチＳＷ1が劣化するようなことはない。
ク回路の動作説明をするための図で、本発明において
は、図１に示したように、インターロックスイッチＳＷ
1と負荷３との間に、ＦＥＴ又はパワートランジスタ２
が接続されるとともに、該ＦＥＴ又はパワートランジス
タ２のオン、オフを制御する制御スイッチＳＷ2が設け
らけており、インターロックスイッチＳＷ1をオンする
時は、該インターロックスイッチＳＷ1がオン（Ｔ1）し
てから、該制御スイッチＳＷ2がオン（Ｔ2）し、インタ
ーロックスイッチＳＷ1をオフする時は、制御スイッチ
ＳＷ2をオフ（Ｔ3）してからインターロックスイッチＳ
Ｗ1をオフ（Ｔ4）するようにしている。従って、インタ
ーロックスイッチＳＷ1がオン（Ｔ1）、オフ（Ｔ4）す
る時は、制御スイッチＳＷ2によってＦＥＴ又はパワー
トランジスタ２がオフとなっているので、該インターロ
ックスイッチＳＷ1に前述のごときチャタリング電源が
流れたり火花が発生するようなことはなく、該インター
ロックスイッチＳＷ1が劣化するようなことはない。
【００１１】すなわち、本発明においては、カバー４を
閉じると、インターロックスイッチＳＷ1が入り、やや
遅れて制御スイッチＳＷ2が入る。インターロックスイ
ッチＳＷ1が入っただけではＦＥＴ又はパワートランジ
スタ２はオンしていないため負荷抵抗が大きく、突入電
流は非常に小さく問題にならない。次に、インターロッ
クスイッチＳＷ1のチャタリングが収束するころ制御ス
イッチＳＷ2がオンし、ＦＥＴ又はパワートランジスタ
２に電流を流す。カバー４を開く時は、まず、制御スイ
ッチＳＷ2がオフし、ＦＥＴ又はパワートランジスタ２
がオフし、やや遅れてインターロックスイッチＳＷ1が
オフするが、そのときにはＦＥＴ又はパワートランジス
タ２がオフして負荷抵抗が大きくなっており、チャタリ
ングしても突入電流を小さく押えることができる。
閉じると、インターロックスイッチＳＷ1が入り、やや
遅れて制御スイッチＳＷ2が入る。インターロックスイ
ッチＳＷ1が入っただけではＦＥＴ又はパワートランジ
スタ２はオンしていないため負荷抵抗が大きく、突入電
流は非常に小さく問題にならない。次に、インターロッ
クスイッチＳＷ1のチャタリングが収束するころ制御ス
イッチＳＷ2がオンし、ＦＥＴ又はパワートランジスタ
２に電流を流す。カバー４を開く時は、まず、制御スイ
ッチＳＷ2がオフし、ＦＥＴ又はパワートランジスタ２
がオフし、やや遅れてインターロックスイッチＳＷ1が
オフするが、そのときにはＦＥＴ又はパワートランジス
タ２がオフして負荷抵抗が大きくなっており、チャタリ
ングしても突入電流を小さく押えることができる。
【００１２】（請求項２の発明）図３は、請求項２の発
明の実施例を説明するための図で、この発明は、図１に
示した制御スイッチを無くし、ＦＥＴ又はパワートラン
ジスタ２をオンするトランジスタＴ2及びインターロッ
クスイッチＳＷ1の出力電圧を分圧する抵抗Ｒ1、遅延用
コンデンサＣ1を追加したものである。図４は、図３に
示した実施例の動作説明をするための波形図で、図４
（ｂ）に示すように、インターロックスイッチＳＷ1を
オンすると、抵抗Ｒ1，コンデンサＣ1を通してコンデン
サＣ1が徐々に充電されるが、この時、コンデンサＣ1は
まだ十分に充電されておらず、トランジスタＴｒがオフ
で、従って、ＦＥＴ（又はパワートランジスタ）２がオ
フで、インターロックスイッチＳＷ1にチャタリングが
発生しても、この充電期間中はＦＥＴ（又はパワートラ
ンジスタ）２がオンせず、従って、このチャタリング期
間中は、ＦＥＴ（又はパワートランジスタ）２に電流が
流れず、インターロックスイッチＳＷ1が劣化する心配
はない。コンデンサＣ1の充電電圧がある値になると、
図２（ａ）に示すように、トランジスタＴｒがオンし、
ＦＥＴ（又はパワートランジスタ）２に大きな電流が流
れるが、この時は、インターロックスイッチＳＷ1のチ
ャタリングは既に収まっているので、チャタリングによ
るスイッチの劣化は生じない。
明の実施例を説明するための図で、この発明は、図１に
示した制御スイッチを無くし、ＦＥＴ又はパワートラン
ジスタ２をオンするトランジスタＴ2及びインターロッ
クスイッチＳＷ1の出力電圧を分圧する抵抗Ｒ1、遅延用
コンデンサＣ1を追加したものである。図４は、図３に
示した実施例の動作説明をするための波形図で、図４
（ｂ）に示すように、インターロックスイッチＳＷ1を
オンすると、抵抗Ｒ1，コンデンサＣ1を通してコンデン
サＣ1が徐々に充電されるが、この時、コンデンサＣ1は
まだ十分に充電されておらず、トランジスタＴｒがオフ
で、従って、ＦＥＴ（又はパワートランジスタ）２がオ
フで、インターロックスイッチＳＷ1にチャタリングが
発生しても、この充電期間中はＦＥＴ（又はパワートラ
ンジスタ）２がオンせず、従って、このチャタリング期
間中は、ＦＥＴ（又はパワートランジスタ）２に電流が
流れず、インターロックスイッチＳＷ1が劣化する心配
はない。コンデンサＣ1の充電電圧がある値になると、
図２（ａ）に示すように、トランジスタＴｒがオンし、
ＦＥＴ（又はパワートランジスタ）２に大きな電流が流
れるが、この時は、インターロックスイッチＳＷ1のチ
ャタリングは既に収まっているので、チャタリングによ
るスイッチの劣化は生じない。
【００１３】次に、インターロックスイッチＳＷ1をオ
フすると（図４（ｂ））、該インターロックスイッチＳ
Ｗ1にチャタリングが生じるが、この時、同時に、コン
デンサＣ1の充電電圧が放電し始め、該コンデンサＣ1の
充電がある程度まで下がると、電圧検出器５が働き、ダ
イオードＤを通してコンデンサＣ1の充電電圧を放電
し、トランジスタＴｒをオフし、従って、ＦＥＴ（又は
パワートランジスタ）２をオフする。ＦＥＴ２がオフし
た後は、チャタリングでインターロックスイッチＳＷ1
がオンしても、コンデンサＣ1が充電されるまではＦＥ
Ｔ２はオンされない。また、検出電圧以内にチャタリン
が発生しても、インターロックスイッチＳＷ1の両端電
位差は小さく、突入電流を小さく押えることができる。
フすると（図４（ｂ））、該インターロックスイッチＳ
Ｗ1にチャタリングが生じるが、この時、同時に、コン
デンサＣ1の充電電圧が放電し始め、該コンデンサＣ1の
充電がある程度まで下がると、電圧検出器５が働き、ダ
イオードＤを通してコンデンサＣ1の充電電圧を放電
し、トランジスタＴｒをオフし、従って、ＦＥＴ（又は
パワートランジスタ）２をオフする。ＦＥＴ２がオフし
た後は、チャタリングでインターロックスイッチＳＷ1
がオンしても、コンデンサＣ1が充電されるまではＦＥ
Ｔ２はオンされない。また、検出電圧以内にチャタリン
が発生しても、インターロックスイッチＳＷ1の両端電
位差は小さく、突入電流を小さく押えることができる。
【００１４】（請求項３の発明）図５は、請求項３の発
明の実施例を説明するための電気回路図で、この実施例
は、図示するように、インターロックスイッチＳＷ1の
両端電圧を比較する電圧比較回路６を設け、この電圧比
較回路６の出力でトランジスタＴｒをオフするようにし
たものである。
明の実施例を説明するための電気回路図で、この実施例
は、図示するように、インターロックスイッチＳＷ1の
両端電圧を比較する電圧比較回路６を設け、この電圧比
較回路６の出力でトランジスタＴｒをオフするようにし
たものである。
【００１５】図６は、図５に示した電気回路の動作説明
をするための波形図で、インターロックスイッチＳＷ1
をオンした当初、コンデンサＣ1は充電されておらず、
従って、トランジスタＴｒはオフで、ＦＥＴ（又はパワ
ートランジスタ）２もオフであり、この状態で、インタ
ーロックスイッチＳＷ1がチャタリングを起こしても、
インターロックスイッチＳＷ1には電流が流れないの
で、図３に示した実施例と同様、該インターロックスイ
ッチＳＷ1が劣化する心配はない。抵抗Ｒ1とコンデンサ
Ｃ1の時定数回路は、図３に示した実施例と同様、コン
デンサＣ1はインターロックスイッチＳＷ1のチャタリン
グが収まるころ、トランジスタＴｒをオンするよう設定
されており、チャタリングが収まった後に、ＦＥＴ（又
はパワートランジスタ）２をオンする。
をするための波形図で、インターロックスイッチＳＷ1
をオンした当初、コンデンサＣ1は充電されておらず、
従って、トランジスタＴｒはオフで、ＦＥＴ（又はパワ
ートランジスタ）２もオフであり、この状態で、インタ
ーロックスイッチＳＷ1がチャタリングを起こしても、
インターロックスイッチＳＷ1には電流が流れないの
で、図３に示した実施例と同様、該インターロックスイ
ッチＳＷ1が劣化する心配はない。抵抗Ｒ1とコンデンサ
Ｃ1の時定数回路は、図３に示した実施例と同様、コン
デンサＣ1はインターロックスイッチＳＷ1のチャタリン
グが収まるころ、トランジスタＴｒをオンするよう設定
されており、チャタリングが収まった後に、ＦＥＴ（又
はパワートランジスタ）２をオンする。
【００１６】図６は、図５に示した電気回路の動作説明
をするための波形図で、図６（ａ）は、ＦＥＴ２がオン
期間中に、急激な負荷電流の上昇があった場合のＡ点と
Ｂ点の波形を示す図で、この場合、負荷電流が変化して
も、電圧比較回路６の両入力電圧は等しく、従って、該
電圧比較回路６は作動しない。図６（ｂ）は、インター
ロックスイッチＳＷ1をオフした時の電圧波形図で、こ
の時、インターロックスイッチＳＷ1をオフしてもＡ点
の電圧は変化しないが、Ｂ点の電圧はコンデンサＣ1を
通して放電し始め、電圧比較回路６は、このＢ点の電圧
が一定レベルより下がったことを検出し、コンデンサＣ
1の充電電圧をタイオードＤを通して直ちに放電し、ト
ランジスタＴｒをオフし、ＦＥＴ２もオフする。斯様に
して、インターロックスイッチＳＷ1の両端電位差の小
さいうちにＦＥＴ２をオフすることができ、その後に続
くチャタリングによる突入電流を小さく押えることがで
きる。
をするための波形図で、図６（ａ）は、ＦＥＴ２がオン
期間中に、急激な負荷電流の上昇があった場合のＡ点と
Ｂ点の波形を示す図で、この場合、負荷電流が変化して
も、電圧比較回路６の両入力電圧は等しく、従って、該
電圧比較回路６は作動しない。図６（ｂ）は、インター
ロックスイッチＳＷ1をオフした時の電圧波形図で、こ
の時、インターロックスイッチＳＷ1をオフしてもＡ点
の電圧は変化しないが、Ｂ点の電圧はコンデンサＣ1を
通して放電し始め、電圧比較回路６は、このＢ点の電圧
が一定レベルより下がったことを検出し、コンデンサＣ
1の充電電圧をタイオードＤを通して直ちに放電し、ト
ランジスタＴｒをオフし、ＦＥＴ２もオフする。斯様に
して、インターロックスイッチＳＷ1の両端電位差の小
さいうちにＦＥＴ２をオフすることができ、その後に続
くチャタリングによる突入電流を小さく押えることがで
きる。
【００１７】
【発明の効果】請求項１の発明によると、インターロッ
クスイッチが閉じ終った状態（チャタリングが収まった
状態）で、ＦＥＴをオンし、大電流を流すようにしたの
で、接点オン時又はチャタリング時に突入大電流によっ
て生じる接点劣化を防ぐことができる。また、制御スイ
ッチによりＦＥＴがオフした後、インターロックスイッ
チを開くようにしたので、接点オフ時のチャタリングに
よる突入大電流を防ぎ接点劣化を防ぐことができる。
クスイッチが閉じ終った状態（チャタリングが収まった
状態）で、ＦＥＴをオンし、大電流を流すようにしたの
で、接点オン時又はチャタリング時に突入大電流によっ
て生じる接点劣化を防ぐことができる。また、制御スイ
ッチによりＦＥＴがオフした後、インターロックスイッ
チを開くようにしたので、接点オフ時のチャタリングに
よる突入大電流を防ぎ接点劣化を防ぐことができる。
【００１８】請求項１の発明のように、２個のスイッチ
でオン，オフの時間差を作るのは、スイッチの位置出し
が微妙で困難であり、できたとしてもバラツキが大きく
不安定である。請求項２の発明は、電気回路で時間差を
作るようにしたので、微妙な機械的な調整が入らず、安
定して動作でき、信頼性を向上させることができる。
でオン，オフの時間差を作るのは、スイッチの位置出し
が微妙で困難であり、できたとしてもバラツキが大きく
不安定である。請求項２の発明は、電気回路で時間差を
作るようにしたので、微妙な機械的な調整が入らず、安
定して動作でき、信頼性を向上させることができる。
【００１９】請求項２の発明のように、インターロック
スイッチの出力端のみで電圧監視を行うようにすると、
急激な負荷変化等でスイッチオン状態にもかかわらず電
圧降下が発生し、誤検出する恐れがある。請求項３の発
明は、スイッチの両端電圧を比較することにより、確実
にスイッチがオン，オフしたことを検出して動作するの
で、信頼性を更に向上させることができる。
スイッチの出力端のみで電圧監視を行うようにすると、
急激な負荷変化等でスイッチオン状態にもかかわらず電
圧降下が発生し、誤検出する恐れがある。請求項３の発
明は、スイッチの両端電圧を比較することにより、確実
にスイッチがオン，オフしたことを検出して動作するの
で、信頼性を更に向上させることができる。
【図１】 請求項１の発明の実施例を説明するための電
気回路図である。
気回路図である。
【図２】 従来技術及び請求項１の発明の動作説明をす
るための波形図である。
るための波形図である。
【図３】 請求項２の発明の実施例を説明するための電
気回路図である。
気回路図である。
【図４】 請求項２の発明の動作説明をするための波形
図である。
図である。
【図５】 請求項３の発明の実施例を説明するための電
気回路図である。
気回路図である。
【図６】 請求項３の発明の動作説明をするための波形
図である。
図である。
１…電源、２…ＦＥＴ（又はパワートランジスタ）、３
…負荷、４…カバー（又はドア）、５…電圧検出器、６
…電圧比較回路、ＳＷ1…インターロックスイッチ、Ｓ
Ｗ2…制御スイッチ。
…負荷、４…カバー（又はドア）、５…電圧検出器、６
…電圧比較回路、ＳＷ1…インターロックスイッチ、Ｓ
Ｗ2…制御スイッチ。
Claims (3)
- 【請求項１】 インターロックスイッチ及び制御スイッ
チと、ＦＥＴ又はパワートランジスタとを有し、前記イ
ンターロックスイッチをオンして前記ＦＥＴ又はパワー
トランジスタに電流を流し、前記制御スイッチをオンし
て前記ＦＥＴ又はパワートランジスタをオフするインタ
ーロックスイッチ回路において、前記制御用スイッチは
前記インターロックスイッチより遅くオンし、早くオフ
することを特徴とするインターロックスイッチ回路。 - 【請求項２】 インターロックスイッチと、ＦＥＴ又は
パワートランジスタと、前記インターロックスイッチが
オンした時に電圧が徐々に上昇する時定数回路と、オフ
した時に前記時定数回路の電圧が低下するのを検出する
電圧検出回路とを有し、前記インターロックスイッチを
オンした時に前記時定数回路の電圧が徐々に上昇して前
記インターロックスイッチのオンに遅れて前記ＦＥＴ又
はパワートランジスタをオンし、前記インターロックス
イッチをオフした時に前記電圧検出回路で該インターロ
ックスイッチのオフを検出して前記ＦＥＴ又はパワート
ランジスタの制御電流をオフとすることを特徴とするイ
ンターロックスイッチ回路。 - 【請求項３】 インターロックスイッチと、ＦＥＴ又は
パワートランジスタと、前記インターロックスイッチの
オフ時の電圧とオン時の電圧を検出する電圧検出回路と
を有し、前記インターロックスイッチのオンに遅れて前
記ＦＥＴ又はパワートランジスタをオンし、前記インタ
ーロックスイッチのオフを検出して前記ＦＥＴ又はパワ
ートランジスタの制御電流をオフにすることを特徴とす
るインターロックスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9175283A JPH117858A (ja) | 1997-06-16 | 1997-06-16 | インターロックスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9175283A JPH117858A (ja) | 1997-06-16 | 1997-06-16 | インターロックスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH117858A true JPH117858A (ja) | 1999-01-12 |
Family
ID=15993425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9175283A Pending JPH117858A (ja) | 1997-06-16 | 1997-06-16 | インターロックスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH117858A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040207A (ja) * | 2008-07-31 | 2010-02-18 | Panasonic Electric Works Co Ltd | 直流開閉器 |
| JP2012020573A (ja) * | 2010-06-18 | 2012-02-02 | Canon Inc | 電子機器および画像形成装置 |
| JP2015061456A (ja) * | 2013-09-20 | 2015-03-30 | 日本無線株式会社 | 電源回路 |
| CN108919728A (zh) * | 2018-08-23 | 2018-11-30 | 深圳和而泰智能控制股份有限公司 | 一种控制电路 |
| JP2019126920A (ja) * | 2018-01-22 | 2019-08-01 | 東芝テック株式会社 | 処理端末及びプログラム |
-
1997
- 1997-06-16 JP JP9175283A patent/JPH117858A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040207A (ja) * | 2008-07-31 | 2010-02-18 | Panasonic Electric Works Co Ltd | 直流開閉器 |
| JP2012020573A (ja) * | 2010-06-18 | 2012-02-02 | Canon Inc | 電子機器および画像形成装置 |
| JP2015061456A (ja) * | 2013-09-20 | 2015-03-30 | 日本無線株式会社 | 電源回路 |
| JP2019126920A (ja) * | 2018-01-22 | 2019-08-01 | 東芝テック株式会社 | 処理端末及びプログラム |
| CN108919728A (zh) * | 2018-08-23 | 2018-11-30 | 深圳和而泰智能控制股份有限公司 | 一种控制电路 |
| CN108919728B (zh) * | 2018-08-23 | 2023-09-26 | 深圳和而泰智能控制股份有限公司 | 一种控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8054605B2 (en) | Power supply controller | |
| JP4221572B2 (ja) | 過電流検出回路及び電池ユニット | |
| JP2000056843A (ja) | 基準電圧生成回路 | |
| EP0454597A1 (fr) | Circuit de commande de grille par impulsion avec securité de court-circuit | |
| KR930022417A (ko) | 단락 보호 회로 | |
| US20030126519A1 (en) | Method and apparatus for controlling an electronic control | |
| JPH06303728A (ja) | 電池の過電流保護回路 | |
| JPH117858A (ja) | インターロックスイッチ回路 | |
| US7516337B2 (en) | Apparatus for supplying power to controller | |
| JPH10290531A (ja) | 電池パック及び電池パックの充電器 | |
| JP2001216878A (ja) | スイッチ状態監視回路及びスイッチ | |
| JPH08203563A (ja) | 電池の充電方法 | |
| WO2019155890A1 (ja) | 給電制御装置、給電制御方法及びコンピュータプログラム | |
| JP3278487B2 (ja) | 充電式電源装置 | |
| JP2005137060A (ja) | 突入電流防止装置およびそれを用いる画像形成装置 | |
| KR0138451B1 (ko) | 하이브리드 릴레이 | |
| JP2001145271A (ja) | 二次電池の保護方法及び保護回路 | |
| JPH10143259A (ja) | 突入電流防止回路 | |
| KR100538535B1 (ko) | 모터 구동회로 | |
| US5545930A (en) | Generated-voltage regulator for automobile ensuring correct key switch on-state determination | |
| JP2000161526A (ja) | アクチュエータ駆動装置 | |
| JPH08275373A (ja) | 過電流保護装置 | |
| JP2508757B2 (ja) | モ―タ駆動回路 | |
| JP2002158573A (ja) | 負荷駆動装置及び負荷回路の駆動方法 | |
| JPH09215340A (ja) | インバータ用回路 |