JPH117734A - 同期保護装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 外乱などによる偽シンクの発生によって同
期を乱されることがないようにする。 【解決手段】所定のレートで入力されるシリアルデータ
から論理抜き取りクロックを抽出後、データフレーム単
位にエンコードされている同期信号を検出してフレーム
同期信号をとる際に、フレーム同期カウンタのジャスト
ポイントで同期が検出された時は同期検出または保護用
ウィンドウの後半をマスクする。正規の同期がとれた後
に外乱などの影響で発生される偽シンクは、同期検出用
のウィンドウを通ることができないので、偽シンクによ
って同期が乱されることがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えばコンパク
ト・ディスク（ＣＤ）などのディジタルオーディオ・デ
ィスクのフレーム同期信号の検出および保護回路に関す
る。

【０００２】

【従来の技術】例えばコンパクトディスクのような、デ
ジタルオーディオディスクの再生信号は、フレーム同期
信号によって区切られるフレーム構造となっている。ま
た、この再生信号はＥＦＭ（Eight to Fourteen Modula
tion）変調されており、復調するためには、フレーム同
期信号を基準として、フレーム内の個々のデータを区別
する必要があり、同期信号の検出回路が設けられる。

【０００３】ディスクからの再生信号には、ディスクの
傷などにより、フレーム同期信号が欠落したり、フレー
ム同期信号に類似する信号が含まれたりするので、この
問題に対処するために、フレーム同期信号の保護回路が
必要とされる。

【０００４】この種の同期信号の検出及び保護回路とし
ては、例えば、本出願人の特開平８−８３４７１号公報
に記載されているように、再生同期信号が誤りであるこ
とが検出されたときは、内挿同期信号を出力すると共に
再生同期信号をも出力するようにしたものが知られてい
る。

【０００５】まず、図１を参照して従来の同期信号の検
出及び保護回路の一例およびこれが適用されるデジタル
オーディオディスク再生装置の一例について説明する。
図１において、１はデジタルオーディオディスクであっ
て、このディスク１に対向する光ピックアップ２からの
再生ＲＦ信号が、増幅器３を通じて、ＰＬＬで構成され
るクロック抽出回路４に供給される。

【０００６】図２に示すように、光ピックアップ２から
の再生ＲＦ信号の各フレームには、先頭に１１Ｔ／１１
Ｔ／２Ｔの２４チャンネルビットのフレーム同期信号が
設けられ、１シンボルすなわち１４チャネルビットのサ
ブコードがこれに続く。この後にそれぞれが１４チャネ
ルビットの１２シンボルのデータと、それぞれが１４チ
ャネルビットの４シンボルのパリティの組が２組続き、
１フレームを構成する。シンボルとシンボルとの間には
結合のための３ビットが設けられる。したがって、１フ
レームは、５８８チャンネルビットとなる。このような
フレーム構造およびシンボルとチャネルビットとの関係
は、この分野で周知であり、たとえば「コンパクトディ
スク読本（改訂３版）」中島平太郎、小川博司著、株式
会社オーム社、1996年発行、に詳しく記載されている。

【０００７】フレーム先頭の同期パターンは、記録に用
いられる最大ピット長Ｔmax（基本単位Ｔの１１倍）が
２つ連続するパターンとして１１Ｔ／１１Ｔ／２Ｔが用
いられる。すなわち、１がコンパクト・ディスク（Ｃ
Ｄ）またはミニディスク（ＭＤ）のピット領域の反転を
示すとして、同期パターンは、１００００００００００
１００００００００００１０、が用いられる。

【０００８】再び図１を参照すると、クロック抽出回路
４からの再生ＲＦ信号とチャネルクロックとがフレーム
同期検出及び保護回路５に供給され、この回路５からの
出力がＥＦＭ復調回路６に供給されて、１シンボル１４
チャネルビットが８ビットに戻され復号回路７に供給さ
れる。復号回路７では、クロスインタリーブ・リード・
ソロモン符号によるエラー訂正符号が復号されると共
に、メモリ８を用いて、再生データがデ・インタリーブ
される。復号回路７からの再生音声データは、データ補
間回路９に供給され、訂正できなかったエラーデータに
ついて、前値ホールド、平均値補間などの処理がなされ
る。データ補間回路９の出力は、１対のＤ−Ａ変換器１
０Ｌ、１０Ｌにおいて、アナログ音声信号に戻され、そ
れぞれ低域フィルタ（図示せず）を通じて、出力端子１
２Ｌ、１２Ｒに出力される。

【０００９】フレーム同期検出及び保護回路５の出力が
サブコード復調回路１３に供給されて、ここで復調され
たサブコードがシステム制御回路１４に供給される。こ
の制御回路１４には、操作部１５および表示部１６が接
続されている。ディスク１を回転させるモータ１７は、
スピンドルサーボ回路１８によって、線速度一定（Cons
tant Linear Velocity）でディスク１を駆動するように
制御される。また、光ピックアップ２と関連して、送り
サーボ回路１９、トラッキングサーボ回路２０ａおよび
フォーカス回路２０ｂが設けられる。上述のようなフレ
ーム同期検出及び保護回路５は、例えば、図３に示すよ
うに構成される。

【００１０】図３を参照すると、ＰＬＬ（Phase Locked
Loop）で構成されるクロック抽出回路４から転送され
たＥＦＭ信号とチャネルクロックＰＬＣＫは反転検出器
２１に入れられ、ＥＦＭ信号のエッジが検出されてデー
タストリームが形成される。このデータストリームは、
２４ビットのシフトレジスタ２２に送られ、ここでパラ
レルデータ列に変換されてＥＦＭフレーム同期パターン
（１１Ｔ／１１Ｔ／２Ｔ）検出器２３に送られる。また
反転検出器２１からは１シンボルすなわち１４チャネル
ビット単位でデータストリームがＥＦＭ復調回路３０に
送られ、８ビットのデータに復調される。

【００１１】フレーム同期パターン検出器２３で同期パ
ターンが検出されると、検出器２３の出力ＳＹＮＣ＿Ｄ
ＥＴがハイになる。また、チャネルクロックＰＬＣＫは
フレーム同期カウンタ２４のクロックへ供給され、同カ
ウンタは588進（１フレームは５８８チャネルビット）
で巡回する。図４に示すように、デコーダ２５ａ、２５
ｂ、２５ｃはカウンタの出力をコードする。デコーダ２
５ａは、カウンタ出力が５６１（カウンタはゼロからカ
ウントするので、１からのカウントに直すとカウンタ出
力５６１はカウント５６２に相当する。）になるごとに
パルス信号を出し、デコーダ２５ｂは、カウンタ出力が
２５に達するごとにパルス信号を出し、デコーダ２５ｃ
は、カウンタ出力が５８７に達するごとにパルス信号を
出す。このカウンタ出力５８７とＥＦＭフレーム同期検
出信号ＳＹＮＣ＿ＤＥＴが同時に発生している状態がフ
レーム同期がとれている状態である。

【００１２】カウンタ出力”２５”および”５６１”
は、ＲＳフリップフロップ２６に供給されプラスマイナ
ス２６クロック期間の間開くウィンドウ信号を生成す
る。フレーム同期がとれている状態では、このウィンド
ウがハイの時のＳＹＮＣ＿ＤＥＴだけが有効な同期信号
としてＡＮＤ回路２７を通り出力される。同期状態で
は、カウンタ出力５８７の出力タイミングと一致してＳ
ＹＮＣ＿ＤＥＴが得られるとき、ＡＮＤ回路２９がＧＯ
ＯＤ＿ＳＹＮＣ信号を同期保護カウンタ２８に送る。何
フレームか連続してＧＯＯＤ＿ＳＹＮＣ信号が得られな
いときは、同期保護カウンタがオーバーフローして同期
はずれ状態を示すＧＴＯＰ信号をＡＮＤ回路２７ｂに送
り、ウィンドウとは関係なくＳＹＮＣ＿ＤＥＴ信号が同
期信号となる。こうすることにより、同期はずれを生じ
たときにも同期信号の欠落を回避し、関連する回路への
影響を小さくすることができる。

【００１３】

【発明が解決しようとする課題】この従来の方式では、
カウンタ出力”２５”および”５６１”のタイミングか
らプラスマイナス２６クロックの間開くウィンドウ信号
を生成しているため、同期状態においてこの間に検出さ
れた同期パターンはすべて同期と認められる。したがっ
て、再生中の装置の振動などによる外乱やメディア上の
欠陥、あるいはエンコード時の不具合などにより間違っ
た同期パターンがウィンドウ内で検出された時は、これ
に基づいて同期信号が発生されるため、フレーム同期が
はずれる可能性がある。

【００１４】図５に示すように本来の同期位置に対しウ
ィンドウの前半に偽シンクが検出された時は、一旦誤同
期した後に本来の同期パターンで直ちに再同期がかかる
ため、結果的にフレーム同期はずれは発生せず、ダメー
ジは少ない。しかし、図６に示すようにウィンドウの後
半に偽シンクが生じたときは、この間違った同期パター
ンで再同期がかかるため、そのフレームデータストリー
ム全体にわたってビットスリップが生ずる。このダメー
ジが後段のエラー訂正能力を超えたときはデコード不能
となる。

【００１５】したがって、この発明の目的は、同期保護
装置の信頼性を向上させることにある。

【００１６】

【課題を解決するための手段】この発明の解決課題は、
所定のレートで入力されるシリアルデータから論理抜き
取りクロックを抽出後、データフレーム単位にエンコー
ドされている同期信号を検出してフレーム同期信号をと
る際に、フレーム同期カウンタのジャストポイントで同
期が検出された時は同期検出または保護用ウィンドウの
後半をマスクすることによって、解決される。

【００１７】

【発明の実施の形態】図７を参照してこの発明の実施の
形態を説明する。図３の従来の装置の構成要素と同じ構
成要素には同じ参照番号をつけてある。図７を参照する
と、クロック抽出回路から転送されたＥＦＭ信号が反転
検出器 ２１に入れられ、チャネルクロックＰＬＣＫに
基づいてＥＦＭ信号のエッジが検出される。こうして形
成されるデータストリームは２４ビットのシフトレジス
タ２２でパラレルデータ列に変換されて、フレーム同期
パターン（１１Ｔ／１１Ｔ／２Ｔ）検出器２３に送られ
る。シフトレジスタ２２は、前述のように１シンボル１
４ビット単位でデータストリームをＥＦＭ復調回路３０
に送り、ここで１シンボル１４ビットが８ビットのデー
タに復調される。

【００１８】フレーム同期検出器２３は、シフトレジス
タ２２から送られてくる２４ビットのデータストリーム
と前述したフレーム先頭の同期パターン、１０００００
０００００１００００００００００１０との一致を検出
し、これが検出されると、出力ＳＹＮＣ＿ＤＥＴをハイ
にする。また、チャネルクロックＰＬＣＫはフレーム同
期カウンタ２４のクロックに供給され、同カウンタは５
８８進で巡回する。すなわち、フレーム同期カウンタ２
４は、１フレームのチャネルビット数で巡回する。

【００１９】図７および図８を参照すると、デコーダ２
５ａ、２５ｂ、２５ｃはフレーム同期カウンタ２４の出
力をデコードする。デコーダ２５ａがカウンタ２４の出
力が５６１になるごとにフリップフロップ２６のセット
入力Ｓにパルス信号を送る。これによりフリップフロッ
プ２６の出力ウィンドウが立ち上がり、ＯＲ論理回路２
７ａを介してＡＮＤ回路２７ｂに加えられ、ＡＮＤ回路
２７ｂを開く。デコーダ２５ｂは、カウンタ出力が”２
５”に達するごとにＯＲ回路３２を介してフリップフロ
ップ２６のリセット入力Ｒにパルス信号を送る。カウン
タ２４の出力が２５になる時点でフリップフロップ２６
がセット状態にあれば、カウンタ２４のカウント”２
５”の出力によってフリップフロップ２６がリセットさ
れる。すなわち、カウント”２５”の出力発生時点でウ
ィンドウが開かれていれば、カウント”２５”によって
ウィンドウは閉じられる。

【００２０】デコーダ２５ｃは、カウントが”５８７”
に達するごと、すなわち図２に示した１フレーム５８８
チャネルビットを一巡するごとにパルス信号をＡＮＤ回
路２９およびＮＯＲ回路３１に送る。ＡＮＤ回路２９の
他方の入力はＡＮＤ回路２７ｂの出力である同期信号で
ある。ＡＮＤ回路２９の２つの入力が満足される状態、
すなわちカウンタ出力５８７と同期信号ＳＹＮＣが同時
に発生している状態がフレーム同期がとれている状態で
ある。このとき、ＡＮＤ回路２９は、同期良好を示すＧ
ＯＯＤ＿ＳＹＮＣ信号を出す。

【００２１】フレーム同期がとれている状態では、この
ウィンドウがハイの時のＳＹＮＣＤＥＴだけが有効な同
期信号としてＡＮＤ回路２７ｂを通り出力される。同期
状態では、カウント”５８７”の出力タイミングと一致
してＳＹＮＣ＿ＤＥＴが得られるとき、ＡＮＤ回路２９
は、同期がとれていることを示すＧＯＯＤ＿ＳＹＮＣ信
号を同期保護カウンタ８に送る。前述したように、たと
えば３フレームのように所定数のフレームの間、連続し
てＧＯＯＤ＿ＳＹＮＣ信号が得られないときは、同期保
護カウンタ８がオーバーフローして同期はずれ状態を示
すＧＴＯＰ信号をＯＲ回路２７ａを介してＡＮＤ回路２
７に送る。したがって、ＡＮＤ回路２７ｂは、フレーム
同期カウンタ２４のカウントに基づくウィンドウとは関
係なく開かれ、フレーム同期検出回路２３からの同期検
出信号ＳＹＮＣ＿ＤＥＴがＡＮＤ回路２７ｂを通って同
期信号ＳＹＮＣとなる。こうすることにより、同期はず
れを生じたときにも同期信号の欠落を回避し、関連する
回路への影響を小さくすることができる。

【００２２】ＡＮＤ回路２９からのＧＯＯＤ＿ＳＹＮＣ
信号は、ＯＲ回路３２を介してＲＳフリップフロップ２
６のリセット入力に入れられ、フリップフロップ２６を
リセットする。こうして、図８に示すように、フレーム
同期カウンタのジャストポイントで同期が検出されたと
きは、同期検出・保護用のウィンドウの後半がマスクさ
れる、すなわち、ウィンドウの後半が閉じられる。した
がって、本来のウィンドウの後半に、外乱などの原因に
よって検出回路２３が図８に示すような偽シンクを発生
しても、この信号はＡＮＤ回路２７ｂを通ることができ
ない。こうして、偽シンクの発生によって誤った同期が
とられ、装置の正規の同期を乱すことが防止される。

【００２３】フレーム同期カウンタ２４の同期クリア入
力端子にはＮＯＲ回路３１からの信号の反転が入れられ
る。ＮＯＲ回路３１の入力には、ＡＮＤ回路２７ｂから
のＳＹＮＣ信号および”５８７”カウントをデコードす
るデコーダ２５ｃの出力が入力される。ＮＯＲ回路３１
の反転はＯＲになり、したがって、フレーム同期カウン
タ２４は、ＳＹＮＣ信号または”５８７”信号のどちら
によってもクリアされる。”５８７”によるクリアは、
５８８進カウンタを巡回させるためのもので、ＳＹＮＣ
によるクリアは、カウンタのカウントをフレームに同期
させるためのものである。

【００２４】以上、この発明の実施の形態を図７の具体
例を用いて説明したが、この発明はこの具体例に限定さ
れるものではない。

【００２５】

【発明の効果】この発明によると、正規の同期が検出さ
れた後に外乱などの影響で発生されることのある偽シン
クは、同期検出・保護用のウィンドウを通ることができ
ないから、偽シンクによって同期が乱されることがな
い。こうして、同期保護装置の信頼性が向上する。

【図面の簡単な説明】

【図１】従来のコンパクトディスク装置の全体的構成を
示すブロック図。

【図２】ＣＤの信号フォーマットを示す図。

【図３】従来の同期保護装置のブロック図。

【図４】従来の同期保護装置における同期状態のタイミ
ングを示す図。

【図５】従来の同期保護装置においてウィンドウの前半
に偽シンクがあったときのタイミングを示す図。

【図６】従来の同期保護装置においてウィンドウの後半
に偽シンクがあったときのタイミングを示す図。

【図７】この発明の実施例の同期保護装置のブロック
図。

【図８】この発明の実施例の同期保護装置におけるウィ
ンドウのタイミングを示す図。

【符号の説明】

２１ 反転検出器 ２２ ２４
ビットシフトレジスタ ２３ フレーム同期検出器 ２４ フレ
ーム同期カウンタ ２５ａ、２５ｂ、２５ｃ デコーダ ２６ フリ
ップフロップ ２７ｂ ＡＮＤ回路 ２８ 同期
保護カウンタ ２９ ＡＮＤ回路 ３２ ＯＲ
回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】所定のレートで入力されるシリアルデータ
   から論理抜き取りクロックを抽出する手段と、データフ
   レーム単位にエンコードされている同期信号を検出して
   フレーム同期信号をとる際に、フレーム同期カウンタの
   ジャストポイントで同期が検出された時に同期検出また
   は保護用ウィンドウの後半をマスクする手段とを備え、
   同期はずれをなくするようにした同期保護装置。
2. 【請求項２】所定のレートで入力されるシリアルデータ
   から論理抜き取りクロックを抽出後、データフレーム単
   位にエンコードされている同期信号を検出してフレーム
   同期信号をとる際に、フレーム同期カウンタのジャスト
   ポイントで同期が検出された時に同期検出または保護用
   ウィンドウの後半をマスクすることで、同期はずれをな
   くすることを特徴とする同期保護方法。