JPH117503A - カード型通信装置及びカード型通信装置へのデータ転送方法 - Google Patents
カード型通信装置及びカード型通信装置へのデータ転送方法Info
- Publication number
- JPH117503A JPH117503A JP9159470A JP15947097A JPH117503A JP H117503 A JPH117503 A JP H117503A JP 9159470 A JP9159470 A JP 9159470A JP 15947097 A JP15947097 A JP 15947097A JP H117503 A JPH117503 A JP H117503A
- Authority
- JP
- Japan
- Prior art keywords
- card
- gate
- cpu
- communication device
- type communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 本発明は、不揮発性メモリその他の記憶装置
を不要にし、大規模な新機能追加によるプログラムの増
加等にも対応でき、且つパフォーマンスの低下を防止す
ることができるカード型通信装置及びカード型通信装置
へのデータ転送方法を提供する。 【解決手段】 カード型通信装置200は、周辺回路1
0、電源検出回路12、制御回路14、ゲート(他のゲ
ート)11、ゲート(一のゲート)16、信号線13、
15、17、19、論理反転回路18とから概略構成さ
れている。
を不要にし、大規模な新機能追加によるプログラムの増
加等にも対応でき、且つパフォーマンスの低下を防止す
ることができるカード型通信装置及びカード型通信装置
へのデータ転送方法を提供する。 【解決手段】 カード型通信装置200は、周辺回路1
0、電源検出回路12、制御回路14、ゲート(他のゲ
ート)11、ゲート(一のゲート)16、信号線13、
15、17、19、論理反転回路18とから概略構成さ
れている。
Description
【0001】
【発明の属する技術分野】本発明は、特にパーソナルコ
ンピュータ(PC)に内蔵されるカード型通信装置及び
カード型通信装置へのデータ転送方法に関する。
ンピュータ(PC)に内蔵されるカード型通信装置及び
カード型通信装置へのデータ転送方法に関する。
【0002】
【従来の技術】従来、通信関係の処理はそれを専門的に
行う単体の通信装置で行われるか、あるいは、ワークス
テーションやPC上でソフトウェアを利用して行われ
る。
行う単体の通信装置で行われるか、あるいは、ワークス
テーションやPC上でソフトウェアを利用して行われ
る。
【0003】本発明の従来技術を図3を用いて説明す
る。図3は、従来の通信装置の一例を示すブロック図で
ある。
る。図3は、従来の通信装置の一例を示すブロック図で
ある。
【0004】カード内CPU6は、プログラムに対応し
た処理を行う。バス7は制御とデータ転送に使用する信
号線の集合である。
た処理を行う。バス7は制御とデータ転送に使用する信
号線の集合である。
【0005】カード内RAM9はカード内CPU6に読
み書きされるメモリで、不揮発性メモリ20に記憶され
ているプログラム3が展開される。
み書きされるメモリで、不揮発性メモリ20に記憶され
ているプログラム3が展開される。
【0006】不揮発性メモリ20はカード内CPU6に
読み書きされるメモリで、プログラム3や各種設定情報
が保存されている。
読み書きされるメモリで、プログラム3や各種設定情報
が保存されている。
【0007】プログラム3は通信処理を行うプログラム
である。
である。
【0008】周辺回路10はカード内CPU6から制御
される、通信用、制御用の機能を持つ一般的な回路であ
る。
される、通信用、制御用の機能を持つ一般的な回路であ
る。
【0009】電源回路21は商用電源を装置内部回路が
動作するための電圧に変換するものである。
動作するための電圧に変換するものである。
【0010】次に動作を説明する。
【0011】電源をONにすると、カード内CPU6は
不揮発性メモリ20に記憶されているプログラム3をカ
ード内RAM9に展開する。
不揮発性メモリ20に記憶されているプログラム3をカ
ード内RAM9に展開する。
【0012】その後、各種設定情報に従って、周辺回路
10を制御し通信処理を行う。
10を制御し通信処理を行う。
【0013】
【発明が解決しようとする課題】しかしながら、従来技
術には以下に掲げる問題点があった。
術には以下に掲げる問題点があった。
【0014】設定情報の保存や新機能追加によるソフト
ウェアのバージョンアップが必要なため、単体のボック
ス型の通信装置は、高価な不揮発性メモリその他の記憶
装置が必須であるという問題点があった。
ウェアのバージョンアップが必要なため、単体のボック
ス型の通信装置は、高価な不揮発性メモリその他の記憶
装置が必須であるという問題点があった。
【0015】また、不揮発性メモリが固定されて、その
容量を増加することができない為、例えば大規模な新機
能追加によるプログラムの増加等に対応できないという
問題点があった。
容量を増加することができない為、例えば大規模な新機
能追加によるプログラムの増加等に対応できないという
問題点があった。
【0016】また、通信プログラムがPCのCPUやメ
モリなどの資源を共有している為、PC上などで通信プ
ログラムを動作させる場合には、トラフィックの増加に
つれてPCのパフォーマンスの低下を引き起こすという
問題点があった。
モリなどの資源を共有している為、PC上などで通信プ
ログラムを動作させる場合には、トラフィックの増加に
つれてPCのパフォーマンスの低下を引き起こすという
問題点があった。
【0017】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、不揮発性メモリそ
の他の記憶装置を不要にし、大規模な新機能追加による
プログラムの増加等にも対応でき、且つパフォーマンス
の低下を防止することができるカード型通信装置及びカ
ード型通信装置へのデータ転送方法を提供する点にあ
る。
のであり、その目的とするところは、不揮発性メモリそ
の他の記憶装置を不要にし、大規模な新機能追加による
プログラムの増加等にも対応でき、且つパフォーマンス
の低下を防止することができるカード型通信装置及びカ
ード型通信装置へのデータ転送方法を提供する点にあ
る。
【0018】
【課題を解決するための手段】本発明に係るカード型通
信装置の要旨は、パーソナルコンピュータに内蔵され
る、カード内RAMを有するカード型通信装置であっ
て、パーソナルコンピュータの記憶装置に記憶されたプ
ログラムを前記カード内RAMへ転送する転送手段を備
えた点に存する。
信装置の要旨は、パーソナルコンピュータに内蔵され
る、カード内RAMを有するカード型通信装置であっ
て、パーソナルコンピュータの記憶装置に記憶されたプ
ログラムを前記カード内RAMへ転送する転送手段を備
えた点に存する。
【0019】なお、前記転送手段は、前記パーソナルコ
ンピュータのCPUと前記カード内RAMとの間に設け
られた一のゲートと、前記カード内CPUと前記カード
内RAMとの間に設けられた他のゲートと、前記一のゲ
ート及び前記他のゲートの開閉を行う開閉手段とを備え
ることもできる。
ンピュータのCPUと前記カード内RAMとの間に設け
られた一のゲートと、前記カード内CPUと前記カード
内RAMとの間に設けられた他のゲートと、前記一のゲ
ート及び前記他のゲートの開閉を行う開閉手段とを備え
ることもできる。
【0020】また、前記開閉手段は、前記一のゲートを
開く信号を受信すると、前記他のゲートが閉じる信号を
送信し、前記一のゲートが開く信号を受信すると、前記
他のゲートが開く信号を送信する論理反転回路にするこ
ともできる。
開く信号を受信すると、前記他のゲートが閉じる信号を
送信し、前記一のゲートが開く信号を受信すると、前記
他のゲートが開く信号を送信する論理反転回路にするこ
ともできる。
【0021】また、前記パーソナルコンピュータ内のC
PUの命令により、前記一のゲートの閉じるように開閉
手段を制御する制御回路を備えることもできる。
PUの命令により、前記一のゲートの閉じるように開閉
手段を制御する制御回路を備えることもできる。
【0022】また、前記制御回路は、前記一のゲートを
開けたとき、前記カード内CPUをディセーブルにする
ものにすることもできる。
開けたとき、前記カード内CPUをディセーブルにする
ものにすることもできる。
【0023】また、前記制御回路は、前記一のゲートを
閉じたとき、前記カード内CPUをイネーブルにするも
のにすることもできる。
閉じたとき、前記カード内CPUをイネーブルにするも
のにすることもできる。
【0024】また、電源が投入されたことを検出すると
前記一のゲートを開く信号を送信する電源検出回路を備
えることもできる。
前記一のゲートを開く信号を送信する電源検出回路を備
えることもできる。
【0025】また、カード型通信装置はカード型ルータ
装置でもよい。
装置でもよい。
【0026】他方、本発明に係る、カード型通信装置へ
のデータ転送方法は、パーソナルコンピュータ内の記憶
手段に記憶されたデータを、カード内RAMを有するカ
ード型通信装置に転送するための、カード型通信装置へ
のデータ転送方法であって、前記パーソナルコンピュー
タのCPUと前記カード内RAMとの間に設けられた一
のゲートを開き、前記カード内CPUと前記カード内R
AMとの間に設けられた他のゲート閉じて、前記データ
を前記カード内RAMに転送することを要旨とする。
のデータ転送方法は、パーソナルコンピュータ内の記憶
手段に記憶されたデータを、カード内RAMを有するカ
ード型通信装置に転送するための、カード型通信装置へ
のデータ転送方法であって、前記パーソナルコンピュー
タのCPUと前記カード内RAMとの間に設けられた一
のゲートを開き、前記カード内CPUと前記カード内R
AMとの間に設けられた他のゲート閉じて、前記データ
を前記カード内RAMに転送することを要旨とする。
【0027】また、転送が終了すると、前記一のゲート
を閉じ、前記他のゲートを開け、前記カード内CPUに
より稼動させることもできる。
を閉じ、前記他のゲートを開け、前記カード内CPUに
より稼動させることもできる。
【0028】なお、本発明において「記憶装置」とは、
磁気ディスク、光ディスクその他の本発明を実施する上
で好適な記憶装置を含む。
磁気ディスク、光ディスクその他の本発明を実施する上
で好適な記憶装置を含む。
【0029】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【0030】図1に示すように、本実施の形態に係るカ
ード型通信装置200は、パーソナルコンピュータ(以
下、「PC」と略す)100に内蔵されるPC内蔵型カ
ード型通信装置である。
ード型通信装置200は、パーソナルコンピュータ(以
下、「PC」と略す)100に内蔵されるPC内蔵型カ
ード型通信装置である。
【0031】PC100は、CPU1と、磁気記憶装置
2と、RAM4と、バス5とから概略構成されている。
2と、RAM4と、バス5とから概略構成されている。
【0032】CPU1は、バス5を介して、磁気記憶装
置2、RAM4、制御回路14、ゲート16の制御を行
う。磁気記憶装置2はプログラム3や各種設定情報を保
存している。
置2、RAM4、制御回路14、ゲート16の制御を行
う。磁気記憶装置2はプログラム3や各種設定情報を保
存している。
【0033】RAM4はCPU1に読み書きされるメモ
リである。
リである。
【0034】バス5は、CPU1が磁気記憶装置2、R
AM4、制御回路14、ゲート16への制御やデータ転
送に使用する信号線の集合である。
AM4、制御回路14、ゲート16への制御やデータ転
送に使用する信号線の集合である。
【0035】カード型通信装置200は、周辺回路1
0、電源検出回路12、制御回路14、ゲート(他のゲ
ート)11、ゲート(一のゲート)16、信号線13、
15、17、19、論理反転回路18とから概略構成さ
れている。
0、電源検出回路12、制御回路14、ゲート(他のゲ
ート)11、ゲート(一のゲート)16、信号線13、
15、17、19、論理反転回路18とから概略構成さ
れている。
【0036】カード内CPU6はバス7、8を介して、
カード内RAM9、周辺回路10、ゲート16の制御を
行う。
カード内RAM9、周辺回路10、ゲート16の制御を
行う。
【0037】カード内RAM9はCPU6に読み書きさ
れるメモリであり、プログラム3が展開される。
れるメモリであり、プログラム3が展開される。
【0038】バス7、8は、カード内CPU6がカード
内RAM9、周辺回路10、ゲート16への制御やデー
タ転送に使用する信号線の集合である。
内RAM9、周辺回路10、ゲート16への制御やデー
タ転送に使用する信号線の集合である。
【0039】周辺回路10はカード内CPU6から制御
される、通信用、制御用の機能を持つ一般的な回路であ
る。
される、通信用、制御用の機能を持つ一般的な回路であ
る。
【0040】電源検出回路12は、カード型通信装置2
00に電源が投入されたことを検出して、信号線13を
ONにすることにより、それを制御回路14に伝える。
00に電源が投入されたことを検出して、信号線13を
ONにすることにより、それを制御回路14に伝える。
【0041】制御回路14はバス5と信号線13の入力
によって、カード内CPU6のイネーブル、ディセーブ
ル、ゲート11、16の開閉を行う。
によって、カード内CPU6のイネーブル、ディセーブ
ル、ゲート11、16の開閉を行う。
【0042】信号線15がONのときは、カード内CP
U6はイネーブル、OFFのときはディセーブルとな
る。
U6はイネーブル、OFFのときはディセーブルとな
る。
【0043】信号線17がONのときは、ゲート16は
開いていて、バス5とバス8が接続される。逆にゲート
11は、論理反転回路18によって、信号線19が信号
線17と反対の状態にあるために閉じられており、バス
7とバス8とは切断される(論理反転回路18は信号線
17の入力論理を反転し信号線19へ出力する回路であ
る。信号線17がONのときは、信号線19はOFFと
なり、逆に信号線17がOFFのときは、信号線19は
ONとなる)。
開いていて、バス5とバス8が接続される。逆にゲート
11は、論理反転回路18によって、信号線19が信号
線17と反対の状態にあるために閉じられており、バス
7とバス8とは切断される(論理反転回路18は信号線
17の入力論理を反転し信号線19へ出力する回路であ
る。信号線17がONのときは、信号線19はOFFと
なり、逆に信号線17がOFFのときは、信号線19は
ONとなる)。
【0044】したがって、カード内RAM9及び周辺回
路10は、CPU1かカード内CPU6かのいずれか一
方にのみ接続されることとなる。
路10は、CPU1かカード内CPU6かのいずれか一
方にのみ接続されることとなる。
【0045】信号線17がOFFのときは、ゲート16
は閉じられて、バス5とバス8が切断され、一方ゲート
11は開けられてバス7とバス8は接続される。
は閉じられて、バス5とバス8が切断され、一方ゲート
11は開けられてバス7とバス8は接続される。
【0046】次に、カード型通信装置200の動作につ
いて、図1を参照して説明する。
いて、図1を参照して説明する。
【0047】まず、PC100の電源投入をすると、電
源検出回路12は信号線13をONにすることにより、
電源投入を制御回路14へ伝える。制御回路14はゲー
ト16を開き、ゲート11を閉じ、さらにカード内CP
U6をディセーブルにする。ゲート16が開いているの
でCPU1はカード内RAM9及び周辺回路10に接続
できるが、ゲート11を閉じているのでカード内CPU
6はカード内RAM9及び周辺回路10に接続できな
い。
源検出回路12は信号線13をONにすることにより、
電源投入を制御回路14へ伝える。制御回路14はゲー
ト16を開き、ゲート11を閉じ、さらにカード内CP
U6をディセーブルにする。ゲート16が開いているの
でCPU1はカード内RAM9及び周辺回路10に接続
できるが、ゲート11を閉じているのでカード内CPU
6はカード内RAM9及び周辺回路10に接続できな
い。
【0048】PC100のCPU1は磁気記憶装置2に
保存してあるプログラム3をカード内RAM9へ転送す
る。
保存してあるプログラム3をカード内RAM9へ転送す
る。
【0049】転送後、CPU1は制御回路14を使って
ゲート16を閉じて、ゲート11を開く。
ゲート16を閉じて、ゲート11を開く。
【0050】さらに、CPU1は制御回路14を使って
カード内CPU6をイネーブルにする。
カード内CPU6をイネーブルにする。
【0051】その後、CPU1はカード内RAM9上の
転送されたプログラムを実行する。
転送されたプログラムを実行する。
【0052】ゲート16が閉じているのでCPU1はカ
ード内RAM9及び周辺回路10に接続できないが、カ
ード内CPU6はカード内RAM9及び周辺回路10に
接続できる。したがって、カード型通信装置200はP
C100とは独立して動作することができる。
ード内RAM9及び周辺回路10に接続できないが、カ
ード内CPU6はカード内RAM9及び周辺回路10に
接続できる。したがって、カード型通信装置200はP
C100とは独立して動作することができる。
【0053】(実施例)本発明の一実施例であるカード
型ルータ装置300について説明する。図2のように、
カード型ルータ装置300は、PC100について接続
されている。PC100の磁気記憶装置をハードディス
ク2としている。また、周辺回路10として、ISDN
コントローラ30、Ethernetコントローラ31を使用し
ている。その他の構成については上記実施の形態と同様
である。
型ルータ装置300について説明する。図2のように、
カード型ルータ装置300は、PC100について接続
されている。PC100の磁気記憶装置をハードディス
ク2としている。また、周辺回路10として、ISDN
コントローラ30、Ethernetコントローラ31を使用し
ている。その他の構成については上記実施の形態と同様
である。
【0054】PC100の電源投入をすると、電源検出
回路12は信号線13をONにすることにより、電源投
入を制御回路14へ伝える。
回路12は信号線13をONにすることにより、電源投
入を制御回路14へ伝える。
【0055】制御回路14はゲート16を開き、ゲート
11を閉じ、さらにカード内CPU6をディセーブルに
する。
11を閉じ、さらにカード内CPU6をディセーブルに
する。
【0056】PC100のCPU1はハードディスク2
に保存してあるプログラム3をカード内RAM9へ転送
する。
に保存してあるプログラム3をカード内RAM9へ転送
する。
【0057】このプログラム3として、ISDN回線と
Ethernet間でパケットのルーティングを行うプログラム
を用いる。
Ethernet間でパケットのルーティングを行うプログラム
を用いる。
【0058】転送後、CPU1は制御回路14を使って
ゲート16を閉じて、ゲート11を開く。
ゲート16を閉じて、ゲート11を開く。
【0059】さらに、CPU1は制御回路14を使って
カード内CPU6をイネーブルにする。
カード内CPU6をイネーブルにする。
【0060】その後、CPU1はカード内RAM9上の
転送されたプログラムを実行し、カード型ルータ装置3
00として動作することが可能である。
転送されたプログラムを実行し、カード型ルータ装置3
00として動作することが可能である。
【0061】カード型通信装置200及びカード型ルー
タ装置300は以上のように構成されているので、以下
に掲げる効果を奏する。
タ装置300は以上のように構成されているので、以下
に掲げる効果を奏する。
【0062】PC100の磁気記憶装置2から必要なプ
ログラムを転送するために、所謂フラッシュROMなど
の不揮発性メモリその他の記憶装置が不要にすることが
できる。その結果、安価で小型なカード型通信装置20
0を提供することができる。特に、多用されているが、
現在においても非常に高価なフラッシュROMを不要に
することが出来る点で効果が大きい。さらに、所謂フラ
ッシュROMなどの記憶装置が不要なので、カード型通
信装置200の回路を簡略化することができる。また、
消費電力を低くし、発熱量も少なくすることができる。
ログラムを転送するために、所謂フラッシュROMなど
の不揮発性メモリその他の記憶装置が不要にすることが
できる。その結果、安価で小型なカード型通信装置20
0を提供することができる。特に、多用されているが、
現在においても非常に高価なフラッシュROMを不要に
することが出来る点で効果が大きい。さらに、所謂フラ
ッシュROMなどの記憶装置が不要なので、カード型通
信装置200の回路を簡略化することができる。また、
消費電力を低くし、発熱量も少なくすることができる。
【0063】また、プログラムは大容量のPC100の
磁気記憶装置2に保存されるために、大規模な機能追加
によるプログラム容量の増加を考慮する必要がない。し
たがって、大規模な機能追加をハードウェアの変更をす
ることなく行うことが可能となる。その結果、カード型
通信装置200によれば機能拡張性を高めることができ
る。
磁気記憶装置2に保存されるために、大規模な機能追加
によるプログラム容量の増加を考慮する必要がない。し
たがって、大規模な機能追加をハードウェアの変更をす
ることなく行うことが可能となる。その結果、カード型
通信装置200によれば機能拡張性を高めることができ
る。
【0064】また、カード型通信装置200はCPU、
RAMを有し、PC100からは電源のみが供給されて
いるので、PC100とは独立に動作する。したがっ
て、PC100がハングアップしてもカード型通信装置
の動作には影響を及ぼさないし、逆にカード型通信装置
の方に不具合が生じても、PC100の動作には影響を
及ぼさない。これにより、PC100がハングアップよ
ってカード型通信装置200が通信不能になることを防
ぐことが可能となる。その結果、カード型通信装置20
0によればパフォーマンスの低下を防止し、ひいてはP
C・カード型通信装置の信頼性を向上させることができ
る。
RAMを有し、PC100からは電源のみが供給されて
いるので、PC100とは独立に動作する。したがっ
て、PC100がハングアップしてもカード型通信装置
の動作には影響を及ぼさないし、逆にカード型通信装置
の方に不具合が生じても、PC100の動作には影響を
及ぼさない。これにより、PC100がハングアップよ
ってカード型通信装置200が通信不能になることを防
ぐことが可能となる。その結果、カード型通信装置20
0によればパフォーマンスの低下を防止し、ひいてはP
C・カード型通信装置の信頼性を向上させることができ
る。
【0065】さらに、電源をPC100からではなく、
AC/DCアダプタなどを通じて外部から供給すれば、
たとえPC100の電源がOFFとなったとしても正常
に動作するという効果も有する。
AC/DCアダプタなどを通じて外部から供給すれば、
たとえPC100の電源がOFFとなったとしても正常
に動作するという効果も有する。
【0066】なお、周辺回路10としては、例えばモデ
ム, RS232C, X.25, V.35等、本発明を適用する上で好適
なものを用いることができる。
ム, RS232C, X.25, V.35等、本発明を適用する上で好適
なものを用いることができる。
【0067】また、図1、2において、同一構成要素に
は同一符号を付している。
は同一符号を付している。
【0068】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。
で、以下に掲げる効果を奏する。
【0069】PCの磁気記憶装置から必要なプログラム
を転送するために、所謂フラッシュROMなどの不揮発
性メモリその他の記憶装置が不要にすることができる。
を転送するために、所謂フラッシュROMなどの不揮発
性メモリその他の記憶装置が不要にすることができる。
【0070】また、プログラムは大容量のPCの磁気記
憶装置に保存されるために、大規模な機能追加によるプ
ログラム容量の増加を考慮する必要がない。したがっ
て、大規模な機能追加をハードウェアの変更をすること
なく行うことが可能となる。
憶装置に保存されるために、大規模な機能追加によるプ
ログラム容量の増加を考慮する必要がない。したがっ
て、大規模な機能追加をハードウェアの変更をすること
なく行うことが可能となる。
【0071】また、カード型通信装置はCPU、RAM
を有し、PCからは電源のみが供給されているので、P
Cとは独立に動作する。したがって、PCがハングアッ
プしてもカード型通信装置の動作には影響を及ぼさな
い。逆にカード型通信装置の方に不具合が生じても、P
Cの動作には影響を及ぼさない。これにより、PCがハ
ングアップよってカード型通信装置が通信不能になるこ
とを防ぐことができる。その結果、本発明によればパフ
ォーマンスの低下を防止することができる。
を有し、PCからは電源のみが供給されているので、P
Cとは独立に動作する。したがって、PCがハングアッ
プしてもカード型通信装置の動作には影響を及ぼさな
い。逆にカード型通信装置の方に不具合が生じても、P
Cの動作には影響を及ぼさない。これにより、PCがハ
ングアップよってカード型通信装置が通信不能になるこ
とを防ぐことができる。その結果、本発明によればパフ
ォーマンスの低下を防止することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るカード型通信装置の
ブロック図である。
ブロック図である。
【図2】本発明の実施例に係るカード型通信装置のブロ
ック図である。
ック図である。
【図3】本発明の従来の通信装置のブロック図である。
100 パーソナルコンピュータ(PC) 200 カード型通信装置 300 カード型ルータ装置 1 CPU 2 磁気記憶装置 3 プログラム 4 RAM 5 バス 6 カード内CPU 7、8 バス 9 カード内RAM 10 周辺回路 11 ゲート(他のゲート) 12 電源検出回路 13 信号線 14 制御回路 15 信号線 16 ゲート(一のゲート) 17 信号線 18 論理反転回路 19 信号線 30 ISDNコントローラ 31 Ethernetコントローラ
Claims (10)
- 【請求項1】 パーソナルコンピュータに内蔵される、
カード内RAMを有するカード型通信装置であって、パ
ーソナルコンピュータの記憶装置に記憶されたプログラ
ムを前記カード内RAMへ転送する転送手段を備えたこ
とを特徴とするカード型通信装置。 - 【請求項2】 前記転送手段は、 前記パーソナルコンピュータのCPUと前記カード内R
AMとの間に設けられた一のゲートと、 前記カード内CPUと前記カード内RAMとの間に設け
られた他のゲートと、 前記一のゲート及び前記他のゲートの開閉を行う開閉手
段とを備えたことを特徴とするカード型通信装置。 - 【請求項3】 前記開閉手段は、前記一のゲートを開く
信号を受信すると、前記他のゲートが閉じる信号を送信
し、前記一のゲートが開く信号を受信すると、前記他の
ゲートが開く信号を送信する論理反転回路であることを
特徴とする請求項2記載のカード型通信装置。 - 【請求項4】 前記パーソナルコンピュータ内のCPU
の命令により、前記一のゲートの閉じるように開閉手段
を制御する制御回路を備えたことを特徴とする請求項2
又は3記載のカード型通信装置。 - 【請求項5】 前記制御回路は、前記一のゲートを開け
たとき、前記カード内CPUをディセーブルにするもの
であることを特徴とする請求項4記載のカード型通信装
置。 - 【請求項6】 前記制御回路は、前記一のゲートを閉じ
たとき、前記カード内CPUをイネーブルにするもので
あることを特徴とする請求項4又は5記載のカード型通
信装置。 - 【請求項7】 電源が投入されたことを検出すると前記
一のゲートを開く信号を送信する電源検出回路を備えた
ことを特徴とする請求項4又は5記載のカード型通信装
置。 - 【請求項8】 カード型ルータ装置であることを特徴と
する請求項1乃至7のいずれかに記載のカード型通信装
置。 - 【請求項9】 パーソナルコンピュータ内の記憶手段に
記憶されたデータを、カード内RAMを有するカード型
通信装置に転送するための、カード型通信装置へのデー
タ転送方法であって、 前記パーソナルコンピュータのCPUと前記カード内R
AMとの間に設けられた一のゲートを開き、前記カード
内CPUと前記カード内RAMとの間に設けられた他の
ゲート閉じて、 前記データを前記カード内RAMに転送することを特徴
とする請求項2記載の、カード型通信装置へのデータ転
送方法。 - 【請求項10】 転送が終了すると、前記一のゲートを
閉じ、前記他のゲートを開け、前記カード内CPUによ
り稼動させることを特徴とする請求項9記載の、カード
型通信装置へのデータ転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9159470A JPH117503A (ja) | 1997-06-17 | 1997-06-17 | カード型通信装置及びカード型通信装置へのデータ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9159470A JPH117503A (ja) | 1997-06-17 | 1997-06-17 | カード型通信装置及びカード型通信装置へのデータ転送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH117503A true JPH117503A (ja) | 1999-01-12 |
Family
ID=15694482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9159470A Pending JPH117503A (ja) | 1997-06-17 | 1997-06-17 | カード型通信装置及びカード型通信装置へのデータ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH117503A (ja) |
-
1997
- 1997-06-17 JP JP9159470A patent/JPH117503A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6035696B2 (ja) | デ−タ処理装置における母線制御装置 | |
US6076160A (en) | Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal | |
JPH04363746A (ja) | Dma機能を有するマイクロコンピュータシステム | |
US5884074A (en) | Microcomputer utilizing flash memory for data storage | |
US5574943A (en) | Gate-A20 and CPU reset circuit for mircroprocessor-based computer system | |
US5335340A (en) | Byte-swap hardware simulator for a sixteen bit microprocessor coupled to an eight bit peripheral unit | |
JPH117503A (ja) | カード型通信装置及びカード型通信装置へのデータ転送方法 | |
JPH10198524A (ja) | ハードディスク制御装置 | |
JP4174272B2 (ja) | デバイス制御装置 | |
JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
KR100272050B1 (ko) | 데이터 제어방법 | |
JP2003330871A (ja) | データ転送装置 | |
JP2773767B2 (ja) | データ設定方式 | |
KR20030024472A (ko) | Cpu 이중화 장치 및 방법 | |
JP2643803B2 (ja) | マイクロコンピュータ | |
JPH05334234A (ja) | 高速dma転送装置 | |
JP2000020188A (ja) | コンピュータ本体への拡張入出力装置の活線挿抜制御装置 | |
JP3599099B2 (ja) | 電子ディスク装置用シーズ制御回路 | |
JPH09297637A (ja) | 複数給電処理装置 | |
JP2000231512A (ja) | 高速メモリコピー方法およびコピー回路 | |
JPH064469A (ja) | 入出力装置制御方式 | |
JPH01292451A (ja) | 情報処理装置 | |
JP2003345515A (ja) | ディスク制御装置、ストレージシステム、及びその制御方法 | |
JPH1011325A (ja) | プログラマブルコントローラ | |
JPH03237527A (ja) | データ記憶装置 |